JPS59148457A - デ−タ伝送システム - Google Patents
デ−タ伝送システムInfo
- Publication number
- JPS59148457A JPS59148457A JP58023109A JP2310983A JPS59148457A JP S59148457 A JPS59148457 A JP S59148457A JP 58023109 A JP58023109 A JP 58023109A JP 2310983 A JP2310983 A JP 2310983A JP S59148457 A JPS59148457 A JP S59148457A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- transmission
- code
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
太発Ｉｎｋパソコンやマイコシ等のシステムニオいてシ
ステムのプログラムの伝送を行う場合ノデータ伝送シス
テムに関するものである。
ステムのプログラムの伝送を行う場合ノデータ伝送シス
テムに関するものである。
従来、パソコンやマイコシシステムにおいてデータ伝送
を行うような場合、例えばＡｓｃｉｉでデータを送受信
する際、伝送制御文字’ＳＴＸ’ ＝０２とデータ′０
２′とが同じになり伝送制御が行なえないと論った問題
を生じるため、第１図（ａ）のようにシステム本体（１
１にコード変換づＯタラム（２）及び伝送制御づ０グラ
ム（３）を設け、これらのブログラムで作成された本体
システム（］）出力の伝送データＶｔイム（４）を介し
て伝送するか、あるいは同図（ｂ）のように本体システ
ム（１）内にコード変換づログラム（２）のみを設け、
このコード変換ｊｏタラム（２）で作成された本体シス
テム（１）の出力データを、伝送制御装置＋５） Ｋ入
力し、この伝送制御装置（５）内の伝送制御づログラム
（３）により伝送データを作成してモデム（４）を介し
て送出していた。このためかかる従来例においては、デ
ータ伝送に際する木ネジステム＋１１のプログラム動作
上の負担が大きく、本体システム（１）の効率的な使用
ができない問題があった。
を行うような場合、例えばＡｓｃｉｉでデータを送受信
する際、伝送制御文字’ＳＴＸ’ ＝０２とデータ′０
２′とが同じになり伝送制御が行なえないと論った問題
を生じるため、第１図（ａ）のようにシステム本体（１
１にコード変換づＯタラム（２）及び伝送制御づ０グラ
ム（３）を設け、これらのブログラムで作成された本体
システム（］）出力の伝送データＶｔイム（４）を介し
て伝送するか、あるいは同図（ｂ）のように本体システ
ム（１）内にコード変換づログラム（２）のみを設け、
このコード変換ｊｏタラム（２）で作成された本体シス
テム（１）の出力データを、伝送制御装置＋５） Ｋ入
力し、この伝送制御装置（５）内の伝送制御づログラム
（３）により伝送データを作成してモデム（４）を介し
て送出していた。このためかかる従来例においては、デ
ータ伝送に際する木ネジステム＋１１のプログラム動作
上の負担が大きく、本体システム（１）の効率的な使用
ができない問題があった。
本発明汀本体システムにおける、データのＡｓｃｉｉ等
への変換のようなデータ変換や、通信制御プログラム作
成等の負担を与えることなく簡易かつ迅速にデータ伝送
ができ、本体システムの効率的な利用ができるようにし
たデータ伝送システムを提供することを目的とするもの
である。
への変換のようなデータ変換や、通信制御プログラム作
成等の負担を与えることなく簡易かつ迅速にデータ伝送
ができ、本体システムの効率的な利用ができるようにし
たデータ伝送システムを提供することを目的とするもの
である。
第２図は大発明の第１の実施例のブロック図を示し、第
３図及び第４図は夫々本体システム（ｌｌからのデータ
の送信時及び受信時のタイムチセードである。第２図中
＋６１ ＋７＋は双方向動作をする第１及び第２のＦ
ｉ Ｆｏ 、（８１ｉ９）は両Ｆｉ Ｆｏ ｉ６１＋７
＋出力の上位に付加される設定コードを設定するための
設定スイッチであり、これら設定スイッチｔ８）ｔ９）
の出力は夫々バッファ！１０） 、＋１１を介して出力
される。口２１はその出力によりゲート回路食を介し上
記ＦｉＦｏｆ６１（７）及びバッファｔ１０１ Ｉｌｌ
の読み出し、書き込みを制御し、Ｆ ｉ Ｆｏ （６１
（ｙｌ及びバッファ＋ｌＯ） Ｉｌｌから読み出された
データを一旦入力して伝送用のデータを作成しＵ Ｓ
Ａ ＲＴｉＩ４）ｌ介し送信するとトモニ、ＵＳ ＡＲ
Ｔ（１４に入力された受信データを一旦入力して上記の
Ｆｉ Ｆｏ （ｓｌ（ｙ）に入力する等の動作し、伝送
制御動け、まず本体システムｆ１＋においてＦｉＦｏ（
＋３１からのチータインづットレヂイ１信号（ＤｉＲ１
信号）が第３図（イ）のようにＩＩＩであることを検出
して同図１２１のようにデータを出力するものであり、
このデータにバス１１６）により同図０１）及び（：）
に示すように上位桁及び下位桁に振り分けられ、同図（
ホ）のように夫々第１及び第２のＦ ｉ Ｆ ｏ ＋６
１（７１に書き込まれる。
３図及び第４図は夫々本体システム（ｌｌからのデータ
の送信時及び受信時のタイムチセードである。第２図中
＋６１ ＋７＋は双方向動作をする第１及び第２のＦ
ｉ Ｆｏ 、（８１ｉ９）は両Ｆｉ Ｆｏ ｉ６１＋７
＋出力の上位に付加される設定コードを設定するための
設定スイッチであり、これら設定スイッチｔ８）ｔ９）
の出力は夫々バッファ！１０） 、＋１１を介して出力
される。口２１はその出力によりゲート回路食を介し上
記ＦｉＦｏｆ６１（７）及びバッファｔ１０１ Ｉｌｌ
の読み出し、書き込みを制御し、Ｆ ｉ Ｆｏ （６１
（ｙｌ及びバッファ＋ｌＯ） Ｉｌｌから読み出された
データを一旦入力して伝送用のデータを作成しＵ Ｓ
Ａ ＲＴｉＩ４）ｌ介し送信するとトモニ、ＵＳ ＡＲ
Ｔ（１４に入力された受信データを一旦入力して上記の
Ｆｉ Ｆｏ （ｓｌ（ｙ）に入力する等の動作し、伝送
制御動け、まず本体システムｆ１＋においてＦｉＦｏ（
＋３１からのチータインづットレヂイ１信号（ＤｉＲ１
信号）が第３図（イ）のようにＩＩＩであることを検出
して同図１２１のようにデータを出力するものであり、
このデータにバス１１６）により同図０１）及び（：）
に示すように上位桁及び下位桁に振り分けられ、同図（
ホ）のように夫々第１及び第２のＦ ｉ Ｆ ｏ ＋６
１（７１に書き込まれる。
ここでＦ ｉ Ｆｏ （６１（７）ｔｒｉ順次入力、順
次出力を行うバッファであり、しかも双方向動作を行う
。次にＣｐ（ＪＩ＋２１ｆｌ同図（へ）に示すチータア
ウトプットレヂイ２信号（ＤｏＲ２）が１１１であるこ
とを検出して、まず同図（ト）に示す設定スイッチ（９
）の設定コードと同図（チ）Ｋ示すＦｉＦｏ（７１の出
力データとを夫々同図θ刀及び帳）に示すＣ５２信号及
びＳＯ倍信号より読、み込み、同図（ヨ）に示すＲＤ倍
信号より内部の送信データ好き込み領域に書き込み、さ
らに同図にシ）に示す設定スイッチ（８）の設定コード
と同図（ヲ）に示すＦｉＦｏｆ６１の出力データとを夫
々同図（す）及び（力）に示すＣ５Ｉ信号及びＳＯ倍信
号より読み込んで同じ送信データ書き込み領域に同図（
：ｌ）のｉ］倍信号より書き込むものであり、ＣＰＵｌ
１２）けこれらのＦｉＦ ｏ （７） （ｅｌの読み出
し動作を適数回繰返し、所要数のデータを送信データ書
き込み領域に書き込む。
次出力を行うバッファであり、しかも双方向動作を行う
。次にＣｐ（ＪＩ＋２１ｆｌ同図（へ）に示すチータア
ウトプットレヂイ２信号（ＤｏＲ２）が１１１であるこ
とを検出して、まず同図（ト）に示す設定スイッチ（９
）の設定コードと同図（チ）Ｋ示すＦｉＦｏ（７１の出
力データとを夫々同図θ刀及び帳）に示すＣ５２信号及
びＳＯ倍信号より読、み込み、同図（ヨ）に示すＲＤ倍
信号より内部の送信データ好き込み領域に書き込み、さ
らに同図にシ）に示す設定スイッチ（８）の設定コード
と同図（ヲ）に示すＦｉＦｏｆ６１の出力データとを夫
々同図（す）及び（力）に示すＣ５Ｉ信号及びＳＯ倍信
号より読み込んで同じ送信データ書き込み領域に同図（
：ｌ）のｉ］倍信号より書き込むものであり、ＣＰＵｌ
１２）けこれらのＦｉＦ ｏ （７） （ｅｌの読み出
し動作を適数回繰返し、所要数のデータを送信データ書
き込み領域に書き込む。
ここで設定スイッチ（８１＋９＋で設定される設定コー
ドはバッファ１０＋ ｉｌｌを介して出力され、これを
バッファ＋＋０＋ 、０＋の出力を夫々Ｆ ｉ Ｆｏ
ｉ６） （７）の出力データの上位に夫々付加すること
により伝送制御文字とデータが重なり合わないように変
換している。次にＣＰＵｌ１２）ｌｄ送信データ書き込
み領域に書き込まれたデータ列に伝送制御文字、ブロッ
クチェックコード等を付加し、ＵＳＡＲＴｉ１４１を介
してデータ送信を行うことになる。次に受信動作を行う
に際してけ、ＣＰＵ１１２］ｆｌまずＵＳＡＲＴｆ＋４
１から一旦受信データ署き込み領域に書き込まれた同図
（ロ）のような受信データの上位の設定コードを読み込
んで判断動作を行ない、さらに％４図（イ）（＜示すＤ
ｉ Ｒ２が１１＃であることを確認した上で、同図ヒ）
のＦｉＦｏ（７）用の５１信号で受信データ下位のデー
タをＦ ｉ Ｆｏ （７）に同図（＋Ｘ）のように入力
し、さらに同図（へ）のＦｉＦ□（６）用のＳｉ信号で
受信データ下位のデータをＦｉＦｏ（ｓ）に同図（ホ）
のように入力するようにして受信ヂ〜タノ下位を夫々Ｆ
ｉ Ｆｏ （８１（７）に交互に振り分けて入力する
。次に本体システム［１１は同図（ト）に示すり。
ドはバッファ１０＋ ｉｌｌを介して出力され、これを
バッファ＋＋０＋ 、０＋の出力を夫々Ｆ ｉ Ｆｏ
ｉ６） （７）の出力データの上位に夫々付加すること
により伝送制御文字とデータが重なり合わないように変
換している。次にＣＰＵｌ１２）ｌｄ送信データ書き込
み領域に書き込まれたデータ列に伝送制御文字、ブロッ
クチェックコード等を付加し、ＵＳＡＲＴｉ１４１を介
してデータ送信を行うことになる。次に受信動作を行う
に際してけ、ＣＰＵ１１２］ｆｌまずＵＳＡＲＴｆ＋４
１から一旦受信データ署き込み領域に書き込まれた同図
（ロ）のような受信データの上位の設定コードを読み込
んで判断動作を行ない、さらに％４図（イ）（＜示すＤ
ｉ Ｒ２が１１＃であることを確認した上で、同図ヒ）
のＦｉＦｏ（７）用の５１信号で受信データ下位のデー
タをＦ ｉ Ｆｏ （７）に同図（＋Ｘ）のように入力
し、さらに同図（へ）のＦｉＦ□（６）用のＳｉ信号で
受信データ下位のデータをＦｉＦｏ（ｓ）に同図（ホ）
のように入力するようにして受信ヂ〜タノ下位を夫々Ｆ
ｉ Ｆｏ （８１（７）に交互に振り分けて入力する
。次に本体システム［１１は同図（ト）に示すり。
Ｒ１信号が１１１であることを検出し、同図（ロ）の読
み出し信号に同図（チ）及び（す）に示すようにＦｉＦ
ｏ（６）の出力及びＦｉＦｏ（７１の出力を同時に読み
込むものである。
み出し信号に同図（チ）及び（す）に示すようにＦｉＦ
ｏ（６）の出力及びＦｉＦｏ（７１の出力を同時に読み
込むものである。
第５図は本発明の第２の実施例の要部回路図全示し、第
６図にその送信時のタイムチャートを示すものであり、
この実施例けＣＰＵ１１によりＦｉＦ Ｏ（６１Ｆ７）
の饅き込み、読み出しを行うに際し、δ信号をカウント
する２進カウシタ１１６）を設け、このカウンタ０６１
出力によりＦｉ Ｆｏ （６１（７）を交互に選択する
ようにしたものである。しかしてＦｉ Ｆｏ （６１ｆ
７）によって上位及び下位に分けられたデータを２進カ
ウンタ（國出力により交互にＣＰＵ１１２１で読み込ん
でＣＰＵ１１２１内又はこれに付設された送信用ＲＡ
Ｍに書き込む。さらＫＣＰＵＩＩ２）けあらかじめ制御
文字とげ重ならないようにＲＡＭＫ設定しておいた設定
コードを上記送信用ＲＡＭＫｌｊき込まれるデータに付
加し、ＵＳＡＲＴ（１４１を介して伝送するのである。
６図にその送信時のタイムチャートを示すものであり、
この実施例けＣＰＵ１１によりＦｉＦ Ｏ（６１Ｆ７）
の饅き込み、読み出しを行うに際し、δ信号をカウント
する２進カウシタ１１６）を設け、このカウンタ０６１
出力によりＦｉ Ｆｏ （６１（７）を交互に選択する
ようにしたものである。しかしてＦｉ Ｆｏ （６１ｆ
７）によって上位及び下位に分けられたデータを２進カ
ウンタ（國出力により交互にＣＰＵ１１２１で読み込ん
でＣＰＵ１１２１内又はこれに付設された送信用ＲＡ
Ｍに書き込む。さらＫＣＰＵＩＩ２）けあらかじめ制御
文字とげ重ならないようにＲＡＭＫ設定しておいた設定
コードを上記送信用ＲＡＭＫｌｊき込まれるデータに付
加し、ＵＳＡＲＴ（１４１を介して伝送するのである。
即ち第６図において、（イ）はで１信号、ｂ）は２進カ
ウンタ・國出力、・１１）はインバータ１Ｉ７１の出力
、（：）げＣＰＵ１１２１のＷ１信号を夫々示し、ＣＰ
Ｕ１２）から同図（イ）及び口ので１信号及びＷ１信号
が出力され、かつ同図（ロ）の２進カウシタ（１の出力
がり１１のとき、同図（へ）のようＫＦｉＦｏ（７ｉの
Ｓｉ信号が発憤して同図（ト）のようにＦｉ Ｆｏ ｉ
７）から読み出されたデータが送信用ＲＡＭＫ書き込ま
れる。また同図（イ）及び（：）ので１信号及びＷ１信
号がＣＰ Ｕ ＋＋Ｗから出力され、かつ２進カウシタ
α６）の同図（ロ）Ｋ示す出力がＩＯＩのとき、同図（
ホ）のようにＦｉＦｏ（６）のＳｉ信号が発生し、同図
（４）のようＫ Ｆ ｉ Ｆｏ （６１から読み出され
たデータが送信用ＲＡＭＫ書き込まれるのである。ここ
でＦ ｉ Ｆｏ （７）（６）から読み出されたデータ
をＣＰＵ１１２１により送信用ＲＡ？ｌ？：書き込むに
際し、ＲＡＭ内に予め設定されてｂた設定コードを夫々
同図（ト）及び（チ）に示す読み出しデータの上位に付
加し、伝送制御文字と重ならない形に変換されるもので
ある。なお受信時にも、２進カウシタ（１６ｊの出力に
より、Ｆ ｉ Ｆｏ （７） ｆ６）への書き込みデー
タの振り分けを行うものであり、その他ｌ−を前述の！
２図実施例と同様である。
ウンタ・國出力、・１１）はインバータ１Ｉ７１の出力
、（：）げＣＰＵ１１２１のＷ１信号を夫々示し、ＣＰ
Ｕ１２）から同図（イ）及び口ので１信号及びＷ１信号
が出力され、かつ同図（ロ）の２進カウシタ（１の出力
がり１１のとき、同図（へ）のようＫＦｉＦｏ（７ｉの
Ｓｉ信号が発憤して同図（ト）のようにＦｉ Ｆｏ ｉ
７）から読み出されたデータが送信用ＲＡＭＫ書き込ま
れる。また同図（イ）及び（：）ので１信号及びＷ１信
号がＣＰ Ｕ ＋＋Ｗから出力され、かつ２進カウシタ
α６）の同図（ロ）Ｋ示す出力がＩＯＩのとき、同図（
ホ）のようにＦｉＦｏ（６）のＳｉ信号が発生し、同図
（４）のようＫ Ｆ ｉ Ｆｏ （６１から読み出され
たデータが送信用ＲＡＭＫ書き込まれるのである。ここ
でＦ ｉ Ｆｏ （７）（６）から読み出されたデータ
をＣＰＵ１１２１により送信用ＲＡ？ｌ？：書き込むに
際し、ＲＡＭ内に予め設定されてｂた設定コードを夫々
同図（ト）及び（チ）に示す読み出しデータの上位に付
加し、伝送制御文字と重ならない形に変換されるもので
ある。なお受信時にも、２進カウシタ（１６ｊの出力に
より、Ｆ ｉ Ｆｏ （７） ｆ６）への書き込みデー
タの振り分けを行うものであり、その他ｌ−を前述の！
２図実施例と同様である。
第７図は本発明の第３の実施例要部ブロック図を示し、
データ伝送に際する本体システム［１１のづＯクラム動
作上の負担を軽減する目的の他、データ伝送に際してパ
リティエラーが生じたときの再伝送を効率良く行うこと
ができるようにすることを目的として提供されたもので
ある。第β図は１つのりルーづのデータの構造例を示し
、テ＋スト開始文字ＳＴＸに続けて一連のデータを伝送
し、最後にテ士スト終結文字ＥＴＸ及びチェック信号Ｂ
ＣＣを伝送する構造となっている。この第３の実施例に
おいては、前述のようにして本体システムｆｉ＋から出
力されたデータの上位又は下位に適宜の設定コードを付
与したものを１単位のデータとして、この１単位のデー
９３個毎に１ジル−づのデータを分割して１ブロツクが
ａ単位のデータよりなるｎ個のづ０ツクを形成し、各ブ
ロック毎にそれに属する全ての単位データの上位にブロ
ック番号を示す共通の設定コードを第９図のように付与
して伝送を行うようにしたものである。即ちこの第３の
実施例においては、本発明における＃Ｊ述の設定コード
を一連のデータの各ブロック毎に変更して設定するよう
にし、木本システム（１）の出力データの上位及び下位
にこの設定〕−ドを付加することにより所要のコード変
換を行うとともに、上記設定コードの内容によりそのデ
ータが何番目の−ｊロックのデータかが判別できるよう
にしである。第１０図は本発明による動作のフローチャ
ートであり、本体システム（１）の出力データを上位及
び下位に振り分け、これらに夫々設定コードを付加して
設定コード＋上位データ、及び設定コード＋下位データ
の２単位のデータに変換し伝送を行うものである。しか
して第７図に示す第３の実施例にあってげ、前述の第１
及び第２の実施例のものにおいて、ＳＯ倍信号カウント
するカウンタ″Ｊ８）と、このカウンタ０ｇの出力によ
り制御されるアナログスイッチ（１９）とを付加して構
成され、アナログスイッチ（Ｉ９）にはブロック数に相
当する１〜ｎの設定値ｘ１〜３（ｎが予め与えられてお
り、現在何ブロック目のデータをＦ ｉ Ｆｏ （６１
ｆｉｌがら出力しているかを示すカウンタ：１８１の出
力によりこれら設定値Ｘ１〜Ｘｎを適宜選択し、選択さ
れた設定値を設定コードとしてノＳツファ（１０）市）
に入力し、夫々Ｆ ｉ Ｆｏ （６１［７）出力の上位
に付加するようにしである。この第７図回路に前述の第
１及び第２の実施例の場合と同様にハード的に所要のコ
ード変換を行って伝送データが伝送制御文字等と重なり
合うのを防止し、さらに伝送デー、夕の受信時にパリテ
ィエラーが生じたとき、各単位のデータの上位に付加さ
れた設定コードから、その誤りを生じたデータが何番目
のブロックに属するものかがＣＰＵ１１２１で判別でき
るようにしである。かくて受信時にパリティエラーか発
生した場合、受信側から送信画にＮＡＫとともに誤りの
生じたづ０ツクの設定・］−ドを返送し、送信可ではこ
の送り返されてきたつロックの設定コードを読むことに
よってどのブロックに誤りが生じたかを判別し、この誤
りが生じたブロックのデータのみを再送信するものであ
る。従ってこの第３の実施例のものにあっては、データ
伝送に際する本体システムの負担を軽減するという本発
明の効果を有する他、データ伝送においてパリティエラ
ーを生じた場合、エラーを生じたづ０ツクのデータのみ
を再送信するだけで良くなり、データ伝送の効率化を図
ることができる効果を有するものである。
データ伝送に際する本体システム［１１のづＯクラム動
作上の負担を軽減する目的の他、データ伝送に際してパ
リティエラーが生じたときの再伝送を効率良く行うこと
ができるようにすることを目的として提供されたもので
ある。第β図は１つのりルーづのデータの構造例を示し
、テ＋スト開始文字ＳＴＸに続けて一連のデータを伝送
し、最後にテ士スト終結文字ＥＴＸ及びチェック信号Ｂ
ＣＣを伝送する構造となっている。この第３の実施例に
おいては、前述のようにして本体システムｆｉ＋から出
力されたデータの上位又は下位に適宜の設定コードを付
与したものを１単位のデータとして、この１単位のデー
９３個毎に１ジル−づのデータを分割して１ブロツクが
ａ単位のデータよりなるｎ個のづ０ツクを形成し、各ブ
ロック毎にそれに属する全ての単位データの上位にブロ
ック番号を示す共通の設定コードを第９図のように付与
して伝送を行うようにしたものである。即ちこの第３の
実施例においては、本発明における＃Ｊ述の設定コード
を一連のデータの各ブロック毎に変更して設定するよう
にし、木本システム（１）の出力データの上位及び下位
にこの設定〕−ドを付加することにより所要のコード変
換を行うとともに、上記設定コードの内容によりそのデ
ータが何番目の−ｊロックのデータかが判別できるよう
にしである。第１０図は本発明による動作のフローチャ
ートであり、本体システム（１）の出力データを上位及
び下位に振り分け、これらに夫々設定コードを付加して
設定コード＋上位データ、及び設定コード＋下位データ
の２単位のデータに変換し伝送を行うものである。しか
して第７図に示す第３の実施例にあってげ、前述の第１
及び第２の実施例のものにおいて、ＳＯ倍信号カウント
するカウンタ″Ｊ８）と、このカウンタ０ｇの出力によ
り制御されるアナログスイッチ（１９）とを付加して構
成され、アナログスイッチ（Ｉ９）にはブロック数に相
当する１〜ｎの設定値ｘ１〜３（ｎが予め与えられてお
り、現在何ブロック目のデータをＦ ｉ Ｆｏ （６１
ｆｉｌがら出力しているかを示すカウンタ：１８１の出
力によりこれら設定値Ｘ１〜Ｘｎを適宜選択し、選択さ
れた設定値を設定コードとしてノＳツファ（１０）市）
に入力し、夫々Ｆ ｉ Ｆｏ （６１［７）出力の上位
に付加するようにしである。この第７図回路に前述の第
１及び第２の実施例の場合と同様にハード的に所要のコ
ード変換を行って伝送データが伝送制御文字等と重なり
合うのを防止し、さらに伝送デー、夕の受信時にパリテ
ィエラーが生じたとき、各単位のデータの上位に付加さ
れた設定コードから、その誤りを生じたデータが何番目
のブロックに属するものかがＣＰＵ１１２１で判別でき
るようにしである。かくて受信時にパリティエラーか発
生した場合、受信側から送信画にＮＡＫとともに誤りの
生じたづ０ツクの設定・］−ドを返送し、送信可ではこ
の送り返されてきたつロックの設定コードを読むことに
よってどのブロックに誤りが生じたかを判別し、この誤
りが生じたブロックのデータのみを再送信するものであ
る。従ってこの第３の実施例のものにあっては、データ
伝送に際する本体システムの負担を軽減するという本発
明の効果を有する他、データ伝送においてパリティエラ
ーを生じた場合、エラーを生じたづ０ツクのデータのみ
を再送信するだけで良くなり、データ伝送の効率化を図
ることができる効果を有するものである。
本発明は上述のように構成したものであるから、従来の
ように本体システム副にデータ変換や通信制御のための
づロクラム負担を与えるこ（となく本体システムのデー
タバス上のデータとして送受信を行うことができ、本体
システムの効率的な使用ができるようになる効果を有す
るものである。
ように本体システム副にデータ変換や通信制御のための
づロクラム負担を与えるこ（となく本体システムのデー
タバス上のデータとして送受信を行うことができ、本体
システムの効率的な使用ができるようになる効果を有す
るものである。
第１図（ａＨｂｊげ夫々異なる従来例の概略ブロック図
、第２図は本発明の第１の実施例のブロック図、第３図
は同上の送信動作時のタイムチセード、第４図は同上の
受信動作時のタイｔ、チャート、第５図は本発明の第２
の実施例のブロック図、第６図は同上のタイムチャート
、第７図は本発明の第３の実施例のブロック図、第８図
は同上のデータ構造例の説明図、第９図は同上の１単位
のデータの構造説明図、第１０図は同上実施例の動作説
明図であり、ｆｉｌ Ｖ′ｉ本体システム、＋６１ ＋
７）Ｉｄ夫々第１及び第２のＦｉＦｏ、ｇ樽け２進カウ
シタである。 代理人 弁理士 石 １）長 七 第４図 （へ） （ヌ） 第５図 手 続 補 正 書（自発） 昭和５９年１ 月３０日 腸許庁長官殿 １、事件の表示 昭和５８年特許願第２３１０９号 ２、発 明の名称 データ伝送システム ３、補正をする者 事件との関係 特許、出願人 件 所 大阪府門真市大字門真１０４８番地名 称
（５８３）松下電工株式会社 代表者小 林 郁 ４ 代理人
、第２図は本発明の第１の実施例のブロック図、第３図
は同上の送信動作時のタイムチセード、第４図は同上の
受信動作時のタイｔ、チャート、第５図は本発明の第２
の実施例のブロック図、第６図は同上のタイムチャート
、第７図は本発明の第３の実施例のブロック図、第８図
は同上のデータ構造例の説明図、第９図は同上の１単位
のデータの構造説明図、第１０図は同上実施例の動作説
明図であり、ｆｉｌ Ｖ′ｉ本体システム、＋６１ ＋
７）Ｉｄ夫々第１及び第２のＦｉＦｏ、ｇ樽け２進カウ
シタである。 代理人 弁理士 石 １）長 七 第４図 （へ） （ヌ） 第５図 手 続 補 正 書（自発） 昭和５９年１ 月３０日 腸許庁長官殿 １、事件の表示 昭和５８年特許願第２３１０９号 ２、発 明の名称 データ伝送システム ３、補正をする者 事件との関係 特許、出願人 件 所 大阪府門真市大字門真１０４８番地名 称
（５８３）松下電工株式会社 代表者小 林 郁 ４ 代理人
Claims (1)
- 【特許請求の範囲】 ｆｉ＋ 木床システムの入出力データを上位桁及び下
位桁に振り分けて一旦記憶する双方向の第１及・び第２
のＦｉＦｏ’ｉ＝設け、これらのＦｉＦ、の夫々の出力
の上位に互いに重ならないように予め設定された設定コ
ードを付加して順次送出するとともに受信データの上位
に付加された設定コードを判別して上記ＦｉＦｏに入力
することにより夫々のデータにもどして本体システムに
入力する伝送制御手段を形成して成ることを特徴とする
データ伝送システム。 （２）第１及び第２のＦｉ Ｆ、の読み出し及び書き込
みを、２進カウンタ出力により順次振り分けて行うよう
にするとともに、これらのＦｉ Ｆ、の出力の１位に付
加される設定］−ドを予めＲＡＭＫ設定しておくように
して成ることを特徴とする特許請求の範囲第１項記載の
データ伝送システム。 （３）一連のデータを数ブロックに分割し各データに−
ｊｏツク毎のづロック識別用の設定コードを付加してデ
ータ伝送を行うようにし、パリティエラーが生じたとき
当該づＯ・ツクのみデータの再送信を行うようにして成
ることを特徴とする特許請求の範囲第１項記載のデータ
伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023109A JPS59148457A (ja) | 1983-02-15 | 1983-02-15 | デ−タ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023109A JPS59148457A (ja) | 1983-02-15 | 1983-02-15 | デ−タ伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59148457A true JPS59148457A (ja) | 1984-08-25 |
Family
ID=12101301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023109A Pending JPS59148457A (ja) | 1983-02-15 | 1983-02-15 | デ−タ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148457A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168003A (ja) * | 1985-01-16 | 1986-07-29 | バリアン・アソシエイツ・インコ−ポレイテツド | 多重ｆｉｆｏ ｎｍｒ取込み装置 |
| JPS6284357A (ja) * | 1985-10-08 | 1987-04-17 | Nec Corp | デ−タ転送方式 |
| JPS62213451A (ja) * | 1986-03-10 | 1987-09-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メッセージ符号化方法 |
| JPH01133449A (ja) * | 1987-11-19 | 1989-05-25 | Yamatake Honeywell Co Ltd | 通信制御方法 |
-
1983
- 1983-02-15 JP JP58023109A patent/JPS59148457A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168003A (ja) * | 1985-01-16 | 1986-07-29 | バリアン・アソシエイツ・インコ−ポレイテツド | 多重ｆｉｆｏ ｎｍｒ取込み装置 |
| JPS6284357A (ja) * | 1985-10-08 | 1987-04-17 | Nec Corp | デ−タ転送方式 |
| JPS62213451A (ja) * | 1986-03-10 | 1987-09-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メッセージ符号化方法 |
| JPH01133449A (ja) * | 1987-11-19 | 1989-05-25 | Yamatake Honeywell Co Ltd | 通信制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4447903A (en) | Forward error correction using coding and redundant transmission | |
| US3398400A (en) | Method and arrangement for transmitting and receiving data without errors | |
| GB1279793A (en) | Message handling apparatus | |
| US4368534A (en) | Keyboard controlled vital digital communication system | |
| US3660646A (en) | Checking by pseudoduplication | |
| US3531631A (en) | Parity checking system | |
| US3137788A (en) | Error checking system using residue redundancy | |
| Dmitriev et al. | New Self‐dual Circuits for Error Detection and Testing | |
| GB1501035A (en) | Data processing apparatus | |
| GB1006868A (en) | Data processing machine | |
| US4672603A (en) | Combined analog/digital CCIS data transmitter/receiver circuit | |
| SU1737451A1 (ru) | Устройство дл контрол арифметических и логических блоков | |
| JPS5815352A (ja) | ３誤り訂正符号復号方式 | |
| RU2019044C1 (ru) | Устройство для передачи и приема дискретной информации с селективным запросом ошибок | |
| SU886245A2 (ru) | Блок контрол цифрового кода | |
| SU363093A1 (ru) | ВСЕСОЮЗНАЯ г;т:нт1;а-тош"'ЕекА 1 | |
| GB1172747A (en) | Data Transmission System. | |
| JPS6151194A (ja) | 表示装置 | |
| SU951407A1 (ru) | Устройство дл контрол блоков коррекции ошибок в пам ти | |
| SU822225A2 (ru) | Устройство дл приема сигналов | |
| SU748871A1 (ru) | Декодирующее устройство дл систем телемеханики | |
| SU484513A2 (ru) | Датчик времени | |
| SU1718385A2 (ru) | Устройство дл декодировани кода Рида-Соломона | |
| SU1425757A1 (ru) | Устройство дл приемопередачи информации с контролем ошибок | |
| JPS58171147A (ja) | デ−タ再送方式 |