JPS59149098A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59149098A JPS59149098A JP58023574A JP2357483A JPS59149098A JP S59149098 A JPS59149098 A JP S59149098A JP 58023574 A JP58023574 A JP 58023574A JP 2357483 A JP2357483 A JP 2357483A JP S59149098 A JPS59149098 A JP S59149098A
- Authority
- JP
- Japan
- Prior art keywords
- air bridge
- integrated circuit
- substrate
- air
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体基板上にトランジスタ、抵抗、コイル、
コンデンサ等の電子部品を形成し相互に接続したいわゆ
る集積回路の構造製造技術に関するものである。
コンデンサ等の電子部品を形成し相互に接続したいわゆ
る集積回路の構造製造技術に関するものである。
ここでは、簡単のため、本発明の効果が顕著に出現する
場合として半絶縁性ガリウム砒素（以下ＧａＡｓ と
略す）基板上に形成された電界効果トランジスタ（以下
ＦＥＴと略す）を含む集積回路を例にとって説明する。
場合として半絶縁性ガリウム砒素（以下ＧａＡｓ と
略す）基板上に形成された電界効果トランジスタ（以下
ＦＥＴと略す）を含む集積回路を例にとって説明する。
集積回路の動作速度を高速化し、かつ低消費電力化を図
るには素子の微細化回路の高集積度化が必須である。こ
れに伴ない各部品及びそれらを相互に接続するための配
線が近接し、さらに配線間の交叉部が増加することにな
る。その結果、とくに配線容量が増加し、動作速度の低
減につながる。
るには素子の微細化回路の高集積度化が必須である。こ
れに伴ない各部品及びそれらを相互に接続するための配
線が近接し、さらに配線間の交叉部が増加することにな
る。その結果、とくに配線容量が増加し、動作速度の低
減につながる。
これを防ぐために有効な配線間の絶縁法が要求される。
このような目的に対する有効な手段にエアブリッジ法が
ある。これは図１に示すように集積回路内において下側
の金属配線１１と上側の金属配線１２とが交叉する場合
に両者間に絶縁膜を介さず上側の配線金属が立体交叉す
る多層配線技術である。この方法の特徴は２種の配線は
比誘電率の最も小さい空気で絶縁されているため、他の
任意の絶縁膜を用いる場合に比して両配線間の容量が最
も小さくなることにある。このため回路内の配線容量が
低−され集積回路の動作速度が改善される。
ある。これは図１に示すように集積回路内において下側
の金属配線１１と上側の金属配線１２とが交叉する場合
に両者間に絶縁膜を介さず上側の配線金属が立体交叉す
る多層配線技術である。この方法の特徴は２種の配線は
比誘電率の最も小さい空気で絶縁されているため、他の
任意の絶縁膜を用いる場合に比して両配線間の容量が最
も小さくなることにある。このため回路内の配線容量が
低−され集積回路の動作速度が改善される。
しかしながらエアブリッジは構造上」二層配線が中空に
浮いた状態にありエアブリッジ形成後は表面に接触する
ことができなくなる。このため、以下の工程において様
々な技術的問題点・制約が生じる。すなわち、 （１）高周波特性向上のため基板厚さを裏面から薄くす
る場合、化学エツチングに必要な保護膜の形成が必要で
ある。一方、機械的研磨によって基板を薄くする場合、
基板表面に接触する必要がある。
浮いた状態にありエアブリッジ形成後は表面に接触する
ことができなくなる。このため、以下の工程において様
々な技術的問題点・制約が生じる。すなわち、 （１）高周波特性向上のため基板厚さを裏面から薄くす
る場合、化学エツチングに必要な保護膜の形成が必要で
ある。一方、機械的研磨によって基板を薄くする場合、
基板表面に接触する必要がある。
（２）基板上に多数繰り返して形成された半導体装置を
分離しチップ化するスクライブ、セパレートの工程では
表面に破片や汚れが付着したり傷を付けたりすることを
防ぐために裏面から加工処理を施すことが多く必然的に
表面に接触することになる。
分離しチップ化するスクライブ、セパレートの工程では
表面に破片や汚れが付着したり傷を付けたりすることを
防ぐために裏面から加工処理を施すことが多く必然的に
表面に接触することになる。
（３）チップ化した半導体装置を一つずつパッケージへ
装着するボンディング工程ではコレットや真空ピンセッ
トにてチップ表面側を吸着するこトニなる。
装着するボンディング工程ではコレットや真空ピンセッ
トにてチップ表面側を吸着するこトニなる。
（４）最終的に集積回路に保護ｊ漢を形成する場合、外
部へ電気的接続をとり出すため保護膜に開口部を設ける
。ここで通常のコンタクト露光によるホトリソグラフィ
を適用する場合、基板表面はホトマスクに強く密着され
ることになる。
部へ電気的接続をとり出すため保護膜に開口部を設ける
。ここで通常のコンタクト露光によるホトリソグラフィ
を適用する場合、基板表面はホトマスクに強く密着され
ることになる。
以上の工程または取扱いはエアブリッジを保護するとい
う点からは実施できないものであり、上述と同等の工程
を実施するためには煩雑な工程を附加することになる。
う点からは実施できないものであり、上述と同等の工程
を実施するためには煩雑な工程を附加することになる。
この場合、半導体装置の生産性、歩留りが著しく悪化す
るという問題点が生じる。
るという問題点が生じる。
また、この様な問題点は集積回路が大規模化され電子部
品が微細化してゆくに、伴ない表面の凹凸が大きくなる
場合においても共通のものである。
品が微細化してゆくに、伴ない表面の凹凸が大きくなる
場合においても共通のものである。
表面にできる限り接触せず、表面を保護しつつ半導体装
置を製造するためには上述の問題点は一般的なものであ
る。
置を製造するためには上述の問題点は一般的なものであ
る。
本発明は上記従来技術の問題点を解決する新しい半導体
装置構造を提供するものである。
装置構造を提供するものである。
以下、実施例に即して説明する。
図２は本発明の実施例の一例を示すものである。
２■は半絶縁性ＧａＡｓ 基板である。基板表面上の領
域２２はＦＥＴ、抵抗、コンデンサ等が所望の位置に配
置され相互接続された集積回路の領域である。この中に
は図３に示すようなエアブリッジ構造２３が含まれてい
る。但し、下側の配線３１と上側の配線３２との間には
エアブリッジ形成前の絶縁膜３３が挾まれている。ここ
ではプラズマＣＶＤ法で形成した厚さ１．５μｍの窒化
シリコン膜を用いた。この状態ではエアブリッジの機械
的強度に対する配慮は不要である。
域２２はＦＥＴ、抵抗、コンデンサ等が所望の位置に配
置され相互接続された集積回路の領域である。この中に
は図３に示すようなエアブリッジ構造２３が含まれてい
る。但し、下側の配線３１と上側の配線３２との間には
エアブリッジ形成前の絶縁膜３３が挾まれている。ここ
ではプラズマＣＶＤ法で形成した厚さ１．５μｍの窒化
シリコン膜を用いた。この状態ではエアブリッジの機械
的強度に対する配慮は不要である。
次いで基板全面にポリイミド樹脂を５μｍの厚さに回転
塗布し、所定の熱焼成を行なう。この後通常のホトリソ
グラフィとエツチングにより２２の領域以外にポリイミ
ド樹脂の突起２４を形成する。続いてフレオンガスに上
る。プラズマエツチングによりエアブリッジ構造２３の
窒化シリコン膜５− ３３を除去し、図１に示すようなエアブリッジとする。
塗布し、所定の熱焼成を行なう。この後通常のホトリソ
グラフィとエツチングにより２２の領域以外にポリイミ
ド樹脂の突起２４を形成する。続いてフレオンガスに上
る。プラズマエツチングによりエアブリッジ構造２３の
窒化シリコン膜５− ３３を除去し、図１に示すようなエアブリッジとする。
以後、裏面研磨、スクライプ、七バレート、ボンディン
グ等の組立工程や保護膜形成工程を従来技術をそのまま
適用して半導体装置を実現することができる。ここでエ
アブリッジ構造の窒化シリコン膜３３を除去する工程は
ガスプラズマによるエツチングであり、突起２４．を形
成した後であれば本発明の目的を満たすものであり、必
ずしも実施例の時点で行なう必要はない。
グ等の組立工程や保護膜形成工程を従来技術をそのまま
適用して半導体装置を実現することができる。ここでエ
アブリッジ構造の窒化シリコン膜３３を除去する工程は
ガスプラズマによるエツチングであり、突起２４．を形
成した後であれば本発明の目的を満たすものであり、必
ずしも実施例の時点で行なう必要はない。
また突起２４、絶縁膜３３はそれぞれ形成または除去す
る工程において互いに独立して加工処理できれば本発明
の目的を満たすものであり、材料としてはポリイミド樹
脂、窒化シリコンに何ら限定されるものでなく、例えば
有機樹脂膜、酸化シリコン、酸化アルミナ等の無機化合
物膜ｓ Ｔ ｔ ｅＭｏ ｅＷｅ Ａｕ などの金属
膜を用いることも可能である。
る工程において互いに独立して加工処理できれば本発明
の目的を満たすものであり、材料としてはポリイミド樹
脂、窒化シリコンに何ら限定されるものでなく、例えば
有機樹脂膜、酸化シリコン、酸化アルミナ等の無機化合
物膜ｓ Ｔ ｔ ｅＭｏ ｅＷｅ Ａｕ などの金属
膜を用いることも可能である。
突起２４については、領域２２以外の場所にあって以後
の工程で表面を接触させなければ本発明の目的を満たす
ものであり、この条件を満たす限り場所、形状は任意の
ものが可能である。
の工程で表面を接触させなければ本発明の目的を満たす
ものであり、この条件を満たす限り場所、形状は任意の
ものが可能である。
−〇−
〔産業上の利用可能性〕
以上述べた如く、本発明により、半導体基板表面上に複
数の電子部品を形成した集積回路において、その集積回
路内に存在する高さ以上の厚みをもつ突起部を形成し、
特に多層配線が絶縁膜を介さず中空で交叉するいわゆる
エアブリッジを含み、該エアブリッジの高さ以上の厚み
をもつ突起部を形成すれば、従来の半導体装置作製の技
術的問題点・制約が解消出来ることになり、半導体装置
の生産性の歩留は著しく向上し、また集積回路の大規模
化に伴う微細化にも耐えるものとなる。
数の電子部品を形成した集積回路において、その集積回
路内に存在する高さ以上の厚みをもつ突起部を形成し、
特に多層配線が絶縁膜を介さず中空で交叉するいわゆる
エアブリッジを含み、該エアブリッジの高さ以上の厚み
をもつ突起部を形成すれば、従来の半導体装置作製の技
術的問題点・制約が解消出来ることになり、半導体装置
の生産性の歩留は著しく向上し、また集積回路の大規模
化に伴う微細化にも耐えるものとなる。
図１は、エアブリッジ構造の一例、図２は本発明の実施
例の一例である。図３はエアブリッジ構造の図である。 １１３１・・・下側の配線 １２．３２・・・上側の配線 ２１・・・基板 ２２・・・集積回路の領域 ２３・・・エアブリッジ構造 ２４・・・突起
例の一例である。図３はエアブリッジ構造の図である。 １１３１・・・下側の配線 １２．３２・・・上側の配線 ２１・・・基板 ２２・・・集積回路の領域 ２３・・・エアブリッジ構造 ２４・・・突起
Claims (2)
- （１）半導体基板表面」ユに複数の電子部品を形成した
集積回路において、該集積回路内に存在する高さ以上の
厚みをもつ突起部が形成されていることを特徴とする半
導体装置。 - （２）集積回路内に多層配線が絶縁膜を介さず、中空で
交叉するいわゆるエアブリッジを含み該エアブリッジの
高さ以上の厚みをもつ突起部が形成されていることを特
徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023574A JPS59149098A (ja) | 1983-02-15 | 1983-02-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023574A JPS59149098A (ja) | 1983-02-15 | 1983-02-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59149098A true JPS59149098A (ja) | 1984-08-25 |
Family
ID=12114312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023574A Pending JPS59149098A (ja) | 1983-02-15 | 1983-02-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03241096A (ja) * | 1990-02-16 | 1991-10-28 | Tatsuku Syst Kk | スリットを有する積層紙の製造方法 |
-
1983
- 1983-02-15 JP JP58023574A patent/JPS59149098A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03241096A (ja) * | 1990-02-16 | 1991-10-28 | Tatsuku Syst Kk | スリットを有する積層紙の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12374556B2 (en) | Processing stacked substrates | |
| US5880010A (en) | Ultrathin electronics | |
| US5936304A (en) | C4 package die backside coating | |
| KR20230061496A (ko) | 상호접속 구조를 갖는 접합 구조체 | |
| EP0631310A1 (en) | Polyimide-insulated cube package of stacked semiconductor device chips | |
| US20020096760A1 (en) | Side access layer for semiconductor chip or stack thereof | |
| JPS6281745A (ja) | ウエハ−規模のｌｓｉ半導体装置とその製造方法 | |
| KR960012334A (ko) | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 | |
| WO1996000494A1 (en) | Vertical interconnect process for silicon segments | |
| US7393774B2 (en) | Method of fabricating microconnectors | |
| JPH0465540B2 (ja) | ||
| JPH0745649A (ja) | 樹脂封止型半導体装置およびその製造方法ならびにその実装方法 | |
| US20070065964A1 (en) | Integrated passive devices | |
| JPS59152647A (ja) | 多層配線方法 | |
| GB2276977A (en) | Reducing thermal stress in I.C. chip mountings | |
| JPS59155947A (ja) | 多層配線方法 | |
| US12550741B2 (en) | Protruded scribe feature delamination mitigation | |
| JPS59152648A (ja) | 多層配線方法 | |
| US20250157988A1 (en) | 3d-ic for rf applications | |
| US20020106903A1 (en) | Manufacturing method of semiconductor device | |
| KR100235181B1 (ko) | 선택적 산화막 다공성 실리콘층을 이용한 패키징 방법 | |
| CN120048820A (zh) | 桥接芯片及其制备方法、封装结构及其制备方法 | |
| JP2003204032A (ja) | 電子部品及び電子部品の製造方法 | |
| CN116759335A (zh) | 键合装置、键合装置的形成方法及键合方法 | |
| JPS615551A (ja) | 半導体装置 |