JPS59149391A - 高速フレ−ム・バツフア書込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ラスタースキャン型ディスプレイ装置では図形を表示す
る際、図形を小群として、フし・−ム・バッファと呼−
れる画像メモリーに記憶１７、このメモリーからモニタ
ーの水平垂直同期信号に合わせて怪報を脱出し、これを
ビデイオ信号に変換したのち、モニターに出力する。

このようなフレーム・バッファ構造のラスタースキャン
型ディスプレイ装置の多くは、図形の表示速度が、フレ
ーム・バッファの書込み速度（メモリーアクセス・タイ
ム）に１ぺ存して・いる。近年、表示駄の増大化と高速
化がＯＡＤ／、ＣＡＭに要求されるようになり、メモリ
ーのアクセス・タイムの制約はより一層重要な問題とな
っている。

本発明はベクトル発生器（ＤＤＡ　：　Ｄ工Ｇ工ＴＡＬ
Ｄ　　１　Ｆ’　　Ｆ　　Ｅ　　ＲＦｉ　　Ｎ　　Ｔ　
　工　ＡＬ　　　　ＡＮＡＩ、　　工　ＺＫＲ）で求め
たベクトル成分である点列を、フレーム・バッファに書
込む際、一定のＷ　計（７’ｌ　’、Ｄ　Ｄ　Ａ　％ソ
ファに、この点列をＬＰ、憶すると同時に、）ｌ／　−
ム・バッファを、前ｉｊｉ、　Ｄ　Ｄ　Ａバンファニ対
応（−タ所宇の大きさに分割して、一括し−（’　Ｄ　
Ｄ　Ａ　／ＣＣラフの内科を書込む方式に１児すＡ。Ｄ
　Ｊ）　Ａ　ノＺソファの３ｔによってυ゛↓、ベクト
ル発生器とフレーム・バッファとはそれぞれが異なるＩ
ｆｔ’算、あるいυまアク十ス速度をもつ”（−いても
、バッファリング機能のため独立に実行かでさ、能率の
よいデータ書込みが可能となる。フレーム・バッファを
分割し、ＤＤＡバｙファ１イ報を一括１２て、書込むこ
とにより高速表示が”ｌ’　ｆｉｇとなるが、メモリー
チップが犬容ｆ（化し、少ない個数のチップ−Ｃフレー
ムノくソファを１再成する’ａ％合、１１子にテータ入
出力痛子の歩方いメモリー（例えは６４Ｋ　Ｘ　１ビツ
ト）でに、フレーム・バッファを分割した場合、個々の
分割されたブロックの個数は一層、少駿となり、モニタ
ーへの計、出し速度との対応が困難となる。　例えけ１
０２４　Ｘ　１０２４ドツトのフレームノ（ソファを１
７１４にビットのメモリーで構成すると、１６個でよい
。一方、モニターへのビデイオ信号を２　ｎ　ＮＳ／ド
・ノドと中へと、１サイクル当り、５２ＯＮＳと斤る。

この・Ｉ＃間円内１ｒメモリーへの＊込ミと、読出しを
時分割で実行するととｂ゛今日件部メモリーでは限界に
近い。才だ前記したように１）ＤＡバンファに対応１２
て、さらにこれらを分割１．−（用いることは高速書込
が可能となる反面よりサイクルタイムが減少し、困姉で
あろう。

本発明は、分割されたフレーム・バッファにドツト情報
を書込む際、それぞれのフレーム・バッファの院出し情
報が連続［−だモニターの水平方向の情報となるような
書込み方法を明らかにし−Ｃ、フレーム・バッファーに
用いているメモリーの構成総数がフレーム・バッファの
システムサイクル時間を決定し、分割数に依存しない方
式を取扱うもので渉）る。以下本発明の詳細な説明を行
なう。

図１１ｄ本発明に関わるＤＤＡバッファを示し、バ、　
７７、、　、、、　、　、（３，ｔ’＝ｊ゛、アあ、。

、つ）　／Ｌ、　％　ｌＪｌ。

器で求められたドツト列は、ベクトル発生器の、Ｘｌ１
１１（モニターにす、水平方向）およびＹ　ｎ１ｔｉｌ
　（モニターには垂直方向）の所定の位置に対応してＤ
ＤＡバッファに書込まれる。

い−ＪＤＤＡバッファを２図ａに示すように１図のバッ
ファの垂直方向の各行に相当した、水平方向。このブロ
ック数は限定されない。）ここで各ブロックはそれぞれ
水平方向にａドツト構成される。

６図は本発明に関わるフレーム・バッファ高速書込回路
のブロック図である。

加わり、ここで、それぞれｔ、０〜ｔ３の各ブロックが
、同数に分割されたフレームノドソファの入力に選択さ
れる。すなわち、分割きれたフレーム・バッファにはｔ
Ｏ〜ｔ６プロ７り（各ブロックはａドツトで構成）のい
ずれがそれぞれ入力する。

そして、フレーム・バック・アの書・込みは並列して同
時ニ行：ｂ　ｒ＋−る。いま、フレーム・バッファ５ａ
へ・５ｄそれぞれに対し゛てｔＯ〜ｔ６を無条件に測定
対応して書込みを行なうと、ｔＯ〜４１は垂面方向の情
報であって、再びこれをモニターに読出しを行う場合、
シフトレジスタ６には同じアドレス位置に垂直方向のＬ
ｌ−・Ｌ６が書込まれているため同時に読出し情報をロ
ードすることはできない。一方前記したように分割され
るフレームバッフ７５ａ〜５ａは少数であり、フレーム
・バッファを時分割して読出したとしてもサイクルとの
タイミングを得ることは困難である。

さて、４図は本発明に関わるＤＤＡバッファのフ、わＤ
Ａバッファは１個だけ用いる場合で考湊すると水平方向
にベクトル発生器の出力（点列）が進むと、ＤＤＡバッ
ファは４図に示すような配置で移動することと等価であ
ることを示している。

垂直方向に点列が進めば、垂直方向に移動することと等
価である。

いま、フレーム・バッファに対して、■の糾のアドレス
１（対応したバッファ情報を書込む場合１（は′、分割
フレーム・バッファ５ａ〜５ｄＶＣにｌ−ｔＯ〜・ｔろ
に対応したブロックをそれぞル入力する。

寸だ、■のＡ、ｌのアドレスではｔｏのブロックを５ｂ
のフレーム・バッファにｔｌを５ＣＩＩＣ１１２を５ｄ
に、ｔ６を５ａに入力する。他も同様にシフトする。４
１ン１のようにこのように水平方向のアドレスの移動に
ともな−って垂直方向のブロックを１ブロンクづつ移動
して、フレーム・バッファに店、込むと七に−する。３
図におけるマルチプレ〃すはこのブロックの選択に用い
、選択の情報は水平方向の一ヒ荀ビ７ト（Ｄ　１１　Ａ
　（１）Ｘ　慣１叫位ビット）を月４いて行なうことが
できる。

４図に示刊゛バッファ情報の書込みをベクトル発生器の
Ｘ軸およびＹ　Ｉｉｔ＋ｌ＋情報をもとに、そ７１それ
分割されたフレーム・バッファに行なうことによって、
６図に示すシフトレジスタ乙にはそれぞれのフＶ−ム・
バッファの個数分に相当ｒるビット列を同時にロードす
るとと７ハできる。

一方、シフトレジスタ６もフレーム・バッファと同様に
各ブロツク別に配列し、とれを、洗出ず際に垂直更新毎
に、マルチプレクサ８でそｆ’ｌぞれ・フ）出ようにル
ープ結線しておくことにより、連続した水平方向のドツ
ト列として出力することができる以−ヒのように本発明
はフレーム・バッファを分割することによって同時書込
みを行なう高速化と、このＡＤＡバッファ情報をブロッ
ク化し、これを１１１１１　ｍベクトル発生器のアドレ
スに対比、シて、分割されたフレーム・バッファを選択
し、それぞれのブロックを書込むととにより、全フレー
ム・バッファメモリーチノブに対しシフトレジスタへの
読出しが同時に実行でき、フレーム・バッファの分割数
に関係しないタイミング設計が可能となり高速の書込み
が達成できる。

【図面の簡単な説明】

牙１図は本発明に関わるＤ　ＥＩ　Ａ　、Ｃソファト２
　図ａ　＆−ｓ、　：Ｄ　ｈ　Ａバッファの垂一方向に
区別化しだ図 第２図すにＤ刀Ａバッファを区別化された水平方向の１
ブロツク ト６図は本発明に関わるフレーム・ノくツファ回路ブロ
ック図 １′４図ｊｄＤ））、Ａバッファの区別と書込みアドレ
スとの情報対応図 （１１：ＤＤＡバッファ （２１Ｄａ）Ａバッファブロック ＋３１　　ＤＤＡバッファ水平ブロック（４）マルチプ
レクサ （５ａ〜・５　ｄ）　分割フレーム・ノくソファ（６１
シフトレジスタ （７１ループ線 ｔｅｌ　　マルチプレクサ 特許出、願人　株式公社　サイラック 代表取締役　池　戸　恒　雄 矛１同　　　　　　大２図 第３図 責４回

Claims (1)

【特許請求の範囲】
1. ７Ｖ−ム・バッファからなるディスプレイ装置において
   、ベクトル発生器（ＤＤＡ）で得られたＹ軸およびＹ軸
   のアドレスに対応したドツト情報を、任意の容量から力
   るＤＤＡ・バッファに記憶する手段と、フレーム・バッ
   ファを所定の大きさに分割し、前記ＤＤＡ・バッファの
   情報を一括して、前記フレーム・バッファに書込む手段
   とにおいて、分割されたフレーム・バッファの情報を一
   時並列して階ｒ、出すためにＤＤＡ・バッファを一軸方
   向に少なくとも１つ以上区分化し、ベクトル発生器のア
   ドレスに対応して、前記区別化情報をフレーム・バッフ
   ァにそれぞれ選択して書込む手段と、フレーム・バッフ
   ァの情報を読み出し、これをシフト・レジスタにロード
   する際、フレーム・バッフ１数に比列したシフト・レジ
   屓゛夕をそれぞれ０４択して出力する手段と、シフト・
   レジスタをループ結線して読出しサイクル毎に連続した
   １・ｎ報を得ることを手段とする高、木フレーム・バッ
   ファ書込み方式。