JPH0426137B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、ノンインパクトプリンタのイメージ
メモリの書込み制御装置に関する。

従来技術と問題点 ノンインパクトプリンタは、印字すべき文字の
ドツトパターンデータを文字発生器（CG）より
得、該データに従つて例えばレーザ光を制御して
用紙上に該文字を印字する。文字、こゝでは漢
字、は30×30ドツトなどのドツトパターンで表わ
されるが、１行の文字列のドツトパターンをドツ
トライン（横方向ドツト列）毎に読出してレーザ
光の制御を行なう方式の他、１ページ分の文字群
のドツトパターンを一対のイメージメモリの一方
に展開し、展開完了で印字開始し、同時に他方の
イメージメモリへの次の１ページ分文字群の展開
を始め、こうしてイメージメモリを交互に使用し
ながら連続印字する方式もある。本発明は後者に
係り、該イメージメモリ上の微細に指定された位
置への文字データ（ドツトパターンデータ）格納
を高速に実行可能にするものである。

イメージメモリ上への文字データ格納は、１ド
ツト（文字データで言えば１ビツト）ずつ行なう
ならこれは通常のメモリ書込みと同じで、格納問
題はないが、極めて多数のドツトパターンデータ
を１ビツトずつ行なつたのでは所要時間が大にな
る。そこで複数ビツトずつ纏めて書込むという方
式がとられ、該複数ビツトとしては例えば32ビツ
トが採用される。これはメモリのワード長を32ビ
ツトとし、１つのアドレス信号で該32ビツトの１
ワードがアクセスされるようにすることで実行で
きる。

１文字のドツトラインは上述のように30ビツト
とし、文字間に２ビツトを当てれば、上記32ビツ
トは１文字分のドツトライン長（横幅）になる。
１ページ分のＸ−Y2次元イメージメモリ上で考
えると、Ｘ方向の各ライン（Ｘ方向の線またはド
ツト列をラインという）が32ビツト毎に区切ら
れ、各区分の先頭ビツトにアドレスが与えられ、
Ｙ方向で30ライン分が１文字分であるから、各30
ラインのうちの最上部のラインの上記区分の先頭
ビツトのアドレスが各文字の先頭アドレスにな
る。

１ページ分の文字は当該ページの始端つまり左
上端から終端つまり右下端まで密に詰つているこ
ともあるが、多くは空白部があるのが普通であ
る。特に見出しなどは左右が空き、上下も若干も
しくはかなり空いているのが普通である。かゝる
こと即ち文字の配置は各文字を座標指定すること
により行なう。文字位置を指定する座標に前記の
先頭アドレスを用いることができるが、これでは
上記の32ビツト毎の離散的アドレスしか指定する
ことはできない。関ビツト単位で座標指定するこ
とができれば、文字位置は相当に微細に指定で
き、任意の好ましいフオーマツトに仕上げること
ができる。しかし書込みは上記の32ビツト単位で
あり、これにより高速化が図れる。

発明の目的 本発明はかゝる問題に対処し、高速で書込みが
でき、かつ微細な文字位置指定ができる、イメー
ジメモリへの印字データ格納装置を提供しようと
するものである。

発明の構成 本発明は、イメージメモリに対してｎビツト単
位にデータを書き込むために、ｎビツトのデータ
がセツトされる第１のデータレジスタと、ｎ×ｍ
ビツトの文字パターンデータを入力とする第２の
データレジスタと、各々ｎビツトのデータがセツ
トされる、ｍ＋１個のシフトレジスタと、前記第
２のデータレジスタにセツトされたｎ×ｍビツト
の文字パターンデータの表示位置を示すＸアドレ
ス及びアドレスを入力とするアドレスレジスタ
と、前記アドレスレジスタにセツトされたＸアド
レスに基づいて、前記イメージメモリに対して設
定されたｎビツト単位の書き込み区切り位置から
前記ｎ×ｍビツトの文字パターンデータの先頭ビ
ツト書き込み位置のシフト量を求め、前記ｎ×ｍ
ビツトの文字パターンデータを前記シフト量分だ
けずらして前記ｍ＋１個のシフトレジスタに書き
込ませる手段と、前記ｍ＋１個のシフトレジスタ
に書き込まれた文字パターンデータを、各シフト
レジスタ毎に順次選択して前記第１のデータレジ
スタに入力させるマルチプレクサと、を備え、前
記第１のデータレジスタにｎビツト単位のデータ
が入力される毎に、当該ｎビツトのデータを前記
イメージメモリに書き込むようにしたことを特徴
とするが、次に実施例を参照しながらこれを詳細
に説明する。

発明の実施例 第１図は本発明の実施例を示すブロツク図で、
IMMは印刷イメージメモリ、CGは文字発生器で
ある。またYARはＹアドレスレジスタ、XARは
Ｘアドレスレジスタ、ARはアドレスレジスタ、
GFRはグラフイツクレジスタ、CCはクロツク制
御回路、DRはデータレジスタ、SRはシフトレジ
スタ、MPXはマルチプレクサ、DORはデータ出
力レジスタである。

印字すべき１ページ中の各文字のコードおよび
位置データが図示しないメモリなどから１文字ず
つ逐次出力され、その文字コードがアドレスレジ
スタARにセツトされて文字発生器CGをアクセ
スするアドレスとなり、また位置データA1のう
ちのＸアドレスがレジスタXARに、Ｙアドレス
がYARにセツトされてイメージメモリIMMのア
クセスアドレスとなる。文字には大きさがある
が、CGに格納する文字パターンデータは９ポ用
であり１文字32×30ドツトである。レジスタAR
に格納した文字コード文字発生器CGをアクセス
すると当該文字の最初の（最上部の）１ドツトラ
イン分32ビツトが読み出され、データバスDBを
通してデータレジスタDRに格納され、次にレジ
スタARはインクリメント機構により＋１され、
これにより次のドツトラインの32ビツトデータが
データバスDBを通つてデータレジスタDRへ格
納され、かゝる処理が30回繰り返されて１文字分
のドツトパターンがCGより取出される。

印字できる文字の大きさは本例では９ポ、７
ポ、12ポであるが、文字発生器CGに入つている
のは中間の９ポであり、７ポ、12ポに対しては拡
大、縮小により対処する。この拡大、縮小はデー
タレジスタDRからシフトレジスタSRへ各ドツト
ラインのパターンデータを移す過程で行なう。即
ちデータレジスタDRのシフトロツクを止めてシ
フトレジスタSRのシフトクロツクを加えるとデ
ータの２度読みが行なわれるから文字パターンの
拡大になり、逆にシフトレジスタSRのシフトク
ロツクを止めてデータレジスタDRのシフトクロ
ツクを加えると重ね書き、ビツト切捨てが行なわ
れるから文字パターンの縮小になる。レジスタ
DR，SRのシフトクロツクを共に加えておけば拡
大も縮小もなく、単なる等尺コピーになる。かゝ
るクロツク制御を回路CCが行なう。また重ね書
き及び２度読みは、文字パターンの、それをして
も目立たない部分で行なうのがよく、この目立た
ない部分は文字毎に異なる。そこで書く文字毎に
どこで重ね書き／２度書きを行なうかの制御デー
タが用意されており、グラフイツクフラグレジス
タGFRには該制御データが当該文字の１ドツト
ライン分ずつ取込まれ、制御回路CCにクロツク
制御データを供給する。

印字文字の位置データA1はメモリIMMのＸア
ドレス及びＹアドレスからなるが、これは第２図
に示す如きものである。即ちイメージメモリ
IMMは左上端を原点とするＸ−Ｙ平面であると
考えることができ、印字文字１つは矩形枠Ａで表
わさせる。Ｘ軸に付した目盛は前述の32ビツト毎
の区切りであり、Ｙ軸に付した目盛は20ライン毎
に付した便宜上のものである。矩形枠Ａの広さは
横（Ｘ）32ビツト、縦（Ｙ）30ラインである。
かゝる矩形枠即ち印字文字領域の始端アドレス
ｘ，ｙが位置データA1に含まれるＸアドレス及
びＹアドレスである。このＸアドレスはビツト単
位であつて区切り単位ではなく、従つて図示ｘの
ように区切りＳの痛感にくることもある。Ｙアド
レスはライン（Ｙ方向のビツト）単位であるか
ら、Ｘアドレスのように区切りの中間ということ
はない。そこでレジスタYARにセツトされたＹ
アドレスはそのまゝメモリIMMのアクセスアド
レスとなる。これに対してレジスタXARのＸア
ドレスは下位５ビツトを除く残りのビツト（これ
は区切りＳのアドレスを示す）がメモリIMMへ
導かれ、アクセスアドレスとなる。

Ｘアドレスの下位５ビツトは区切りＳで区画さ
れた32ビツト区分内の各ビツトのアドレスを示
す。これは更に４分割し、各８ビツトのブロツク
４個とする。従つて下位５ビツトの上位（全体か
ら見れば中位）２ビツトU2はブロツクの、下位
３ビツトＤ３はブロツク内各ビツトのアドレスを
示す。本発明ではこの５ビツトを用いてレジスタ
上で移動させて、印字文字の１ドツトラインの上
記区分上位置を変え、これにより印字文字の先頭
アドレスｘが第２図に示す如き指定位置にくるよ
うにする。更にこの移動処理は、上記のブロツク
の選択と、ブロツク内、８ビツト以下のシフト操
作で行ない、所要時間が可及的に少なくて済むよ
うにする。

シフトレジスタSRは上記のブロツク内シフト
に供するもので、レジスタDRからの５バイト
（拡大されると32ビツト即ち４バイトは５バイト
になる）に、シフト用のスペースとして１バイト
加えた６バイトの容量を持ち、レジスタDRから
の１ドツトライン分データを入力されたのち、下
位３ビツトＤ３によるシフト操作を行なう。こう
してシフトされたレジスタSRの６バイトデータ
はマルチプレクサMPXに加わり、上位（又は中
位）２ビツトＵ２によるバイト選択処理を受け
る。

第２図ｂでこれを説明するに、印字文字の先頭
アドレスｘが図示のように、ある区分Siの第３ブ
ロツクB₂の第７ビツトにあつたとすると、この
場合当該文字の１ドツトラインのDLは区分Siと
次の区分Sjに跨つて存在し、その左端、右端は空
白部となる（一般には左端には先行する文字が、
また右端には後続する文字がくる）。こゝでは１
ドツトラインDLは４バイト、つまり文字サイズ
は９ポで拡大も縮小も受けなかつたとする。この
４バイトのデータはシフトレジスタSRに下から
詰められに示すように該レジスタの上２バイト
を残して下４バイトを満たす。この文字の先頭ア
ドレスｘの下位５ビツトはその上位２ビツトＵ２
が10、下位３ビツトＤ３が110であり（いずれも
２進数）、レジスタSRで該下位３ビツトの８の補
数010だけシフトを行ない、の状態にする。即
ちデータは、６バイトのシフトレジスタSRの上
14ビツト、下２ビツトを空けた中間の32ビツトに
詰つている。かゝるシフトレジスタの内容をマル
チプレクサMPXで、上位２ビツトＵ２と、メモ
リアクセス回路MACからの書込みが１回目か、
２回目か、３回目かを示す２ビツト信号W2に従
つて取出す。即ち第２図ｂの例では区分Siに入る
10ビツトが１回目に書込まれ、区分Sjに入る22ビ
ツトが２回目に書込まれる。３回目書込みは拡大
された場合に行なわれる。印字文字の先頭アドレ
スｘが区切りＳから始まり、バイト数は４という
場合は１回の書込みで充分であり、従つて書込み
が何回になるから先頭アドレスと１ドツトライン
のバイト数により定まる。第２図ｂから明らかな
ように１ドツトラインDLの左側10ドツトを、そ
の左方に22箇の０をつけて区分Siへ32ビツト同時
書込みし、次いで該ドツトラインDLの右側22ビ
ツトを右方に10箇の０をつけて区分Sjへ書込めば
該ドツトラインDLを指定された通り、先頭アド
レスｘより書込むことができる。

第３図でマルチプレクサMPXでの処理を説明
するに、このMPXは６バイトのシフトレジスタ
SRから指定された４バイトを取出して４バイト
のデータ出力レジスタDORへ格納する。こゝで
は６バイトのシフトレジスタSRの各バイトの読
出し出力をａ，ｂ，……ｆとし、MPXの４群の
入力端子には図示のようにこれらの出力が加わ
り、該MPXの出力端O₁〜O₄からその１つが取出
されてレジスタDORの各バイトへ図示のように
下から逐次詰め込まれる。マルチプレクサMPX
への入力の組は図示のように９種類あり（従つて
これを選択するビツトはＵ２の２ビツトとＷ２の
２ビツトの計４ビツト）、はａ，ｂ，ｃ，ｄ、
は０，ａ，ｂ，ｃ、は０，０，ａ，ｂ，……
はｆ，０，０，０である。第２図の例のように
レジスタSRの上１バイト残して下５バイトにデ
ータが入る場合はａ＝０であり、ｂ〜ｆにデータ
がある。そして先頭アドレスの下位５ビツトの上
位２ビツトＵ２が10の場合はMPXでは１回目は
入力の組が選択され、レジスタDORには０，
ａ，ｂ，ｃの４バイトが書込まれる。この０とａ
の２バイトはオール０であり、そしてバイトｂは
上６ビツトが無条件０である。２回目はMPXの
入力のの組が取出され、レジスタDORにはｄ，
ｅ，ｆバイトが書込まれる。このｆバイトの下位
２ビツトは無条件０である。

レジスタDORはメモリIMMの書込みデータレ
ジスタとなり、そして書込む前に当該４バイトの
読出しが行なわれ、その読出し出力がレジスタ
DORのデータと論理和をとられてその論理和出
力が該レジスタに再セツトされ、これが区分Siに
対する書込みデータとなる。前述のように区分Si
の、先頭アドレスｘより左方の部分は先行文字の
後半である場合があるから、上記操作で先行文字
の後半が消えることなく、今回文字の前半が区分
Siに確実に書込まれることになる。今回文字の後
半については単なる書込みでよいが、同じ動作と
するためにやはり読出してその出力データとレジ
スタDORの格納データとの論理和をとり、それ
をレジスタDORへ再セツトし、かゝるレジスタ
DORの内容により区分Sjに対する書込みを行な
う。この場合の読出しデータはオール０であるか
ら、論理をとつても格別支障はない。

発明の効果 以上説明したように本発明によれば印刷イメー
ジメモリへ印字データを微細に位置指定可能に、
そしてシフト回数を少なく、従つて高速に格納す
ることができ、甚だ有効である。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図、第
２図および第３図は動作説明図である。 図面でIMMは印刷イメージメモリ、CGは文字
発生器、DRはデータレジスタ、XARはＸアドレ
スレジスタ、YARはＹアドレスレジスタ、Ｄ３
は下位ビツト、Ｕ２は中位ビツト、Ｗ２は何回目
の書込みかを示すデータ、SRはシフトレジスタ、
MPXはマルチプレクサである。

Claims (1)

1. 【特許請求の範囲】 １ イメージメモリに対してｎビツト単位にデー
   タを書き込むために、ｎビツトのデータがセツト
   される第１のデータレジスタと、 ｎ×ｍビツトの文字パターンデータを入力とす
   る第２のデータレジスタと、 各々ｎビツトのデータがセツトされる、ｍ＋１
   個のシフトレジスタと、 前記第２のデータレジスタにセツトされたｎ×
   ｍビツトの文字パターンデータの表示位置を示す
   Ｘアドレス及びアドレスを入力とするアドレスレ
   ジスタと、 前記アドレスレジスタにセツトされたＸアドレ
   スに基づいて、前記イメージメモリに対して設定
   されたｎビツト単位の書き込み区切り位置から前
   記ｎ×ｍビツトの文字パターンデータの先頭ビツ
   ト書き込み位置のシフト量を求め、前記ｎ×ｍビ
   ツトの文字パターンデータを前記シフト量分だけ
   ずらして前記ｍ＋１個のシフトレジスタに書き込
   ませる手段と、 前記ｍ＋１個のシフトレジスタに書き込まれた
   文字パターンデータを、各シフトレジスタ毎に順
   次選択して前記第１のデータレジスタに入力させ
   るマルチプレクサと、 を備え、前記第１のデータレジスタにｎビツト単
   位のデータが入力される毎に、当該ｎビツトのデ
   ータを前記イメージメモリに書き込むようにした
   ことを特徴とするイメージメモリの書込み制御装
   置。