JPS59149395A - 自動伴奏装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、伴奏音を自動的に発生することが出来る自
動伴奏装置に関する。

従来より、コード音、ベース音、アルペジオ音々どの伴
奏音ヲ自動的に生成することが可能な自動伴奏装置が種
々実用化されている。

この穐の自動伴奏装す痕においては、コード音を発生す
るのに、バッキングとよ（Ｌｆ、れているような機能を
有しており、コード音がりズミツクに発生出来るように
なっていた。即ち、第１図（ａ）に承すように１例えば
Ｃメジャーのコードが鍵盤で指定されると１例えば第１
図（ｂ）の如く、Ｃλ（ジャーを構成するド、ミ、ソの
音階音が断続的に発生していた。

しかるに、アルペジオ、ベース特にウオーキングベース
等の自動伴奏との関係で、コードを分散して、しかもリ
ズミックに発生した方が好ましい場合が多く、第１図（
Ｃ）のようなパターンで、コード４・音が得られること
が望ましかった。

この発明は上記事情に鑑みて表されたもので。

伴奏音特にコードのバッキング音を分散化して発生する
ようにした自動伴奏装置を提供することを目的とする。

以下５図面を参照して本発明の一実施例につき詳述する
。

第２図は５本実施例のブロック回路？示し１図中１はキ
ー人力部であり、このキー人力部１にはメロディ音、伴
奏音を指定する鍵盤と、各種スイッチ類とが設けられて
いる。なお１本実施例においては、コードの構成音を夫
々の鍵で指定してコード演奏するモード（フィンガーコ
ードモード）と、初心者のために設けられた１つの鍵あ
るいは少ない数の鍵の操作でコード演奏するモード（オ
ートコードモードあるいはワンフィンガモード）とのい
ずれも選択出来るようになっている。゛史ｋ、鍵盤操作
を停止したあとも継続して伴奏音が発生するメモリ機能
も肩しており、この場合も、全く同様にキーオン状態が
検知される。

すより成り、この実施例の動作を全て制御するものであ
って、その内部にはメモリ２−１と、　ＡＬＵ（演湧゛
論理ユニッ））２−２と、各種制御ルーチンを記憶した
几（ＪＭ２−３とか少なくとも含まれている。なお、こ
のＣＰＵＺ＆’！、汎用のマイクロプロセッサでも良く
、更には本出願人が特願昭５７−１６５０８８号等で示
したネクストアドレス方式の制御装置であっても良い。

上記メモリ２−１内には、各種処理用のレジスタが設け
られており、ＵＴＩＭＩＮＧ、　ＴＩＭＩＮＧ、ｘ。

ｙ　、ｉ　、ＴＩＭＥＲ，８Ｃ１〜ＳＣ４，ＵＣｘ　〜
Ｏｕ４゜ＭＡＲＫなどのレジスタがある。

このレジスタは１次のような内容？夫々記憶する。

ＯＴＩＭＩＮＧ　・・・　タイミングデータの直前の１
ビツトデータ乞記憶する。

１”　Ｉ　Ｍ　Ｉ　Ｎ　Ｇ・・・・・・・・・タイミン
グデータの現在の１ビツトデータを記憶する。

Ｘ・・・・・・後述するタイミングパターン凡ＯＭ３の
アドレスを記憶する。

ｙ・・・・・・後述する分散パターンｌ（、ＯＭ　４の
アドレスを記憶する。

ｉ・・・・・・分散パターンｉ（、ＯＭ　４から瞳、み
出された内容（４ビツト）のいずれかのピッ）Ｙ指定す
る。

ＴＩＭＥＲ・・・・・・１／１２拍の長さ馨カウントす
る。

８Ｃ＋　−８Ｃ４・・・・・・４音までのスケールコー
ド（ノートコード）を記憶する。

Ｏｅ＋〜（Ｊｅｔ　　・・・・・・４音までのオクター
ブコードを記憶する。

ＭＡＳＫ・・・・・・上記分散パターン几ＵＭ４から読
み出された４ビツトデータぞランチする。

なお、このほかにメモリ２−１内には徨々の制御用レジ
スタを有するが１本発明とは直接関係がないので、１１
ｆ略する。

上記ＣＰＵ２には、テンポ信号発振器５からのテンポ信
号が供給され、自動伴奏のテンポが決定される。なおこ
のテンポ信号発振器５のテンポ信号の周波数はバリアプ
ルなものであって、演賽者がその周波数？任意に設定出
来る。そして、このテンポ信号発振器５の出力によって
、上記レジスタＴＩｆｌＲは１７１２拍の長さをカウン
トする。

上記タイミングパターンＩ（，０Ｍ３は、タイミングデ
ータを記憶するものであって１例えば第１図（Ｃ）　Ｖ
Ｃ示した如きバッキングパターンに対しては。

で、その内容は変更されるが、そのデータフォーマット
として＋’！、　１７１２拍を１ビツトに対応して記憶
しており、順次各ビットが発音、非発音を指定するよう
になっている。そして、このタイミングデータは、前の
ビットと今回のビットとの変化によ２て、４つの条件が
指定出来るが１例えば。

Ｏから１へそのデータが反転した場合に、伴奏音の発音
開始を指定し、１か０へそのデータが反転した場合に、
伴奏音の消音開始を指定し、０から０への非反転の場合
は消音の持続を指定し、１から１への非反転の場合は発
音の持続を指定する。

なお、第３図において（１）〜（６）と示したのは１丁
度＠　１１Ｗ　（Ｃ）において（１）〜（６）と示した
箇所に対応てれは消音開始してから゛実際に消音する捷
でにある程度時間（即ち＋１１１−入時間）がかかるた
めである。

第４図は１分散パターンＲＣ）Ｍ　４の内容を示すもの
で、第３図と同様に第１図（Ｃ）に示した如きバッキン
グパターンに対応したデータが記載されている。勿論、
どのようなバッキングパターン’２Ａ択するかによって
、その内容が変更される。この分散パターンのデータフ
ォーマットとしては、４ビット’＆１単位として１発音
すべきタイミングの個数に相当するデータが組として記
憶されることになり、第１図（Ｃ）のバッキングパター
ンに対シテは６個のデータが必要となる。そして、４ヒ
ツトのうち各ビットが上述したレジスタＳ　Ｃ、〜ＳＣ
４゜（Ｊｅ’ｔ〜ＯＣ４の夫々に記憶されたスケールコ
ード及びオクターブコードにて指定される楽音の発音。

非発音を表現するようになる。勿論、この実施例ではコ
ード音として最大４．４音捷で同時に発音出来るように
なっているため、この分散パターンは４ビツトを１組と
しているが、最大同時発音数の増減によってビット数を
増減しても良いことは勿論である。

そしてＣＰＵ２は、メロディ音を発生するメロディ音発
生部６．リズム音（打楽器）を発生するリズム音発生部
７５丁ルベジオ音を発生するアルペジオ音発生部８．ベ
ース音を発生するベース音発生ｍ９．コードのバッキン
グ音を発生するバッキング音発生部１０に対し１発音、
消音の指示信号及び各音階音あるいは打楽器を指定する
信号を出力し１発音制御を行なう。

本発明に竹に関連するバッキング音発生部１０は同時に
４音まで発音可能であり１例えは、４個独立した発音回
路な設けても良いし、あるいは４チヤンネルの時分割処
理方式による発音回路を設けても良い。例えば１本出願
人の出願である特願昭５６−４７６４４号が利用できる
。

そして、リズム奮発生部７．アルペジオ音発生部８．ベ
ース音発生部９．バッキング音発生部１０から夫々出力
される信号は、ミキサー１１にてミキシングされて、伴
奏音信号となり、メロディ音発生部６からのメロディ音
信号と共に、適宜増幅された後スピーカから放音される
。

次に１本実施例の動作につき第５図四、０乞参照して説
明する。たお、この第５図（ト）、＠）に示すフローチ
ャートは、本発明に関連するところを詳細に示したもの
で、ＣＰＵ２はこの他の処理も行うことは勿論である。

また、このフローチャートに対応するプログラムは、Ｃ
ＰＵ２内のＲ（ＪＭ２−３内に記憶されている。

さて、ステップＳ１にて処理をスタートすると。

ＣＰＵ２は次にステップＳ２にてキーコモン信号を出力
し１次のステップＳ８にてギー人力部１からの出力ｙｃ
ＰＵＺ内に入力して押鍵されている′ｉｌ＃、を判別す
る。

ステップ８４＆工、キー入力部１内に設けられた伴奏鍵
盤での操作を検知し、押鍵されている＠ｌ！に対応する
キーコード？レジスタＳｅｔ　−ＳＣｓ　。

ＵＣＩ−、、ＯＣ４に入力する。口ＩＪち、上述したよ
うに、フィンガーコードモードであってもワンフィンガ
ーコートモードであっても１発音すべき楽音のスケール
コード、オクターブコードかＣ）’Ｕ２内で求められ、
そのコ・−コードを、上述のレジスタにセットする。そ
して１次にステップＳ１１に進行する。

ス１ツブＳ５では、ギー人カナ化１内に設けられたメロ
ディ鍵盤での操作に対応するメロディ音をメロディ音光
生部６から発生すべ（（、’ＰＵ２は制御する。そして
次にステップＳ６に進行Ｔろ。

ステップＳ６でハ、リズムが進行中であるか否かジャッ
ジし、もしＮ（Ｊの判断かなされれば１次にステップＳ
７にて、リズムがスタートしたか否かジャッジする。即
ち１例えばキー入力部１内に設けられたリズムスタート
／ストップスイッチの操作によって、リズムをスタート
することヲＣＰＵ２が命ぜられたか否かジャッジする。

そして。

もし、このステップＳ７にてＮＯの判断がなされると、
再びステップＳ２にもどるが、もしリズムのスタートが
指示されると、次にステップＳ８に進む。

ステップ８Ｂでは、レジスタＴＩＭＨＲｉイニシャライ
ズする。そして次にステップＳＩに進行し。

レジスタＸの値を、第３図に承したタイミングパターン
Ｆｉ、ＵＭ　ａの先頭アドレスな示す値に設定する。そ
して、次にステップＳ＋ｏに進行し、レジスタＵＴＩＭ
ＩＮＧ　にＯＹ設定ｊる。

次に、ステップＳｚに進行し、レジスタＸに１指定され
たタイミングパターンＲＯＭ３の内容をレジスタＴＩＭ
ＩＮＧに入力ｊろ。従って今の場合。

レジスタＴＩＭＬＮＧにはデータ０がセットされる。

次にステップ８１２に進行し、レジスタ（ＪＴＩＭＩＮ
Ｇ号」 の内容が０か否か判断される。従って今０であるので、
ＹＥＳの判定がなされ次にステップ８１８に進行する。

ステップＳ＋ｓでは、レジスタＴＩＭＩＮＧあるためＹ
ＥＳの判定がされ１次に第５図（１３）ＶＣ示すフロー
にジャンプする。即ち、このステップＳ１！とＳ　１ｇ
では、（ＪＴＩＭＩＮＧの内容とＴＩＭＩＮＧの内容と
で、バッキング音の発音、非発音の状態の変化あるいは
持続をジャッジするもので、いまステップＳ１ｔでＹＥ
Ｓの判断がなされ、ステップＳｘａでＹＥＳの判断がな
されたことは、消音状態を持ｉすることを意味するもの
となり、虻ってバッキング音発生部１０に対しては、何
らインストラクション７ＣＰＵ２は供給するものではな
い。

第５１Ｗ（Ｂ）に示すフローは、リズム音、アルペジオ
音、ベース音の発生に関連する処理を示したもので、い
ま上記ステップＳ＋ｓに続いて、ステップＲ１の処理が
おこなわれる。即ち、リズムパターンをＣＰＵ２内のＲ
ＯＭ２−３から読み出し、実際にリズム音を発生するタ
イミングか否かジャッジし、もしＹＥＳの判断がこのス
テップＩも！でなされると１次にステップ几２に進行し
、実際にリズムパターンＹ　１Ｌ（Ｊ　Ｍ　２−３から
送出し、そしてＣＰＵ２では、そのリズムパターンに応
じて各打楽器音に対応するトリガー信号を生成し１次の
スそして次にステップＲ４１ｃ　進む。もし、ステップ
１（、ＩにてＮＯの判断がなされると、このステップ１
七４に直接進む。

このステップＲ４ではアルペジオ発生タイミング（アル
ペジオ消音タイミング）と々っ定か否かジャッジされ、
アルペジオ音発生のタイミングであればステップＩｔ、
８に進み、アルペジオ音に対丁６キーコーＭｋ、ＣＰＵ
２は発生し、アルペジオ音発生部８に供給し、更に次の
ステップ凡６において、アルペジオ音に対するキーオン
指令（発音指令）を送出して、実際にアルペジオ音の発
音開始を指示する。

また、ステップ１（４にてアルペジオ消音タイミングで
あることが判断されろと、ステップＲ４からスゲツブＲ
７に進行する。ステップ１モアでは。

アルペジオ音に対するキーオン指令（消音指令）ｙｃ１
’Ｕ２が発生し、アルペジオ音発生部８１Ｃ供給する。

そして、ステップＲ６，Ｒ７の処理後あるいはステップ
Ｒ４にてＮ　Ｏの判断かがされると直接次のステップＲ
８に進行する。

ステップＩＬ　ｓにおいてをま、ペース音発生タイミン
グ（ベース音消音タイミング）と々ったか否かジャッジ
され、ベース音発生のタイミングであれはステップ１（
＋９に進み、ベース音に対するキーコードを、ＣＰＵ２
は発生し、ベース音発生部９に供給し、史に次のステッ
プ几＋ｏ［おいてベース音に対するキーオン指令（発音
指令）を送出して。

実際にベース音の発音開始を指示すろ。

また、ステップＩＬｓにてベース消音タイミングである
ことが判断されると、ステップＲｓからステア　７”　
Ｒ＋＋に進行する。ステップＲ，１１テ＋”！、ベース
音に対するキーオン指令（消音指令）ＹＣＰＵ２が発生
し、ベース音発生部９に供給する。

そして、ステップＲＸ）、）Ｌ＋＋の処理後あるいはス
テップｌ（、ａにてＮＯの判断がなされると直接スデツ
プＳ１にジャンプすル。

このようにして、再び第５図（ト）の７０−にもどり、
上述したステップ８２〜Ｓ６の処理を行なう。

そして、ステップＳ６において、今回はＹＥＳの判断が
なされ１次にステップ８１４に進行″′ｒろ。そして、
レジスタＴＩＭＥＩ（の内容に変化かあ、ったか否カシ
ャッジする。このレジスタＴ　Ｉ　ＭＥ　Ｒハ、　１／
１２拍毎にその内容を変化するもので、もしＮＯの判そ
して、いま−拍の時間が経過すると、このステップ８１
４の次にステップＳ’ｓに進行し、レジスタＴＩＭＩＮ
Ｇの内容をレジスタＯＴＩＭＩＮＧ　　に供給する。そ
して、次にステップ８１８にて、レジスタＸがタイミン
グパターンＲＵＭ３の最終アドレスを示しているか否か
判断する。いま、ＮＯの判断がなされると、ステップＳ
ＩＴに進行し、レジスタＸの内５ｙａ＝＋ｘｔ、、次に
ステップ８ｔｔに移る。

従ってい寸レジスタＸは、＠３Ｎに示すタイミングパタ
ーンＲ（ＪＭ３の第２ビツト目のアドレス？指定する。

その為、ステップＳｓｔに続くスゲツブＳｌ！で’ｔ’
！、　、Ｙ　Ｅ　Ｓの判断がなされ、更にステップＳ＋
ｓでもＹＥＳの判断がなされ、その結果、引き続き第５
図の）における処理が実行される。

そして時間が辞退してステップ３ｕにおいて、レジスタ
ＯＴＩＭＩＮＧの内容が０と判定され、ステップＳ＋ｓ
でＮＯの判定がなされた場合、即ち。

第３図に（１）と示した位置までレジスタＸの内容が進
行した場合においては、ステップＳ＋ａＫ続ｅステップ
８１ｓに進行する。つまり以下の処理は、バッキング音
の発音開始を指示する処理を行うものである。このステ
ップＳ１８でシ工、タイミングパターンＲＵＭ３の先頭
アドレスからレジスタＸで指示されるアドレスまでに、
キーオン指示即ちデータがＯから１に変化した個所の数
をカウントし。

その個数をレジスタｙにセラトスる。

いま、その値は１となり１次のステップＳ１９で。

その値が−１されてＯとなり、更にステップＳ！。

で、分散パターン１（０Ｍ４の当核読み出しパターンデ
ータの先頭アドレスの値？、レジスタｙに加える。この
レジスタｙは１分散パターンＲＯＭ　４のアドレスを指
定するもので、第４図の例では。

４ビット単位のアドレスポインタとなる。

しかして、いま、ψ、４図に（１）と示したアドレスか
レジスタｙにて指定されるように々す、次にステップＳ
ｇ＋に進む。ステップＳ！１では、レジスタｙにて指定
されるアドレスの４ビツトデータ馨。

分散パターン凡ＯＭ４から読み出し、レジスタＭＡＲＫ
に転送する。従って、いまｒｏｏｏｉ」のデータがレジ
スタＭＡＳＫにセットされる。

次にスゲツブ８１２に進行し、レジスタｉの内容を１に
する。次に、ステップ８２ｇに進み、レジスタＭＡＲＫ
の内容ケ右へ（低ビツト側へ）シフトし再ヒレジスタＭ
ＡＳＫにセットする。そしてステップＳｔ＜にて、キャ
リーがあったか否か判別する。いまキャリーは１である
から、Ｎ（Ｊの判定がなされ、従って、ステップＳ２６
ではレジスタＳＣ１゜（ＪＣｓに翁効なデータが入力し
ているか否か判断されろ。従ってい捷、伴奏鍵盤にてＣ
メジャーが指定されていると、例えばスケールコードと
してド。

ミ、ソに対応するキーコードがレジスタＳＣｒ。

８Ｃｅ、　ＳＣｓ　　Ｋセットされ、オクターブコード
としである特定のオクターブに対応するオクターブコー
ドがレジスタＳｅｔ　、　ＳＣ２、ＳＣａ　にセットさ
れている。なお、レジスタ８Ｃ４、ＯＣ４には廟効なデ
ータは記憶されない。

その結果、ステップＳ２６でｋｉ　Ｙ　Ｅ　Ｓの判断が
なされ、ステップ８１６においてレジスタＳｅｔ　、　
（ＪＣｔに記憶されている特定オクターブのドのキーコ
ーら出力する。従って、この時点から特定オクターブの
ドの音階音が、バッキング音発生部１０内の第１′＠目
の発音回り各から発生開始される。

、次にステップＳ２８において、レジスタｉの内容が４
か１否かジャッジする。いまレジスタＩは１を記憶して
おり、その結果ＮＯの判断がなされ１次のステップＳｔ
ｅにおいてレジスタｉの値が＋１されて２とでり、再び
ステップ８２８にもどる。

いま、レジゝスタＭＡＳＫには）００００Ｊデータがセ
ットされており、その為スゲツブ８２４の判断で＆Ｘ　
Ｙ　ＥＳの結論が得られる。その為、ステップＳ２４の
次にスゲツブ８ｘ８に移行する。

以下同様にし℃、レジスタｉの内容が４に々るまで１以
上の処理をくり返し、ステップ８２ｇにてＹＥＳの判断
が没されると、第５図（１３）に示すツー−の処理が実
行さ、れる。

このようにして、バッキング音発生部１０においては、
第１図（０の（１）に対応する音階音のみが放音される
ことになる。

次に、再びステップＳｔ−ｙｓｇ、Ｓ＋４の処理がくり
返し実行され、ステップＳＩ４にてＹＥＳの判断かなさ
れると、ステップＳ＋６ＢｙおいてレジスタＴＩＭＩＮ
Ｇの内容をレジスタＵＴＩＭＩＮＧに転送し。

その結果レジスタ（ＪＴＩＭＩＮＧの内容＋７．１　Ｋ
セットされる。そしてステップ８１６．　Ｓ１？、Ｓ＋
＋ｙａ／実行し、レジスタＴ１．ＭＩＮ（３ＶＣｏのデ
ータがセットされる。

そして、ステップＳ　Ｉ２において、ＮｔＪの判断かな
され、ステップ８８０に進行てろ。ステップＳｓ。

テハレシスタ’ｌ’　Ｉ　Ｍ　Ｉ　Ｎ　Ｇかｏを記憶し
ているか否かジャッジする。その結果ＹＩ１３の判断が
今の場合々され、従って以下に消音開始の処理を実行す
る。々お、ステップＳｓｏにてＮ（Ｊの判；析が々され
る。と１発音を持続することが指示されるため、Ｃ、Ｐ
　Ｕ　２は何らインストラクションをバッキング音発生
部１０に対して供給するものではない。

そして、いまの場合ステップ８８１において、バッキン
グ音発生部３ｓｘ［対しキーオフ指令（消音指令）を（
：Ｐ　Ｕ　２は送出１−へ。従って、バッキング音発生
部１０の第１＠目の発好回路から発生している音階音、
即ち特定オクターブのドの楽音は徐々にｆｆｔが減少さ
せられる。

このようにして、第１図（（コの（１）に示す楽音の生
゛成は終了し、再び処理は、ステップＳｌにもどること
に々る。そして１以上に説明したのと同様の処理を実行
して、第３図に示す（２）、　（３）、　（４）、　（
５）。

（６）の箇所において、ステップ８１８ではＹＥＳの判
断をなし、従って第４図における分散パターンのデータ
のうち（２）、　（３）、　（４）、　（５）の箇所に
おける４ビツトデータが夫々ステップＳｉｌにて読み出
され。

その結果、バッキング音発生部１ｏにおいては。

第１図０に示す楽譜どおりの楽音が発生することに々る
。

また１発音開始した音階音については、夫々対応する時
間の経過後、ステップｓｇｏにてＹＥＳの判断が々され
て、消音することになる。

そして、タイミングパターンル○Ｍ３の対応ｆるエリア
のタイミングパターンデータが全て！み出されると、ス
ゲツブ８１６においてＹＦ；８の判断がなされ、その結
果ステップＳｓ２に進行し、タイミングパターンＲＯＭ
　３の対応するアドレスをレジスタＸにセットし、再び
、タイミングパターンＲ，Ｕ　Ｍ　３及ヒ分牧ハターン
Ｒ（ＪＭ４のイニシャルアト１／スが指定され、再び同
様の処理が実行されることになる。

以上は、キー人カ部１内の伴奏鍵盤にてＣメジャーコー
ドが指定された場合につき説明したが。

他のコードが指定されたり、あるいは複数の鍵が同時に
Ｉ＋ψ作されたことによっ℃、複数の音階音に対応″ｆ
ろキーコードが、ＣＰＵｚ内のレジスタＳＣ１〜８Ｃ４
，ＱＣ１〜ＯＣ４にセットされた場合にも、夫々の音階
音が分散して発音されることになる。

なお、上記実施例では、タイミングパターン８０Ｍ３．
分散パターンＲＯＭ４をＣＰＵ２の外部に夫々独立して
設けたが、１つのＲ（ＪＭにエリア？分割して夫々のデ
ータをセラトスるようにしても良く、あるいは、ＣＰＵ
２内の内部Ｒ，ＵＭ２−３内にセットしても良い。

また、上記実施例では、１つのパターンがタイミングパ
ターンＲＯＭ　３　、分散パターンＲ，ＵＭ４に記憶さ
れているが、各種リズムに応じて複数のパターンを記憶
しておき、それを選択的に使用するようにしても良く、
その場合はＣＰＵＺ内の制御フローを適宜変更すれば良
いことは勿論である。

更に、上記実施例では、タイミングパターンＲ（ＪＭ３
に記憶したタイミング情報は１ビツトシリアルの形式で
セットされているが、各種形式に変更出来ることは勿論
であり、上記実施例に限定されるものではない。

上記実施例では１本発明をコードのバッキング音を生成
する場合に適用したが、その他の伴奏音の生成に適用し
ても良く５種々変形、応用可能である。

以上祥述したように、本発明によれは複音から々る伴奏
音を分数化して発生出来るようにしたため、他の伴奏音
例えばアルペジオ音、ベース音とのコンビネーションが
よくとれ、伴奏効果が非常によくなるという利点を有す
る。

【図面の簡単な説明】

第１図は、従来行なわれている伴奏と本発明による伴奏
とを比較した説明図、第２図は本発明の一実施例のブロ
ック回路を示ｊ図、＠３図は第２図のタイミングパター
ンＲＯＭの内容を示す図。 第４図は分散パターンＲＯＭの内容ケ示す図、第５図（
ト）、＠は同実施例の動作を示すフローチャートである
。 １・・・キー人力ＦＡ、　　２・・・ＣＰＵ。 ２−１・・・メモリ、　　２−３・・・ＲＯＭ。 ３・・・タイミングパターンＲＵＪ ４・・・分散パターンＲ（ＪＭ。 １０・・・バッキング音発生部。 特許出願人 カシオ計算機株式会社

Claims (2)

【特許請求の範囲】
1. （１）複音を指定する指定手段と、伴奏音の発音。 非発音を指定するタイミング情報を記憶した第１のメモ
   リと、この第１のメモリのタイミング情報を順次読出ｊ
   読出し手段と１分散ノくターンを記憶し、上記読出し手
   段にて読出されたタイミング情報に従って、上記指定手
   段にて指定されている複音のうちいずれの音階音乞発音
   するかを上記分散パターンに基づき指定する第２のメモ
   リと、この第２のメモリから読出される上記分散パター
   ンに応じて当該音階音を生成して伴奏音として出力する
   手段とを具備して成る自動伴奏装置。
2. （２）上記第１メモリには、伴奏音の発音、非発音ル＼
   ′ を制＋Ｍｌする制御データ！１ビットシリアルで記憶さ
   れており、該制御データが２値論理レベルのＯから１へ
   反転したか、または１から０へ反転したか、或いは０か
   ら０または１から１への非反転かの何れの変化に応じて
   、上記伴奏音の発音開始、消音開始、発音状態の持続ま
   たは消音状態の持続を指定するようにした特許請求の範
   囲第１項記載の自動伴奏装置。