JPS59149423A - 基準電圧回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁ゲート電界効果型トランジスタ（以下Ｍ　
Ｏ８Ｆ　Ｗ　Ｔと略ス）のスレッシュホールド電圧を利
用した基準電圧口跡に関する。

従来、Ｍ　Ｏ８Ｆ　ＩＴのスレッシュホールド電圧を利
用した基準電圧口跡の例としては第１図や第２図の回路
がある。第１図はＰ４−ヤネルＭＯ８ＦＫＴ２とＫ４−
ヤネルＭＯ日ＦＥＴ３のスレッシュホールド電圧の和の
電圧を出力端子５より取出すローである。ｌ＠１図にお
いて１と２はＰチャネルＭＯ８ＦＥＴであり、５はＮ−
Ｆ−ヤネルＭＯ８ＦＦｔ１°である、ＭＯ８ＦＥＴ１，
２．５のβをそれぞれβＦ、、β’ＡｈβＭ１　とし、
スレッシュホールド電圧をそれぞれＶＴＰ、　ＶＴＰ、
ＶＴＩＩ　とする、ま２　ｙ　ｏ　ｓＦｌ！！Ｔ１と２
の接続廣の電位をｖｌとし、ＭＯＥ！’ＦＥＴ２と３の
接続点の電位なＶ愈とし、　−Ｖｓｓの電位を０の基準
によ’ｆ）　ｓ　’＋　ＶＤＤと−ｖ　ｅ　、ｓの電位
差をＶＤＤとするとＭＯ８ＦＥＴ１．２．３に流ね。

る電流は等し７いので が成匂たち、解くと 但し であり、ここで βＰ・（βア１　　、　　βＰｅ＜＜６Ｍ１とすればｒ
２０１）式は Ｖ１ｐＶＴｐ４−ＶＴｙｒ　　　・−・・−（２０２）
と々り第１図の基撫電圧回路はｒ２０２）式に見られる
ようにスレッシュホー）Ｌ・ド電圧の和の電圧が出力電
圧として得られる、 第２図はＰ千ヤネルＭＯＥＩＦＫＴ６とＰキャネルＭＯ
８Ｆ１８Ｔ８のスレッシュホール）”　電圧（ｎ　差の
電圧を出力端子１０より取り出す回鯵である。

第２図において６と８はｐ−Ｆ−ヤネルＭＯＥＩＦＫＴ
であり、７と９はＫ４−ヤネルＭＯ８ＩＭＣＴである。

ＭＯ８ＦＩ！ｉＴ６．７，８．９のβをそれぞれβＰ、
βＭ、βＦ、βＭ、！：ｔ、、スレッシュホールドを圧
をそれぞれＶＴＰＭ、’Ｖｌａ、　ＶＴｐｂ、　ＶＴＮ
とする。資りＭ０８Ｆ］１ＣＴ６と７の接続点の雷１位
をｖｌ、ＭＯ８ＦＥＴ８と９の接続点の電位をｖ４とし
。

−Ｖ８？の電位を００基準により％　＋　Ｖ　Ｄ　ｎ　
　と−ｖ８８　の電位差をＶＤＤ　　とする、ＭＯ８Ｆ
ＫＴ６．７，８．９がすべて飽和領域で動作するとＭＯ
ＥＩＦＥＴ６と７に流れる電流は等しいから・・・・・
・・・・（２０５） また、ＭＯＳＦＥＴ８と９に流れる電流は等しいから ・・・・・・・・・（２０４） （２０５）、ｌ’２０４）式を解いて Ｖ、＝　ＶＴｐａ　−Ｖ’ｒｐｒｒ　　　　　…−・−
…（２０５）となり第２図の基準電圧回路は（２０５）
式に見られるようにスレッシュホールド電圧の差の！圧
が出力電圧として得られる。なおスレッシュホールド電
圧に差をつける主な方法として。

（ａ）４−ヤネルドープの打ちこみ量を２つのＭＯＳＦ
ＥＴ間で変える方法 （ｂ）　　シリコンゲート工程の場合でゲートをｊ１１
５２するポリシリコンに一方にはＰ　　ｆ、他方にはＮ
　をドープしてフェルミレベルの差を利用する方法 がある７ 以上、従来の回μ例として第１図と第２図の回路動作を
説明したが、一般゛に基準電圧面μの基恕電圧値に求め
られる条件の中に次のようガものがある。

（１）基準電圧値が安定して得られるー“こと（１１）
任意の基準電圧値が得られること（ｉｉｉ）複数の暴動
電圧値が同時に得られること以上の条件から第１図、第
２図の基準電圧回路を見てみる。さてＭＯＳＦＥＴのス
レッシュホールド電圧は製造工程上のイオン打ちこみ量
、ゲート膜厚、基板濃度のバラツギや各工程における温
度の変動、不純物の汚染等の多種の要因について影響を
受は変動する７したがって第１図の基準電圧回路は（２
０２）式のとと（スレッシュボールド電圧の和の出力電
圧であるので製造上、安定しているとは云い難い、した
がって前記条件の（１）が満足されない。その点炉２図
の基憩電圧は（２ＯＳ）式で表わされるよりに同じ導電
型のトランジスタのスレッシュホールド電圧の差の電圧
を散り出Ｌ７ており、同じ導電型のトランジスタのスレ
ッシュホールド電圧の差は、その要因が前記方法（ａ）
、　（ｂ）。

であげたようにイオン打ちこみの差とか、ゲート電極の
材質の差といった。その差を作り出す限られた工程のみ
できまり、＃述し、たスレッシュホールド電圧を変動さ
せる多数の要因は２個のＭＯＳＦＥＴのスレッシュホー
ルド電圧を共に変化させル為、スレッシュホールド電圧
の差は保存され影響を受はないので第２図の基準電圧回
路は第１図の基準電圧回路より製造にあたって制御しや
す（安定している、したがって前ＢＰ条件の（１）を第
２図の回路は比較的よ（満たす、方お第２図の回路で前
Ｆ方法（ａ）よりも（ｂ）の方法の方が安定しているこ
とが知られている。さて（１１）の条件は！！２図の回
路の（ａ）の方法は対応できるが（ｂ’）の方法はＭＯ
８ＦＦ！Ｔの製造工程においてはＰ＋や１の濃度は最適
値があってあまり大きく変えられないので事実上対応で
微々い７また６１１）の条件は第１図の基準電圧回路や
第２図の基進電圧回しの（ａ）の場合でスレッシュホー
ルド電圧をい（つも変えて同時に作れば満たせる訳であ
るが、スレッシュホールド電圧を同−集積ローにい（り
も作ることは製造上の繁雑さを増【７．コストの上昇を
招（７ 以上、従来の回路の第１図、第２図の基準電圧回路では
前記条件中、　（ｉｉ）、　（ｌｉｉ）をすべて満たす
ことは出来ない、前記中、（ｉｉ）、佃）の条件をすべ
て満足する為には安定した基漁電圧値を作る回路とその
電圧の任意の実数倍を作る回路が必要であるが。

従来の基準電圧回路では第１図や第２図の回路が代表さ
れるように満足する回路がなかった。ただし従来の基憩
電圧を用いて暴悪電圧の任意の実数値倍を作る方法とし
て一応第３図や第４図の回路は考えられる７第３図の回
路は第２図の基準電圧回路の出力電圧を抵抗１１と抵抗
１２によって電圧を抵抗分割して、より小さい暴悪電圧
を得る方法であるが、この方法では抵抗１１と抵抗１２
の抵抗値の合計が第２図の出力端子１０から見た′イン
ビーダンヌに比較し非常に大＾（な（てｕｅら方いが、
ＭＯ日集積回路ではそのよらな大きな抵抗は美大なチッ
プ面積を要するとともに高抵抗では動作上及び信頼性に
おいて不安定さを招き現実的ではない。ま７を第４図の
回路はオペアンプ１４と抵抗１５と抵抗１６から作られ
る非反転増幅回路の非反転入力端子に第２図の基準電圧
回路の出力端子１０を接続したもので抵抗１５と抵抗１
６の抵抗値をそれぞれＢ１．Ｒ１とし、非反転入力端子
に入力する基迩市圧’）ｅｉ、オペアンプ出力をｅＯと
すれば ｓ ｅＯ“（１＋−）ｅｌ　　・・・・・・・・・（２０６
）Ｉ？意 となり、ＰｌとＢ１の値を適光に選ぶことにより。

基進電圧より大きな値の新たな基迩電圧を作り出せるが
、第４図の［９１ｉＦではオペアンプ１４や抵抗１５．
１６が必要とかるが、それのみならずオペアンプには発
振防止用のコンデンサも必要となり。

また抵抗１５．１６で消費する電流も少くする為には大
きな抵抗値を持たせる必要があってＭＯＢ集積回しで構
成する際には大きなチップ面積を必要とし得策ではない
２ 以上、従来の回路でけ基準電圧回路が必要とする前記条
件（１）、（１１）、６ｉｉ）を情交し、かつ製造上も
含めて現実的である連光な回しがなかつ−ｆｃ。

本発明は安定した、しかも任童の値の基進電圧が得られ
る基準電圧回路を提供するものである。

ま九本発明は複斂個の基迩雷圧値を得る場合やＭＯ８集
積回路にも適した基準電圧回路を提供するものである。

また本発明は基本となる単位回路を積み重ねていく構成
であって、様々な場合に対し簡皐に設計できる回路と回
路構成方法を提供するものである一以下、実施例に基づ
負本発明の詳細な説明する。

第５図は本発明の回鯵構Ｗの基本となる巣位回しを示す
ものである。、第５図において１８と２０けＰチャネル
ＭＯ８ＦＥＴであり、１９と２１はＮ拳ヤネルＭＯ８Ｆ
ＥＴである。ＰキャヌルＭＯ８ＦＦｉＴ１Ｂと２０のソ
ースは＋ＶＤＩ）　　に接続され、８チャネルＭＯ日Ｆ
Ｆ３Ｔ１９と２１のソースは−ＶＳＳ　　に接続されて
いる。ＰチャネルＭＯＥＩＦＩ！１Ｔ１８のドレインと
ド第＃ネルＭ０８Ｆ］１ＩｉＴｉ９のドレインは接続さ
れている。ＦチャネルＭＯ８ＦＫＴ２０のドレイントＮ
　ｄ−ヤネルＭＯ８ＦＫＴ２１のドレインは接続されて
いるＮ争ヤネルＭＯ８ＦＩｌｉＴ１９と２１のゲートは
共にＮ−Ｆ−ヤネルＭＯＥＩＦ］１ｌｉＴ１９のドレイ
ンに接続されている。、Ｐ−ｆ−ヤネルＭＯ８ＦＫＴ２
０のゲートはＰチャネルＭＯ８ＦｍＴ２０のドレインに
接続されている。１）−Ｆ−ヤネルＭＯ８ＦＥＴ１Ｂの
ゲートは単位回路としての入力端子２２に接続され。

１−　　ＰチャネルＭｏｓｙｇ’ｒ２ｏのドレインは単
位回路としての出力端子２６に接続されている。さてＭ
ｏｓｙｇＴｌａ、１９．２０．２１のβをそれぞれβＰ
３．βＭＳ、β’ＩｓβＮ烏　　と［７、スレッシュホ
ールド電圧をそれぞれＶＴＰＩ　、ＶＴＩＩ、　ＶＴｐ
＠　、　ＶＴＮとす石、またＭＯＥＩＦＫＴｌ　Ｂと１
９の接続点の電位をＶＡ、　　入力端子２２の電位をＶ
ｌ）Ａ、出力端子２３の電位をＶＩＩＡ　　とする、ま
た−ｖｓｅ　　の電位ｆＯ（ｒ）基単にと”）　ｈ　＋
　ＶＤ！１　　と−’ｙｅｓ　　の電位差をＶＤＤ　　
とする、そしてＭＯ８ＦＦｉＴ　１８．１９゜２０ｓ２
１がすべて飽和領域で動作するとＭＯ８Ｆｍｌ！Ｔ１Ｂ
と１９に流れる電流は等しいから・・・・・・・−（２
０７’） ま７’ＣＭＯｓＦ’１ｌＩＸＴ２０と２１に流れる電流
は等しいから ・・・・・・・・・（２０Ｂ） の２式が成りたつ。（２０７）、（２０Ｂ）式をとなる
。但しＭＯ８ＦＥＴ１８．１９．２０゜２１がすべて飽
和領域で動作する条件とじて力１つ ・・・・・・・・・（２１１） である、つまシ第５図の巣位回路は（２１０）と１’２
１１）式の条件に社章しながらβＰ１ｍβＰ１＋ｉβ１
．βＪ、　ＶＴＰｈＶＴＰ、及びＶｉＡの値を様々に設
定することによＦ）（２０９）５１からｖＢＡ　Ｏ値を
様々に作シ出すことが出来る７そしてこの単位回ｖｆ組
み合せて用いることにより様々の秀れ九基進電圧口跡が
作られるのである２次に巣位回路を組み合せたｆｆ１ｌ
？示してい（。

躯６図は、ｔ′発明の枦１の実施例全示す回鯵図である
、第６図においてＰチャネルＭＯ８ＦＦｉＴ２４．２６
とＮ−１−１ネ＃ＭＯ８ＦＥＴ２５．２７ニＬツテＭ−
位回Ｖ　５２　’５ｒＷ１ｅ　Ｌ、チオ＃）　、ＭＯＳ
ＦＥＴ２４．２５．２６．２７が第５図における巣位回
しのＭＯＳＦＥＴ１８，１９．２０．２１にそれぞれ対
応している。、またＦ４−ヤネルＭＯ８ＦＥＴ２８．３
０とＦ４−ヤネ／Ｌ−Ｍ’Ｏ８Ｆ’ＥＴ２９．３１によ
って巣位回路３５を構成し、ＭＯＳＦＥＴ２８．２９，
３０．５１が館５図における巣位回μのＭＯＳＦＥＴ　
１　Ｂ、１９，２０．２１にそれぞれ対応している。単
位口跡３２０入力端子であるＭＯＳＦＥＴ２４のゲート
は−Ｖｓｅに接続されティルー　１位ＯｏＶ　３２　（
Ｄ出力であるＭＯ８Ｆ１１！；’Ｔ２６のドレインは巣
位回Ｆ３３の入力端子であるＭＯＳＦＥＴ２８のゲート
に接続されている。、巣位回路３３の出力端子３４が第
６図の基血電圧回路の出力端子を兼ねている。さて巣位
回ｗ−５２においてＭＯＳＦＥＴ２４，２５，２６．２
７のβをそれぞれβＰ、βｈβＰ１βＮとし、またスレ
ッシュホールド電圧をそれぞれｖｒｐＨｌ、ＶＴＮ、　
ＶＴＰＬＩ　。

ＶＴＮとする。そしてＭＯＳＦＥＴ２４のゲートは−Ｖ
ｓｓＫ接続されているのでＶＧ　Ａ＝０　　とｋる＃仁
のとき巣位回路６２の出力電位Ｖｓ１は（２０９）式よ
り ＶＢ、ｇＶＴＰＨｍ−ＶＴＰＬｌ　　………（２１２）
となる７次に蛍位回Ｖ３５においてＭ　ＯＳ　Ｆ　Ｅ’
Ｔ２８．２９．３０．３１のβをそれぞれβＰ翼。

βＮ、βＰ、βＮ’、！：Ｌ、ｌたスレッシュホールド
電圧を−ＨｈぞれＶＴＰＩ、　、　ＶＴＮ、ＶＴＰＬ、
　、　Ｖｔａ　　とする。

そしてＭＯＳＦＥＴ２　Ｂのゲートにけ（２１２）式で
夢わされるＶｓ、の電位が与オられているので巣位回路
３３の出力電位Ｖｓ、け（２０９）式よりＶｓｌ　＝ｒ
ＶＴｐｉｌ−ＶＴＰ！＋、　）＋ｒＶｒｐｎ、　−ＶＴ
ＰＩｌｌ　）・・・・・・・・・（２１５） となる、ここで Ｖ　Ｔ　Ｐ　ａ＝Ｖ　Ｔ　Ｐ　］１１１　　＝Ｖ　Ｔ　
Ｐ　ｌ５ＶＴＰＬ＋＝ＶＴＰＬ１　＝ＶＴＩ’Ｌｔとす
れば ｖ８＄　＝２（ｖＴｐｎ−ＶＴＰ　Ｌ　）−・−・・・
・・−（２１４）となる７したがって第６図の口跡け（
２１５）式で表わされるよりに第１のスレッシュホール
ド電圧の差の電圧とＦ２のスレッシュホールド電圧の差
の１圧の和の重圧ｆ摩り出せる暴悪電圧回しであり、ま
た（２１４）５ｊ：：で表わされるようにスレッシュホ
ールド電圧の差の２倍の電圧を基差電圧として取り出せ
る基進電圧回路でもあるととがわかる。またｔＪＬ６図
において巣位回ｗ−３２の出力も取シ出せげｖ６図の口
跡はスレッシュホールド電圧の差の電圧とその２倍の常
圧の２つの基漁軍、圧を同時に取り出せる基進電圧回Ｖ
でもあることがわかる。

第７図は本発明の第２の実施例１を示す（ロ）略図であ
る。第７図の回路は第６図の回路に更に巣位回ｖ４０を
付は加えた本ので、ｍ位回路３２と３５は＄６図表第７
図で同番号で対応している。巣位回路４０においてＭＯ
ＳＦＥＴ３６，５７．３８゜６９はＭ２Ｓ図における単
位回−のＭ　ＯＥｌ　ｉＥ　Ｔ１８．１９．２０．２１
にそれぞれ対応している。

そしてＭＯＳＦＥＴ５６，５７．５Ｂ、３９のβをそれ
ぞれβＰ、βＮ、βＰ、βＮとし、またスレッシュホー
ルド電圧をそれぞれＶ　Ｔ　’Ｐ　Ｈｓ　−Ｖ　Ｔ　Ｎ
　＊　Ｖ　Ｔ　Ｐ　Ｘｒ　＊　ｓ’ＶＴＮとする。そし
てＭＯＳＦＥＴ３６のゲートには（２１３）式で表わさ
れるＶｓｌの電位が与λられているので巣位回ｗＬ４０
の出力電位Ｖｅ、は（２０９’１式よシ ＶＢＢ　＝＝（ＶＴＰ　ＦＩＢ　−Ｖｔ　Ｐ　Ｌ、）＋
（ＶＴ　Ｐ　Ｈ嘗ＶＴ　Ｐ　Ｌｌ　）＋ｒＶＴｐｎｌ　
−ＶＴｐＸＪｔ　）　　−−−−−−−・−（２１５）
と方る。ここで ＶＴＲ＝ＶＴＰｌ！、　＝Ｖｒｐｑ、　＝ＶＴＰＨ。

ｖＴＰＬｄｖＴＰＬ１＝ＶＴＰＩＩ、　＝ＶＴＰＬｌ。

とすればｒ２１５）式は Ｖ８ｍ＝５（’Ｖｒｐ＊−ＶＴＰＬ）−・・・・・・−
・（２１６）となる、したがって第７図の回路は（２１
６）式で表わされるようにスレッシュホールド電圧の差
の３倍の電圧を基童市圧として散り出せる基準電圧回路
であることがわかる、また第７図において単位回し３２
及び３３の出力も取り出せば第７図の回路はスレッシュ
ホールド電圧の差の電圧とその２倍の電圧とその３倍の
電圧の５つの暴悪電圧を同時に取シ出せる基準電圧回路
であることがわかる。

さて第６図は単位回路を２個組み合せてスレッシュホー
ルド電圧の差の２倍の電圧、を覗り出し。

第７図は蛍位回Ｗ−ｆ５個組み合せてスレッシュホール
ド電圧の差の３倍の電圧ｆ増り出したが、同様に巣位回
−を積み重ねてい（ことによって一般にスレッシュホー
ルド電圧の差の伺倍の電圧でも取り出せる回路をｊｐ成
できる、 ｔ＄８図は本発明の第５の実施例を示す回路図である。

第８図においてβ４−ヤネルＭＯＥＩＦＥＴ４２．４４
とＮ（−ヤネルＭＯ８ＦＥＴ４３．４５によって単位回
路５０を＊ｆｉｌｌておりｌ１０ＳＦＥＴ４２．４５，
４４．４５が第５図における単位回路のＭＯ８ＦＦ３Ｔ
　１８．１９，２０．２１にそれぞれ対応している。ｆ
たＰ４ヤヌルＭ０８ＦＥＴ４６％４８とＮ４−ヤネルＭ
ＯＥＩＦＫＴ４７．４９によって巣位回１＠５１を構成
しており、、ＭＯ８ＦＥＴ４６．４７．４８．４９が第
５図における単位回路のＭＯ８ＦＦｉＴ１８．１９，２
０．２１にそれぞれ対応している７遂位回跡５０の入力
端子であるＭＯ８ＦＥＴ４２のゲートは−Ｖｓｓに接続
されている２ｍ、位回鯵５０の出力であるＭＯ８ＦＦ！
Ｔ４４のドレインＦｉ巣位口跡５１の入力端子であるＭ
Ｏ８ＦＫＴ４６のゲートに接続されている。

単位回路５１の出力端子４１が第８図の基準電圧回路の
出力端子を兼ねている、さて単位回路５０においてＭＯ
８ＦＦ３Ｔ４．２．４５，４４，４５０βをそれぞれβ
Ｐ、βＮ、（１＋α）鵞βＰ、βＮとし、またスレッシ
ュホールド電圧をそれぞしＶｔｒｂ。

ＶＴＮ、　ＶＴＰＬ、ＶＴＮとする。そしてＭＯ８ＦＫ
Ｔ４２のゲートけ−Ｖｓｓに接続されているのでＶＣ１
Ａ＝０と方る。このとき単位回路５０の出力電位ＶＢ４
け（２０９）式ｍす ＶＥＩ４＝　　　　６　（ＶＤＤ−ｖＴｐｂ）−＝−（
２１７）１＋α となる、また単位回路５１においてＭＯｅ’ＦＢＴ４６
．４７．４８．４９のβをそれぞれ（１＋α）ｔβＰ、
βＮ、βＰ、βＮとし、またスレッシュホールド電圧を
そわぞり、　ＶＴＰＩ（ｋＶＴＩＩ、　ＶＴＰＬ、ＶＴ
Ｎとする、そしてＭＯ８ＦＥＴ４６のゲートにはＶｓ４
の電位が入力しているので巣位回ｖ５０の出力電位ＶＳ
。

は（２０９）式よシ Ｖｓａ＝（１＋α）＊ｒＶＴｐＨ−ＶＴｐ′Ｌ）−・−
・−・−（２１８）が得られる、ここでα〉０である−
したがってｒ２１Ｂ）式よシヌレッシュホールド電圧の
差の電圧の１より大きい実数値倍の基準電圧が第８図の
基準電圧回路で得られることがわかるーなおαの設定は
ＭＯ日ＦＥＴ４２と４４．そしてＭＯ８ＦＦｉＴ４６と
４８の形状を相対的に変ヌることで任意の値に出来る２
また前述の説明においてけ巣位回１１１ｉｌｃ５０のＭ
Ｏ８ＦＥＴ４２と４４のβ？−すれぞれβＦ、（１＋α
）！βＰとしたがＭＯ８ＦＫＴ４２゜４５．４４．４５
０βをそれぞれβ’１ａβ’１ｍβＰ嵩、βＮり　とし
て βＰ烏・βＮ１　　　（１＋α戸 の関係さえあれば必ずしもＭＯ８ＦＫＴ４２と４４の間
だけで設定する必要はか（、ｒ２１９）式の関係がぼり
たつものけすべて等価である。、また同様に巣位回−５
１において前述の説明ではＭＯＥＩＦＥ！Ｔ４６と４８
のβをそれぞれ（１＋α）禦βＰ１βＰ　としたがＭＯ
８ＦＩｎＴ４６．４７．４８．４９のβをそれぞれβ′
Ｐ１．β”１．β／　ｐ　、、β１１４３として β′ア！　・　β′１ の関係さえあれば良（、ｒ２２０）式の関係が成シたつ
ものはすべて等価である７ 第９図は本発明の第４の実施例を示す回路図である。第
９図においてＰ４−ヤメルＭ０８ＦＥＴ５２．５４とＮ
−Ｆ−ヤヌルＭＯ８ＦＥＴ５３．５５によって単位回路
６４を構成しており、Ｍ　ＯＢ　Ｆ　Ｆ：　Ｔ５２．５
３．５４．５５が第５図における単位回路のＭＯ８７Ｆ
！ＴＩ　８％　１９，２０．２１にそれぞれ対応してい
る６またＰチャネルＭＯ８ＦＥＴ５６．５８とＮチャネ
ルＭＯ８ＦＥＴ５７．５９にヨッて矩位回ｖｌＬ６５を
構成してお！ｌｌ、ＭＯ８ＦＦｉＴ５６．５７．５Ｂ、
５９が第５図における単位回路のＭＯ８ＦＫ７１８．１
９．２０．２１［それぞれ対応している。またＰ４−ヤ
ネルＭ０８ＦＥＴ６０．６２とぎチャネルＭＯ８ＦＥＴ
／＋　１．６３によって単位回路６６を構成しており、
ＭＯ８ＦＫＴ６０．６１，６２．６５が第５図における
単位回路のＭＯ８ＦＥＴ１　Ｂ、１９，２０，２１にそ
れぞれ対応している。単位回路６４の入力端子であるＭ
Ｏ８ＦＦ！Ｔ５２のゲートは−Ｖｅｓに接続されている
７里位回Ｆ６４の出力であるＭＯＥＩＦＦｉＴ５４のド
レイン１ｌ−ｊ′里位回路６５の入力端子であるＭＯＥ
ＩＦＦ！Ｔ５６のゲートに接続されているｎ単位回路６
５の出力であるＭＯ８ＦＦｉＴ５Ｂのドレインは卑位回
薪６６０入力端子であるＭＯ８ＦＫＴ６０のゲートに接
続されている。単位回路６６の出力端子６７が第９図の
基進電圧回路の出力端子を兼ねている。さて巣位回ｖ−
６４においてＭ’０８ＦＥＴ５２．５３％５４．５５の
βをそれぞれβＰ、βＮ、（１＋α）重βＰ、βＮとし
、またスレッシュホールド電圧をそれぞれＶＴＦＩ、、
　ＶＴｌＩ、　ＶＴＰＬ。

ＶＴＮとする、そしてＭＯ８ＦＥｉＴ５２のゲートは−
Ｖ　ｓ　ｓ　　に接続されているのでＶｏ　Ａ＝０と々
る−このとき単位回路６４の出力電位Ｖｓ、け（２０９
１式より α ・・・・・・・・・（２２１） となる、、また単位面−６５においてＭＯＥＩＦ’ＦＴ
５６．５７．５８．５９のβをそれぞれβＰ、βＮｓβ
Ｐ、βＮ　とし、またスレッシュホールド電圧をそれぞ
れＶＴＰＩＩ、　ＶＴＮ、ＶＴＰＩＩＩＩＶＴＮとする
、そしてＭＯ８ＦＫＴ５６のゲートにはＶｓ、の電位が
入力しているので巣位回−６５の出力電位Ｖｓ、は（２
０９）式より α と方るＰまた単位回路６６においてＭＯ８ＦＫＴ６０．
６１％６２，６５のβをそれぞれ（１＋α）１βＰ％β
Ｎ、βＰ、βＮ　　トＬ−またスレッシュホールド電圧
をそれぞれＶＴＩＩＩＩ、　ＶＴ）ｌ、　ＶＴＰＩＩ、
　ＶＴＮとする、そしてＭＯ８ＦＫＴ６０のゲートには
Ｖａｔの電位が入力しているので巣位回ｖ−６６の出力
電位Ｖｓ。

は（２０９）式によ！１１゜ Ｖｅ＠＝α（ＶＴｐｍ−ＶＴＰＩＩ）・・−−−−−−
・（２２５）となる、ここでα〉０である。したがって
（２２５）式ヨリスレッシュホールド電圧の産の電圧の
１よシ小さい重数値倍の基漁雷圧も第９図の基油電圧回
路で得られることがわかる。方お前述の説明において単
位回路６４のＭＯ８ＦＥＴ５２と５４のβをそれぞれβ
Ｐ、　Ｎ＋α）嵩βＰとしたが。

ＭＯ８ＦＦｉＴ５２，５３，５４．５５のβをそれぞれ
βＰｌｂβＭＩｓＢＰ車、βＮ、としてβｒ雰・８Ｍ１
　　（１＋α）黛 の関係されあれば良＜（２２４）式が成りたつものはす
べて等価である７また同様に単位面ＶＰ６６のＭＯＥＩ
ＦＫＴ６０と６２のβ？それぞれ（１＋α）寓βＰ、β
Ｐとしたが、ＭＯ８ＦＫＴ６０．６１゜６２．６５のβ
をそれぞれβ’ＰＳｍβ′１１１ｍβ′Ｐ嘗。

β′ｈとして の関係があれば良（、（２２５）式が成シたつものはす
べて等価である、 第１０図は本発明の第５の実施＋Ｉ＋’（ｒ示す図画図
である。第１０図は９８図の回μに艷に凰位回μ７２を
付は加えたものである。％ＰキャネルＭＯ８ＦＦｉＴ６
８．７０とＮ４−ヤネルＭＯＥＩＦＥ’ｌ’６９．７１
によって単位回し７２をＩｌ！成しておシ、ＭＯ８Ｆ１
１！Ｔ６８．６９，７０．７１が第５図におけるＭＯ８
ＦＥＴ１８．１９．２０．２１にそれぞれ対応している
。第８図の回路の出力と同じである第１０図の巣位回Ｐ
５１の出力は単位回路７２の入力端子であるＭ・０８Ｆ
ＥＴ６Ｂのゲートに接続されている。Ｊ１位回ドア２の
出力端子７３が第１０図の暴悪電圧口跡の出力端子を兼
ねているわさて巣位回Ｗ’７２においＣＭＯＢＦＥＴ６
Ｂ、６９．７０．７１のβをそれぞれβＰ、βＮ、βＰ
。

βＮとし、またスレッシュホールド電圧をそれぞれＶＴ
ＰＩ、　ＶＴＮ、　ＶＴＰＬ＆ＶＴＮとする。そしてＭ
Ｏ日ＦＥＴ６８のゲートにはｒ２１１３１式で表わされ
る電位Ｖｓ、が入力しているので巣位回μ７２の出力電
位ＶＢ・は（２０９）式より Ｖｓ、　＝（２＋ａ）（ｖｒｐｖｔ−ＶＴＰＬ　）・−
・−（２２６）が得られる６したがって第６図、＄７図
のローに２−）て一般にスレッシュホールド電圧の差の
電圧の整数倍の電圧が得られることを説明したが、＊８
図、第１０図の回路によって一般にスレッシュホールド
電圧の差の電圧の１より大角い任童の実数値倍の電圧が
得られることがわかる７さて以上の！！６図〜第１０図
の回路は−ＶＳＳを基漁とした基憔電圧回路であったが
１次に＋ＶＤＩＩを基逢とする基濫電圧回路を説明する
７第１１図は＋ＶＤＤを基應とする基醜電圧回鈷の構朧
に必要な基本となる巣位回路を示すものであり、第５図
の単位回路とけｐ−ｒ−ヤネルとＮ４−ヤネルの構成が
逆になっている。、第１１図において７４と７６はＰ４
−ヤネルＭＯ８ＦＥＴであり。

７５と７７けＮ　＝ヤニｈルＭ　ＯＳ　Ｆ　Ｅ　Ｔであ
る。ＰキヤネルＭＯ８ＦＫＴ７４と７６のソースは−１
−ＶＤＤ　　に接続され、’Ｎ’ｑ’ヤｉルＭＯ８ＦＢ
Ｔ７５と７７のソースは−Ｖｓｓに接続されている７Ｐ
４−ヤネルＭＯ８ＦＥＴ７４のドレインとＮφヤネルＭ
Ｏ８ＦＥＴ７５のドレインは接続されている。Ｐ４−ヤ
ネルＭ０８ＦＫＴ７６のドレインとＮ−１−ヤネルＭＯ
８ＦＩＩ！Ｔ７７のドレインは、接続されている。Ｐ４
−ヤネルＭ　ＯＳ　Ｆ、Ｅ　Ｔ　７４と７６のゲートは
ともにＰ−Ｆ−ヤネルＭ　ＯＥＩ　Ｆ　ＢＴ７４のドレ
インに接続されている。、ＮチャネルＭ０８７ＥＴ７７
のゲートけＮチャネルＭＯ８ＦＨ’Ｌ７７のドレインに
接続されている。、ＩＪ−ＦヤネルＭＯＥＩＦＫＴ７５
のゲートは態位回路としての入力端子７８に接続され、
１ｌ−Ｆ−ヤネルＭＯ８ＦＢＴ７７のドレインは里位回
−としての出力端子７９に接続されている。さてＭＯ８
ＦＥＴ７４．７５゜７６．７７のβをそれぞれβＰｓｓ
βＮｍ、βＦ４％βｌ１４　　とし、虜たヌレ・ンシュ
ホールド電圧をそれぞれＶＴＰ、　ＶＴＮｈＶＴＰ、Ｖ
ＴＮ４とする６またＭＯ８ＦＫＴ７４と７５の接続廓の
電位をＶＢ、入力端子７８の電位をＶＧＢ、出力端子７
９の電位ｆＶＢＢとする。また−ＶＳＳ　　の電位を０
により、＋ｖＤｐと−Ｖｓｓの電位差をＶＤＤ　とする
、そしてＭ、ＯＥＩＦＥＴ７４．７５，７６．７’７が
すべて飽和領域で動作するとＭＯ８ＦＥＴ７４と７５に
一流れる電流は等しいから ・・・・・・・・・（２２７） となり、またＭＯＥＩＦＫＴ７６と７７に流ね、る電流
は等しいから ・・・・・・・・・（２２Ｂ　） となる、（２２７）、（，２２Ｂ）式を解くと・・・・
・・・・・（２２９） となる、但しＭＯ日ＩｒＫＴ７４％７５％７６゜７７が
すべて飽和領域で動作する条件として・・・・・・・・
・（２６０） カ）つ ・・・・・・・・・（２３１） である、したがって第１１図の巣位回−は（２５０）式
とｒ２３１）式の条件に注意しｈがらβＰｍｓβＰ４ｂ
βＭｌｂβ１１４　、　ＶＴＰｂ　ＶＴＭＢ　、　ＶＴ
Ｍａ及びｖｏ。

の値を様々に設定することによシ（２２９）式からＶＩ
ＩＢ　　の値を様々に作り出すことがで＾る。そしてこ
の巣位回路を組み合せて用いることにより様々な基撫電
圧回路が出来る。

第１２図は本発明の第６の実施例を示す回―図である。

　ｆＥ　１２図は第１１図の巣位回路を用いて４１１１
ｉ１ている。第１２図においてＰキャネルＭＯ８ＦＥＴ
８０．８２とＮ４−ヤネルＭＯ８ＦＥＴ８１．８３によ
って態位回路８８ｔ−構成しており。

Ｍ’０８ＦＥＴ８０．８１，８２１８３が第１１図にお
けるＭＯＥＩＦＫＴ７４．７５％７６．７７にそれぞれ
対応している、オたＰチャネルＭＯ８Ｆｌ’ｆＢ４，８
６とｎ−ｖ−ｙネルＭｏ８ＦＫＴ８５゜８７によって巣
位回ＦＢ？？４１ｉ！ｆｆしており。

ＭＯ８ＦＥＴ８４，８５．８６．８７がｔｌＬｌｌ−に
おけるＭＯ８ＦＩ！！Ｔ７４．７５，７６．７７にそれ
ぞれ対応している。巣位回−８８の入力端子であるＭＯ
ＥＩＦＦＪＴ８１のゲート・は＋ＶＤＩ）　　に接続さ
れている。巣位回路８Ｂの出力であるＭＯＥＩＦＦｉＴ
８３のドレインは巣位回Ｐ８９の入力端子であるＭＯＥ
ＩＦＩＣＴ８５のゲートに接続されている。１位回し８
９の出力端子９０が第１２図の基準電圧回−の出力端子
を兼ねている。さて車位回ｖ−＋８８ＫｂＬｎてＭ０８
Ｆ］ｌ！Ｔ８０．８１．８３のβをそれぞれβＰ、βＮ
、βｒ、βＮとし、またスレッシュホールド電圧をそれ
ぞれｖｔｐ、ＶＴＮＩＩ、　ＶＴＰ。

ＶＴＮＬとする。そしてＭＯ８ＦＩＩ！Ｔ８１のゲート
は＋ＶＩＩＤに接続されているのでＶＧＢ＝ＶＤＤとＬ
しコ（７）とｔｋ１位回ｖ８１の出力電位ｖ８１．は（
２２９）式よシ ｖｓ、、＝ｖｎｎ−ｒＶＴｍｉ−ＶＴＮｂ）−・−・−
・−（２３２）となる２次に巣位回−８９においてＭＯ
８ＦＥＴ８４．８５．８６．８７のβをそれぞれβＰ、
βＮ１βＰ、βγ　とし、またスレッシュホールド電圧
をそｈぞｉ”ｌ　ＶＴＰ、　Ｖｔａｍ、ｖＴＰ、　ＶＴ
ＮＩＩとする。そしてＭＯ８ＦＦ！Ｔ８５のゲートには
（２５２）式で表わされるｖｈ、の電位が与えられてい
るので巣位回ｖ８９の出力電位Ｖｓｌ、は（２２９）式
よりｖｓ１１＝　ＶＤＤ−２（ｖｒｙｗ−ｖｒｗＩＩ）
・−・・−・（２５３）となる２したがって第１２図の
回路はｒ２３３）ｆで表わされるようにスレッシュホー
ルド電圧の差の２倍の電圧？＋ＶＤＤ　　基迩としての
基辿電圧として摩り出せる基箪市圧口跡であることがわ
かる。

また９１２図において巣位回μ８８の出力も取り出せば
第１２図の回路はスレッシュホールド電圧の差の電圧と
その２倍の電圧を＋ＶＤＤ基準としての基血電圧として
２つ同時にをり出せる基量電圧口跡であることがわかる
７ さて％第６図と第１２図の回路は共にスレッシュホール
ド電圧の差の２倍の電圧を基醜雷圧として摩り出す回路
であるが、９６図の回―は−ＶＳＳを基準とし、第１２
図の回しは＋ＶＤＤ　ｆ基準としている。これはｔｉＬ
６図の基準電圧回ｐＦｉｓｓ図の巣位回路を用いたもの
であり、筆１２図の基溜電圧回路は筆１１図の巣位回路
を用いたものであり。

かつ第５図の巣位回μとｆ＄１１図の巣位回−はＰ斗ヤ
ネルとＮ４−ヤネルの構成が逆にかつているからである
。したがって第１１図の巣位回ＷＬｆ用いて第７図、！
＄８図、躯９図、第１０図に対応する基撫電圧回−を構
成すれば＋ＶＤＤを基撫とした各種の暴悪電圧回しが出
来る７ 第１３図は本発明の第７の実施例を示す１１路図である
。前述した第６図から第１０図までの基憔雷圧回路はｔ
ｉｃ５図の巣位回路を組み合せたものであり、津１２図
の基應電圧回しは第１１図の巣位回しを組み合せたもの
であったが、第１３図の基撫電圧回整は＄５図の巣位回
しとｌ！１１図の巣位回路を組み合せたものである７第
１３図において巣位回＄１００は第１１図の巣位ローか
らかり、巣位回ｖ１０１社第５図の巣位回路からたって
いる。　ｐ４−ヤネルＭＯ日ＦＦｉ’１９２，９４とＮ
チャネルＭＯ８ＦＥＴ９５，９．５によって態位回路１
ｏｏｆ＊放しておシ、ＭＯＢＦＥＴ９２，９．３゜９４
．９５が第１１図における巣位回μのＭＯＳＦＫＴ７４
．７５．７６．７７にそれぞれ対応している一寸たＰキ
ャネルＭ０６１ＦＫＴ９６％９８とＮ’Ｆ−キネ１１Ｍ
０日Ｉｒ１ｌ！：Ｔ９７．９９によって態位ＩＥｌ−１
０１を構成しテオリ、ＭＯ８ＦＫＴ９６゜９７．９８．
９９が第５図における巣位回路のＭＯ８ＦＥＴ１８．１
９，２０．２１にそれぞれ対応している２単位回ド１０
０の入力端子であるＭＯ８ＦＥＴ９３のゲートは＋ＶＤ
Ｄに接続されている。ｍ位回路１００の出力であるＭＯ
ｅＦＫＴ９５のドレインは巣位回路１０１の入力端子で
あるＭＯ，５ＦＫＴ９／ｌのゲートに接続されている。

態位回路１０１の出力端子９１が第１３図の基準電圧回
路の出力端子を兼ねてｂる。さて態位回路１００におい
てＭＯ８ＦＢＴ９２，９３．９４゜９５のβをそれぞれ
βＰ、（１−α１）ＩβＮ、βＰ、βＮとし、捷だスレ
ッシュホールド電圧をそれぞれＶＴＰ、　ＶＴＩ、　Ｖ
ＴＰ、ＶＴＩＩ　とする、そしてＭＯ８ＦＫＴ９５のゲ
ートは＋ＶＤＩＩ　Ｋ接続されているのでＶａａ＝ｚＶ
ｎＤ　となるーこのとき巣位口跡１０００出力電位ｖｓ
１重はｒ２２９）式よシ ＶＪ＊＝　（１−ａ、　）Ｖｎｎ　−１−α、ｌｌ’Ｖ
Ｔ）Ｉ　　・・−−−・−・（２３４）となる、、また
巣位回１１１１ｃｉ０１においてＭＯ８ＦＢ７９６．９
７．９８．９９のβをそれぞれ（１ギα雰）會βＦ、β
Ｍ、βＦ、β−トじ、またスレッシュホールド電圧をそ
れぞれＶＴＰ、　ＶＴＮ、　ＶＴＰ、　ＶＴＭとする。

そしてＭＯ日ＦＦｊＴ９６のゲートには（２５４）式で
表わされるＶｓｊｌ　　の１位が入力しているので態位
回路１０１の出力電位Ｖｌ１１．　　はｒ２０９）式％
式％） （２３５） と々る。ここでα重とαＳとの間においてα１５　　　
　　　　　　・・・・・・・・・（２５６）１＋α露 の間係を持たせると（２５５１式は ｖｓ、、＝ｖＴＮ＋ｔｘ、＊ｖＴｐ　　・−−−−−−
・−（２５７）となる、ここでα、とα、は ０〈α稟〈１−　α１〉０　・・・・・・・・・（２５
Ｂ）及び（２５６）式の制約があるが、例えばα歳　＝
１　　、　　α１　＝　　− の場合では Ｖｓｌ、　＝　ＶＴＮ−１−ＶＴＰ　　　−・−・・−
（２５９）が得られる。、また（２３７）式でα１を適
当に選ぺげＶ８１．の値を（２５９）式より大きくも小
さくも出来る。

以上１．ｔ′発明は前述した巣位回ｖＩＬを組み合せて
い（動態な回路構成により、安定した任章の基準電圧回
路々に作り串せる基ｆＪ４電圧回路である、

【図面の簡単な説明】

第１図、第２図、第６図、＃、４図は従来の基準電圧回
ｗ−倒、第５図は大発明の基準電圧回路に用いる巣位口
跡の第１の・基本構成図、第６図、＃Ｉ７図、第８図、
第９図、第１０図は本発明の基準電圧回路の実施例、算
１１図は大発明の基準電圧回路に用いる巣位回路の第２
゛の基本構成図、第１２図、ｉ＠１３図は本発明の基準
電圧回路の実施例である。 １、　２．　６．　８．　１８　％　２０．　２４　　
、２６゜２Ｂ、　　３０　　、５６　　、３８．　４２
．　４４　、４６゜４Ｂ、　　５２．　５４　Ｉｌ　５
６．　５８．　６０　、６２゜６８、７０．　７４．　
７６、　８０　　、８２．　８４　　。 ８６．９２，９４，９６．９８・・・・・・ｒキャネル
０８ＦＥＴ ３　、　７．　９．　１？　、　２１　　、２５．　２
７．　２９゜５　１　、５７％　３９　、’４３　％　
４５．　４７．　４９．５３．５５　、５７．　５９．
　６　１．　６５．　６９　。 ７１　　Ｓ　７５、７７、　８１．　８５　、８５．　
８７゜９５．９５．９７．９９．、・Ｎ４−ヤえルＭＯ
ＥＩＦＥ４・・・・・・電源 ５１１　ＩＱ、　　１　３．　１　７．　２２．　２５
．　５４゜３５．４　１　、６７Ｓ　７３．　７８　、
７９　、９０゜９１・・・・・・端子 １１．１２．１５．１６・・・・・・抵抗１４・・・・
・・オペアンプ ５２、　５’５．　４０　、５０　、５１．　６４．　
６５゜６６．７２．８８．８９．１００，１０１・・・
・・・巣位口跡 ￥！＋１１％　　　　　　　　　　第２１値累？図 謁　ｑ１凹 第１２田 暴　７．３１ｉＪ

Claims (1)

1. 【特許請求の範囲】 （１）第１の導電型を有するｗＸｌの絶縁ゲート電界効
   果型トランジスタに第２の導電型を有する算２の絶縁ゲ
   ート電界効果型トランジスタを直列に接続した回路と、
   第１の導電型を有する第６の絶縁ゲート電界効果型トラ
   ンジスタにｊｌ’：２の導電型を有する躯４の絶縁ゲー
   ト電界効果型トランジヌタを直列に接続した回路とを電
   源に対してそれぞれ並列に接続すると共に、前［ｉｉ１
   ’第１’第４の絶縁ゲート電界効果型トランジヌタのゲ
   ート’ｌ　極ｆ　前＆’第１と第２の絶縁ゲート電界効
   果型トランジスタの接続点に接続し、曲目ｅ、第３の絶
   縁ゲート電界効果型ト→ンジスタのゲート電極を前ｉｅ
   第５と第４の絶縁ゲート市′！Ｖ−効果型トランジスタ
   の接続麿に接続する０以上の回しをｆｌＬ１種の態位回
   路とする・前ｌｅ第１種の態位回路における第１と第３
   の絶縁ゲート電界効果型トランジスタが第２のｓｗ型を
   有し、［２と第４の絶縁ゲート電界効果型トランジスタ
   が第１の導電型を有し、電源への正負の接続が前１！ｉ
   Ｆ第１種の態位回路と逆である回路を第２種の巣位回し
   とする。前記第１種の態位回路もしくは前ｉＦ、ｆｆ、
   ２種の態位回路を少（とも２個以上を組み合せてＰぼし
   たことを特徴とする基樵電圧回Ｌ （２）少くとも２個以上の前記第１種の態位回路を組み
   合せて４１１成したことを特徴とする特許請求の範囲１
   １１項記載の基単電圧回路。 （３）前記第１種の巣位口跡の中の＄２と第４の絶縁ケ
   ート電界効果型トランジスタのスレッシュホールド電圧
   が等してことｆ：特徴とする特許請求の範囲第２項記載
   の基憩電圧回整。 （４）　　前記第１種の巣位回ド群の中のひとつの態位
   回路の中のＷ、１の絶縁ゲート電界効果型トランジスタ
   のスレッシュホールド電圧トｔｉＬ′５ノ１ｌＡ３ケー
   　ト’ｆｌｌＷ効果ｍ　）ランジスタのスレッシュホー
   ルド電圧の差の実数値倍の電圧を出力電圧とするように
   構故されたことを特徴とする特許請求の範囲第２項もし
   くは第３項記載の基推雷圧回路、（５）前記第１の絶縁
   ゲート電界効果型トランジスタのスレッシュホールド電
   圧と前記第６の絶縁ゲー　ト電Ｗ効果型）ラン？スタの
   スレッシュホールド電圧の差の１を越える実数値倍の電
   圧を出力電圧とするように構成されたことを特徴とする
   特許請求の範囲第４項ｒ載の基糸電圧１ロド。 （６）前記第１の絶縁ゲート電界効果型トランジスタの
   スレッシュホールド電圧ト前記ｔｌｆ−５ノ絶縁ケート
   電果効果型トランジスタのスレッシュホールド電圧の差
   の１より小さい実数値倍の電圧を出力電圧とするように
   構成されたことを特徴とする特許請求の範囲第４項Ｐ載
   の基漁電圧回ＶＰ、。 （ハ　前Ｆ第１欅の単位回路群の中の第１の巣位回路の
   中の第１の絶縁ゲート電界効果型トランジスタのスレッ
   シュホールド電圧ト第ｓ　）絶ｗ　ケ−）［界効果型ト
   ランジスタσ）スレッシュホールド電圧の差の実数値倍
   の電圧と、前ｇｉ′！第１種の単位回路群の中の第２の
   巣位回−の中の第１の絶縁ゲ−）１％効果型トランジス
   タのスレッシュホールド電圧と第３の絶縁ゲート電界効
   果型トランジスタのスレッシュホールド電圧の差の実数
   値倍の電圧との和の電圧を出力電圧とするようＫ１１１
   戚されたことを特徴とする特許請求の範囲９２項もしく
   は第３項記載の基進電圧回μ。