JPS5915211B2 - 発振回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、光の強弱に応じて発振周波数を変化させる発
振回路に関する。

紫外線消去型のＥＰＲＯＭ（消去可能なＦＲＯＭ）のパ
ッケージには紫外線照射用の透光性の窓が設けられてい
るが、この窓は記憶内容の消去時に照射される紫外線ば
かりでなく平常時にも外光を通過させてしまう。

このため書込時に光がブートストラップ回路のジャンク
ション容量に入射して、該ジャンクション容量に蓄積さ
れた電荷を漏洩させ、書込みに必要な高電圧が得られな
くするという問題を生じる。

この不都合を未然に防止するため、発振回路を内蔵して
書込み時に該容量を繰り返し充電し直すことが行なわれ
る。

しかしながら従来のこの種の発振回路は常に一定の周波
数で発振するので、入射光が弱い場合には必要以上に周
波数が高いことになり、逆に入射光が強い場合には周波
数が低すぎ、いずれの場合も不都合である。

即ち、発振回路のＨ（ハイ）、Ｌ（ロー）出力レベルは
書込可能期間とリセット（容量充電）期間に相当し、こ
れを交互に繰り返すことになるが、周波数が高すぎると
リセット期間の総和か長すぎてその分書込時間が制約さ
れ、逆に周波数が低すぎると容量充電が追いつかず充分
高い書込み電圧が得られなくなる。

いずれの場合にも書込効率が低下するので、入射光強度
に応じて発振周波数は書込効率を最大にする最適値に設
定される必要がある。

本発明はこれを実現するために、入射する外光の強さに
応じて蓄積電荷を減少するジャンクション容量と、該容
量の端子電圧を検出してその変化を急峻な波形に変換す
る第１の波形整形回路と、該波形整形回路の出力を一定
時間遅延させる遅延回路と、該遅延回路の出力を波形整
形すると共に位相反転する第２の波形整形回路と、該第
１の波形整形回路の入力と逆位相の該第２の波形整形回
路の出力を受け、前記容量をダイオード接続のＭＯＳト
ランジスタを介して充電する回路とを備えることを特徴
とするものであるが、以下図示の実施例を参照しながら
本発明の詳細な説明する。

第１図はＥＰＲＯＭに適用した本発明の一実施例で、Ｑ
ｌは発振周波数制御部を構成するＭＯＳトランジスタ、
Ｃ１はそのソース部分のジャンクション容量であり、こ
５へＥＰＲＯＭのパッケージに設けられた紫外線照射用
の窓から外光νが入射すると蓄積電荷の漏洩、延いては
該容量の端子電圧の低下が生じる。

１は容量Ｃ１の端子電圧検出機能を有する波形整形回路
、２はリセット期間を規定する遅延回路、３は出力段の
波形整形回路である。

入力段の波形整形回路１は、ＭＯＳ）ランジスタＱ２〜
Ｑ９からなり、トランジスタＱ２．Ｑ３およびＣ５，Ｃ
６はそれぞれインバータ回路を構成し、トランジスタＱ
４．Ｑ７は正帰還を行ない、これらで容量Ｃ１の電圧（
ノードＮの電圧）が緩やかな変化をするときこれを、あ
る値を閾値として急峻な変化をする電圧に変換する（イ
ンバータ２段であるから人、出力の位相は同相）波形整
形の機能をする。

これらの変換回路は、プログラム（書込）時にＨとなる
信号０８ＣＥによりトランジスタＱ８１Ｑ、がオンにな
ることで動作可能となる。

遅延回路２はＭＯ８ｔ−ランジスタＱ、、−Ｑ、５およ
び容量Ｃ２，Ｃ３からなり、トランジスタＱ１ｏ、Ｑ１
□およびＣ１３＋ Ｃ１４はそれぞれバッファ用のイン
バータを、またトランジスタＱ１２（Ｃ１５）と容量Ｃ
２（Ｃ３）は２段のＣＲ時定数回路を構成する。

波形整形回路３はＭＯＳトランジスタＣ１６〜Ｑ２□か
らなり、トランジスタ対（Ｃ１６、Ｃ１７） 、（Ｑｔ
ｓ 、Ｃ１９） 。

（Ｃ２０、Ｃ２１）は３段のインバータを構成し、遅延
回路２で鈍った波形を再び急峻な波形に変換する。

回路２，３には共通にＭＯＳトランジスタＣ２２が設け
られ、トランジスタＱ８．Ｑ９と同様に信号０８ＣＥで
制御される。

この信号０８ＣＥは読出時にはＬとなってトランジスタ
Ｑ３ ｓ Ｑｇ ＋ Ｃ２２をオフにし、回路１．２．
３を不動作にする。

トランジスタＱ８．Ｑ９．Ｑ２□をオンにした状態での
回路１，２．３は次のように動作する。

即ち、前述のように整形回路１は正帰還付きインバータ
回路を２段接続したものであるから、入力のなまった波
形を急峻に整形した同位相の波形を出力する。

遅延回路２はＣＲ時定数回路２段分の遅延を受けた同位
相の波形を出力し、そして整形回路３は３段のインバー
タからなるために位相反転機能を有し、遅延回路２の出
力を整形しかつ位相反転させた出力Ｘを生じる。

従って、整形回路１の入力から見れば整形回路３の出力
Ｘは逆位相でかつ所定の遅延時間を含む波形となる。

この出力Ｘは配線りを通してトランジスタＱ１に帰還し
、発振回路を構成する。

この発振回路の発振周波数は光νの強度、ジャンクショ
ンを流れるリーク電流の大きさ、及びジャンクション容
量Ｃ１等で定マるが、これらの要素は容量Ｃ１の電圧の
変化に集約される。

つまり、ジャンクションに光νが当って電荷がリークし
、その結果容量Ｃ１従って７−ドＮの電圧が低下して整
形回路１の初段のインバータが反転すれば、はゾ遅延回
路２の時定数で定まる所定時間後に整形回路３の出力Ｘ
がＨとなり、容量Ｃ１は今やオンになったトランジスタ
Ｑ、を通して充電される。

容量Ｃ１が充電されれば整形回路１の入力はＨになるの
で上記所定時間後に整形回路３の出力ＸはＬになり、ト
ランジスタＱ１がカットオフする。

この状態でノードＮはフローティング状態になり、以後
光νが入射しなければ、容量Ｃ１の電荷は殆んど放電し
ないので（図示のようにＱｌはダイオード接続され、Ｃ
１の放電電流に対しては逆極性になっている）発振動作
は停止状態となるが、光νが入射するとその強度に応じ
たスピードで容量Ｃ１の電荷が減少し、やがて所定値以
下になって整形回路１の入力段インバータが反転すると
整形回路３の出力Ｘは再びＨとなり容量Ｃ１を再度充電
する。

光νが入射する限り上述した発振動作が繰り返される。

この発振周波数は光νの強度が強いほど高く、弱くなる
に従い低くなる。

例えば室内光で５０〜１００μｓｅｃの発振周期に初期
設定すると、光が強い場合に発振周期を１０μｓｅｃ程
度に短縮し、逆に光が弱い場合には数１０ｍ５ｅｃとい
う長い周期に延ばすことが可能である。

この回路の出力Ｘは、例えば第２図に示すＦＲＯＭのフ
ートストラップ回路の制御に使用される。

この第２図でｌはＦＲＯＭのメモリセルに至る導線（ビ
ット線）であり、Ｖｐｐ は例えば２５Ｖという高いＦ
ＲＯＭ書込み用電源である。

Ｃ２０は電源ＶｐＩ）への導線ｌの切離を制御するトラ
ンジスタであり、そのゲートは２段のブートストラップ
回路により制御される。

Ｃ，、Ｃ，はそのブートストラップ回路の容量、Ｑ２５
〜Ｑ２８はトランジスタである。

Ｃ３０−Ｃ３１は該ブートストラップ回路の制御用のト
ランジスタであり、ＤＬは遅延回路、Ｔは前記の出力Ｘ
が入力される制御端子である。

この回路では端子Ｔの入力ＸがＨであるとトランジスタ
Ｑ３０はオンになり、容量Ｃ５は負荷トランジスタＱ２
５を通して電源ｖｐｐより図示極性に充電される。

また回路ＤＬによる遅延後トランジスタＱ３、がオンに
なり、容量Ｃ６もトランジスタＱ２６゜Ｑ２□を通して
電源ｖｐｐより図示極性に充電される。

トランジスタＱ２０はゲートにこの容量Ｃ６の電圧を受
けるが、トランジスタＱ３０ ＋ Ｃ３１がオンのとき
の容量Ｃ６の電圧ではトランジスタＱ２．はオフであり
、導線ｌは電源Ｖｌ）Ｉ）から切離されている。

次に端子Ｔの入力ＸがＬになると、トランジスタＱ３０
はオフになり、ノードＮ１の電位は上昇する。

トランジスタＱ２６のゲートはノードＮ１より容量Ｃ５
の電圧だけ高いからトランジスタＱ２６は完全オンにド
ライブされ、ノードＮ１の電位はトランジスタＱ２６の
閾値電圧ｖｔｈだけ下ることなくはゾ電源電圧Ｖｌ）ｐ
まで上昇する。

このノードＮ１の電位はトランジスタＱ２７を介してト
ランジスタＱ２９のゲートに入ってこれをオンにすると
共に容量Ｃ６を充電。

従って導線ｌの電位は上昇する。やがて遅延回路ＤＬを
介してトランジスタＱ３１のゲートにもＬレベルの信号
Ｘが入り、トランジスタＱ３１はオフになる。

そこでノードＮ２の電位は上昇し、トランジスタＱ２６
のゲート電位は容量ｃ６の電圧だけ該ノードＮ２の電位
より更に上昇し、この結果ノードＮ２ははゾ電源Ｖｐｐ
の電圧まで上昇し、トランジスタＱ２８．Ｑ２９のゲー
ト電圧はそれ以上に上昇しくこのときトランジスタＱ２
７はオフになる）、導線ｌの電位は電源ｖｐｐの電圧ま
で上昇する。

つまりブートストラップ動作が行なわれる訳である。

この導線１１のＨレベル、信号Ｘで言えばＬレベルのと
きＦＲＯＭの書込みが行なわれる。

つまりこの導線ｌの電圧はＦＲＯＭセルのソース、ドレ
イン間に高い電圧を加えてアバランシェブレークダウン
を生じさせ、そのとき生じたホットエレクトロンまたは
ホールをフローディングゲートに注入する。

読出しはやはりこの信号ｌを通して行なわれ、このとき
高圧電源ＶｐＩ）は不要であり、またこの電源Ｖｌ）Ｉ
）線には大きな漂遊容量が付着していて高速読出しに障
害を与えるので、導線ｌは電源Ｖｌ）Ｉ）から切離す必
要がある。

トランジスタＱ２．はこの接離を行なう。

ＦＲＯＭの書込みに用いられるこのブートストラップ回
路の容量Ｃ５，Ｃ６もジャンクション容量またはＭＯ８
容量などで構成されており、外光入射で電荷抜けを生じ
る。

例えば、ＦＲＯＭ（７）書込みには数１０ｍ５を要する
が、明るい所では容量Ｃ５，Ｃ６の電荷は１ｍＳ程度で
抜けてしまう。

従って反復充電を行なって容量Ｃ５，Ｃ６の電圧を保持
する必要があり、しかもその繰り返し充電の頻度は入射
外光の強さに応じたものが好ましい。

即ち繰り返し周波数を余りに高く選ぶと、既述のように
充電時はリセット状態つまり書込みのできない状態であ
るから書込みを阻害することになり、低くすれば容量Ｃ
５，Ｃ６の電圧を保持できない。

第１図の遅延回路２は上述した発振周期においてリセッ
ト規間つまりブートストラップ容量の充電期間を規定す
るもので、例えば２μｓｅｃ程度の遅延時間に設定され
る。

しかもこの遅延回路はＨからし、その逆のＬからＨでは
異なる遅延を与えるものである。

即ちＣＲ時定数回路の抵抗として用いられるトランジス
タＱ１２ ｒ Ｃ１５は本例ではデプレッション型とさ
れ、且つそのゲートをドレインまたはソースへ接続して
いる。

通常この種の遅延回路はトランジスタＱ１２ ＋ Ｑｌ
５のゲートを高電位電源ＶＤＤ側に接続するが、この
ようにするとＨからＬへ遷移するときもＬからＨへ遷移
するときも動作は同じであり、同一遅延時間を与える。

従って出力Ｘはデユーティ５０係の波形になるので、こ
れを第２図の回路へ適用すれば１周期内で書込み期間と
リセット期間とが等しくなる。

リセット（容量Ｃ５，Ｃ６の充電）も勿論必要であるが
これは短時間で良く、書込みを行なえる時間を可能な限
り延ばす方が妥当である。

第１図のようにトランジスタＱ１２のゲートをドレイン
つまり入力側に接続すると、該トランジスタの等価抵抗
は入力がＬからＨになる（トランジスタＱｌｌがオフに
なる）時に小さく、入力がＨからＬになる時に大きくな
る。

従って容量Ｃ２に対する充電時定数（Ｈ→Ｌのときの時
定数）は小さく、そして放電時定数（Ｌ−＋Ｈのときの
時定数）は大きくなる。

トランジスタＱ１５はそのゲートを逆にソース側つまり
出力側に接続しているが、これはインバータＱ１ｏ。

ＱｌｌとＣ１３１Ｃ１４が互いに逆動作するためである
。

このようにすれば互いに相殺することなく、遅延時間は
加算される。

本例の遅延回路２によればノ−ドＮにおけるＨからＬへ
の遷移が出力Ｘに伝播する（このとき勿論ＸはＨになる
）のを遅らせることができ、出力ＸのＨ１従ってノード
ＮのＨが出力Ｘに伝播される（このときＸはＬ）のは格
別遅延しないので、遅延回路２は発振出力ＸのＨ期間を
設定し、Ｌ期間はジャンクション容量Ｃ１の電荷抜けに
任せることができ、発振出力Ｘのデユーティも変化する
ので書込効率の向上を図ることができる。

また、この周波数及びデユーティの変化は、ブートスト
ラップ容量と同じように、光によって電荷がリークする
ジャンクション容量Ｃ１によって生ずるものであるから
、ブートストラップ容量に於ける電荷リークに対応した
周波数、デユーティを自動的に設定可能である。

すなわち、本実施例ではブートストラップ容量からの電
荷リークが多くなれば発振出力Ｘの周波数が高くなると
共に、発振出力のＬ期間が短くなりブートストラップ容
量からの電荷のリークが補償され、逆に電荷リークが小
さければ発振出力が低くなると共に、そのＬレベルの期
間が長くなるので単位時間内に於けるブートストラップ
容量の充電時間が短かくなり、過剰な充電時間がとられ
ることはない。

勿論遅延回路２に通常の回路を用いても、光νの強度に
応じて発振周波数を変化させることによる書込効率の改
善効果には格別影響はない。

以上述べたように本発明によれば、光の強度に応じて発
振周波数を変えることができるので、紫外線消去型のＥ
ＰＲＯＭのブートストラップ回路等に適用すれば外光が
入射する条件下でも常に書込効率を最適化できる利点が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はＦＲ
ＯＭの書込み回路の一部を示す回路図である。 図中、Ｃ１は外光が入射する容量、１，３は波形整形回
路、２は遅延回路、Ｌ、Ｑｔは容量Ｃ１の充電回路であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 入射する外光の強さに応じて蓄積電荷を減少するジ
   ャンクション容量と、該容量の端子電圧を検出してその
   変化を急峻な波形に変換する第１の波形整形回路と、該
   波形整形回路の出力を一定時間遅延させる遅延回路と、
   該遅延回路の出力を波形整形すると共に位相反転する第
   ２の波形整形回路と、該第１の波形整形回路の入力と逆
   位相の該第２の波形整形回路の出力を受け、前記容量を
   ダイオード接続のＭＯＳトランジスタを介して充電する
   回路とを備えることを特徴とする、入射外光の強弱によ
   り発振周波数を変える発振回路。 ２ 入射外光は紫外線消去型のＥ Ｐ ＲＯＭにおける
   紫外線照射窓を通して入射する外光であり、発振回路の
   出力端は該ＥＰＲＯＭのブートストラップ回路の容量の
   再充電制御回路の入力端に接続されたことを特徴とする
   特許請求の範囲第１項記載の発振回路。