JPS60684A - プログラマブルカ−トリツジメモリおよびカ−トリツジメモリにプログラムする方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 スにＩＫＩＬ、Ｓに１１１にはプログラマブルカートリ
ッジメモリおよびメモリにプログラムをストアする方法
に関する。

パーソナルコンピュータは、一般にブラダイン式のカー
トリッジに入れられたプログラムデータしている。ＦＸ
ＪＴ足のプログラムカートリッジをコンピュータのコン
ソールのコンセントに挿入するだケチプログラムライブ
ラリをコンピュータテ容易に実行で搾る。例えばアタリ
社のビデオカートリッジシステム（ＶＣＳ）は、数種の
ソフト供給会社よりカートリッジの形で入手できる多Ｏ
のビデオｒームデログラムを実行する。

従来プログラムはカートリッジ内の半ψ体チップ内（永
久的に記憶さｎているので、ユーザはライブラリ中のプ
ログラムの数に等しい多０のカートリッジを保管しなけ
ればならなく、又コンピュータ用カートリッジメモリの
販売店は、／ヤーンナルコンピュータのユーザーの欲求
の増加を満すためプログラムされたカートリッジの多１
３９の在ｆｉｔ品を維持しなければならない。

よって、本発明は、多数のプログラムのうちでコンピュ
ータユーザーが望む一つのプログラムを収容できるプロ
グラマブル又は杓デログラムｏｒ　（ｊｌｉなカートリ
ッジメモリに関する。従ってユーヤ１一は、カートリッ
ジの物理的に大きなコレクションを維持しないで、限ら
れた数のカート１１ツゾだ←１を保有し、これにｉｔし
いと思うプログラムを肖プログラムすればよい。町に販
売店は、プログラムされた、カートリッジを多斂在庫す
る必卯がなくなる。すなわち販売店は、利用用能な各プ
ログラムのマスターコピーとプログラムが入っていない
ブランクのプログラマプルカートリッジメモｌＪ欠保Ｗ
Ｌ，ておけばよい。従って、コンピュータσ）ユーザー
は、けしいと思うプログラムをブランクカートリッジの
一つにロードするか、自分の書プログラムｏＴｆｉヒな
カートリッジにほしいと思うフ０ロダラムをロードする
ことができる。

従って、本発明の目的は、再プログラムできるコンピュ
ータ用カートリッジメモリにある。

本発明の別の目的は、メモリカートリツ−）を多動在庫
することなしにプログラムライブラリーを維持する方法
にある。

本発明の別の目的は、カートリッジより半導体メモリチ
ップを取外すことなしにカートリッジメモリにプログラ
ムをストアするシステムにある。

本発明の更に別の目的は、メモリカー″トリツジｉｓ　
、１：　ヒデログラムシステムへのアクセスをｆｌ？＋
１　限スルだメのキーイングーロツク／アドレスｆ本す
るプログラミングシステムにある。

本発明の特もｌの一つによれば、コ／ビク．一タカート
リツジメモリにはストアさｎたプログラムデータおよび
インストラクションのアドレス指定および，υＣ出しに
ｌｉｎ　ＴＫ　（史用されるコネクタピンおよびカート
リッジメモリの（与プログラムを人才するビンが設けら
ｌする。このため、カートリッジから半導体メモリを物
理的に取外すことなしにカートリッジ内の半導体メモリ
にプログラム衾ストアできる。

本発明の別のＬｌ−ｆ’０１によれば、カートリッジメ
モリとプログラミングシステムは、協（Ｑしてメモリの
プログラミング全可能とするコードｙｔｗめるので、プ
ログラムライブラリへの許可されていないアセセスに対
する安全ロックを設けることができる。

本発明および上記目的と特徴は、以下の詳，ｊｌｌｌな
説明およびｌ侍許諾求の範囲を読．めばもつと在島に理
解されよう。

次に添附図面を参照すると、第１図は、パーソナルコン
ピュータ又は重子ビデオグームコンピュータシステムの
機能ブロック図である。このシステムは基本的にはマイ
クロデロセシングユニ久ト（ＭＵＰ）１０と、ディスプ
レイ１２と、データおよびプログラム用メモリ１４と、
入出力（１／ｌ））ポート１６とから成る。ＭＰＵＩＯ
は一般には、データ／プログラムカートリッジメモリ１
４を受入れて接続するコンセント金層するコンソールを
含む。ＭＰＵＩＯは、陰極線管すなわちビデメデイスデ
レイ１２と接続され、これを制例する。ビデオダームシ
ステムでは１１０ポート１６は、ノヨイスティックのよ
うな外部マニュアル制御装置にｇ続さｎる。

ｉｔ子ビデオゲームシステムおよびパーソナルコンピュ
ータシステムはいすｎも上述したように次第に増加する
プログラム又はビデオゲームのライブラリを実行する。

こｎまでコンピュータシステムは、ライブラリ中の各プ
ログラムごとに別々のカートリッジメモリを必要として
いた。史にコンピュータシステムの販売店は、増加する
多数のコンピュータユーザーの要求を満すため柚々のプ
ログラムを入扛たカー）　ＩＩツジの第０の在ｊ屯品を
維持しなければならなかった。

本発明によｎば、プログラマブル又は再プログラム可能
なカートリッジメモリがづ是供さｒしるので、コンピュ
ータンステム販売店はマプログラムライブラリと限らｒ
した数のブランクカートリッジメモリたけ全保肯してお
けばよい。第１図に示すように販売店は、カートリッジ
メモリ２０をマスタプログラムライブラリ２２に接続し
、要求さ７したプログラムをカートリッジメモリにロー
ドできる。

これとは別に再プログラム可能な（リデログラマプル）
カートリッジメモリを持っているコンピュータユーザー
は販売店にほしいと思うプログラム全自分が桿供する円
プログラムに可能なカートリッジメモリヘロードさせる
こともできる。史に半導体メモリは、カートリッジより
１１！外す必９ｐがない上にこのようなシステムでは、
ユーザーオ、量よび販売店の双方もコストおよびスペー
スを犬キ＜節約できる。

第３図は、本発明の一実ノイ１１例のカー１リツジメモ
リ、の機能ブロック図であり、キーイング−ロック／ア
ドレス回路２４は、ストアさ１したプログラムライブラ
リへのアクセスを制限するようプログラミングシステム
とプログラムライブラリとの曲をインターフェースする
。このロックは、プログラミング装置で識別さｎる同調
回路から枦（ｈ■するか、メモリが対応するアドレスコ
ードのｆヅ［定の絹合せから構成で穴る。一旦プログラ
ミングシヌテムがイネーブルさ扛ると、そのシステムは
ゾログラミングステアリング１１−Ｉ回路２６を通して
カートリッジのプログラミングを可能にする。次にプロ
グラマブルメモリ部品２８にプログラムがストアさｎる
かｎびプログラムがストアさ几る。

第４図は、アタリ社のＶＣＳに使用するよう設８ｔさｎ
た本発明に係る再プログラム可能なカートリッツメモリ
の一実施例の配線路図である。この実施１１／ｕではメ
モリは第１メモリバンク３０と第２メモリパンク３２か
ら成り、各メモリバンクは、ｇＫバイト（ｌバイトは３
ビツト）の記憶容ｉｋ有する２７６’を消去可能なプロ
グラマブルリードオンリメモリ（ＥＰＲＯＭ）半導体チ
ップのような古プロダラム可能な半導体メモリから成る
。こｆＬらコつのメモリは、アドレスバス３６とデータ
出力バス３８を介してプリント回路が−ドのエツジコネ
クタ３４と相互に接続される。コネクタ３４のターミナ
ル４０にはｇビットのデータバス３８が接続さｎ１アド
レスバス３８を介してコネクタ３４のターミナル４２に
は／３ｉ固のアドレスビット八〇〜ＡＩ２が豪伏さｆＬ
る。コネクタ３４は、メモリ３０と３２の各々のプログ
ラム（Ｐ　ＧＭ　）ターミナルに接続されたオペレーシ
ョンモードターミナル（Ｒ／Ｗ　）’（ｚも含む。各メ
モリｔｉｔ　、コネクタ３４のターミナルＶＰＰにｌＸ
ｅ？さ才ｔたプログラム￥圧（ｖｐｐ　）’１受けるタ
ーミナルをも有し、コネクタ３４は、コンピュータのコ
ンソールのソケットのコネクタ又はシステムのコネクタ
にｊｆＱ合してカートリッジメモリへプログラムをロー
ドする。

本実施例において、正常動作中はトランジスタ４４およ
び４６から成るトランジスタ２イツチ乞介シてメモリの
プログラムターミナルＶＰＰに作ｆｂ　ｉｉ　ＦＥ　ｖ
　ｃ　ｃが印加さｒｔル。正常１１ｉｂ作中Ｎ　Ｐ　Ｎ
　トラフジ２夕４４は導通するので、タイ、ｆｌ−ド４
８を介してメモリ３０．３２のＶＰＦ’ターミナルに箱
；圧ｖＣＣが印加される。プログラミングモード時には
ＮＰＮトランジスタ４４１ま、非導辿になり、ＰＮＰ　
）ランジスタ４６は導通するので、抵抗５０を介してタ
ーミナルＶＰＰはアースさ扛る。

従ってゾログラミングモード時は？５圧ｖｐｐｆまメモ
リ３０．３２の■ＰＰターミナルに印加され、抵抗５０
を介してアースさｎる。

第Ｓ図は、本発明に係る再プログラム可能メモリの別の
実施例全示し、ここではメモリ６０゜６１．６２および
６３０μつのメモリ／４ンクが設けらｎている。又各メ
モリはｇＫノぐイトの２７６りＥ　Ｐ　Ｒ，ＯＭチップ
等のプログラマブル半導体チップから成る。メモリ６０
〜６３は、エツジコネクタ６６に接続さｎている。デー
タノぐス６８ｆ介しコネクタ６６のターミナル７０には
、データ出力ラインが接続さｎ、アトｔ／スノぐスフ２
ケ介してコネクタ６６のターミナル７４にメモリ６０〜
６３のアドレスライレが接に−でさ几る。メモリのブロ
ックは、メモリパンクロ０〜６３のチップイネーブルＣ
Ｅ　Ｉｃ丁鯰に従さ几たターミナル７８（心よって選択
される。本例では、プログラミング′蹴圧ＶＰＰはメモ
リ６０〜６３の■ＰＰターミナルにＩｂ接後接続ｎ１メ
モリパンクロ０〜６３の各々のＰＧＭターミナルにはモ
ード制＋Ｍｌターミナル８０が接１Ｍされる。

本例では、ｑ５・ぜルトターミナルとアースターミプー
ルの１１４１にはコンデンサ８２が接続さ才１．ている
。

コンデンサ８２とメモリは時定数１ｒ有するｎＣ回路１
に構成し、この時定Ｖは、メモリのｔログラミングを可
能とする前のプログラミングシステムによって傅；別さ
ｆＬる。従って、許可さｔｌていないカートリッジメモ
リのプログラミングライブラリへのアクセスを防止で遮
る。

本発明に係る再プログラム可能なメモリｔｉｔ％帰属中
の米国持訂出顯第３ｇ７０３号に開示さｆしているカー
トリッジのような従来のカートリッジハウジング内に収
＞１できる。第６図は、前記米国Ｗ訂出ル１１に開示し
たカートリッジを示す叫祝１７１〒あシ、このカートリ
ッジ１００はハウジング部１０２とこｎに１茨合するカ
バー１０４とから成る。

ハウシング１０２内には、メモリ１０８ｉ含むｔｌ（子
Ｉす１路が取付けら几だプリ：／ト回路、！？−ド１（
）６が取付けられている。メモリ１０８と周辺回路は、
ハウジング１０２の前方の開口中を突出するプリント回
＞３　ｚ−ドのエツジ１１０上のコネクタケブｒしてコ
ンピュータコンソールにｆｆ；、　（ｉ、さ才りる。

本発明に係る丙プログラム可能なカートリッジは、販売
店およびコンピュータシステムのユーザーいずｎが使用
する場合でも１ノ、＋ｉ１通性と経隣性を与える。、」
ソ上で特定の実施例を参照してカートリッジについて説
明したが、この説明は単に本発明を例示するだめのもの
であり、本発明全限定するものではない。当菫者であ１
ば特許請求の範囲に限定さ几た本発明の範囲内で種々の
設計変更が可能であろう。

【図面の簡単な説明】

ｆｆ（７図（ｄ、ｔＪ？−ソナルコンピュータシステム
の牛；を能ブロック図、鴎、２図は本発明に係るカー）
　１ツゾメモリの再プログラミング法を示す４７１！１
１−ブロック図、第３図は、本発明の一実施例に係るカ
ートリッジメモリの欅能ブロック図、第４図は本発明に
係る再プログラム可能なカートリッジメモＩＪの一実施
例を示す配線路図、第５図は、本発明に係ル内プログラ
ムｊｌｉＪ能なカートリッジメモリの別の実施例を示す
配線路図、側６じ′（１は、不発Ｈりの一実施例に従う
コンピュータメモリカートリッジの斜視図である。 １１０・・・マイクロデロセツシングコーニニノト、１
２・・・ディスプレイ、１４・・・メモＩＩ、ｌ（＋・
・・入１１１ｊｉ　ｙＪ？　−）　、２４・・・ホーイ
ングロック回路、３０゜３２・・・メモｌＪ、３４・・
・エツジコネクタ。 特許庁長官　殿 １斗１ １、事件の表示　昭和５９年特許願第５０゛・７７８号
３、補正をする者 事件との関係　出願人 名　称　ロモソクス　インコーボレーテソド４、代理人 図面の浄ｒ）（内容に変更なし）。 −、ｉＱ３−

Claims (1)

1. 【特許請求の範囲】 （１１プログラムストアのためプラグイン式カートリッ
   ジメモリを使用するコンピュータシステムと共に使用す
   るプログラマブルメモリにおいて、カートリッジハウジ
   ングと、 前記ハウジング内に支持、さｎたプログラマブル半導体
   メモリ回路と、 前記コンピュータシステム内の前記プログラマブル手入
   り体メモリ回路を相互接続するためのコネクタ手段とが
   ら成シ、該コネクタ手段は前記プログラマブルメモリ回
   路のアドレス指冗ヲするアドレスバスターミナル手段と
   ５ｎＮＱプログラマブルメモリ回路にリードおよびライ
   トモード信号を印加するためのオペレーションモードタ
   ーミナル手段と、ライトモード時に前ロピフログラマブ
   ル半ジ１体メモリＩ！ｊｌ路にプログラミング電圧を印
   加するためのプログラム中圧ターミナル手段とからｈｙ
   るプログラマブルメモリ。 （２）　オペレーティングモード時に前記プログラマブ
   ルメモリ回路にオペレーティングＴ５．圧街団加するた
   めのオペレーティング重圧ターミナル手段を史に含む特
   許請求の１ｌｉｉ＋囲第Ｈｘｒｉ　ｔｔ＋；載のプログ
   ラマグルメモリ。 （３１前記プログラマブル半導体メモリは仇社の半導体
   チップから成シ、前記チップの各々はイネーブル端子を
   含み、前記コネクタ手段は前１１シ半薄体メモリチッグ
   のうちの一つ’ｃ　ｓＮ択的にイネーブルするためのメ
   モリセレクトターミプル十段ケ含む特許請求の範囲第（
   １）項記載のプログラマグルメモリ。 （４）　前記プログラマブル半導体メモリは自プログラ
   ム可能である特許請求の範囲第１１１珀記巾Ｖのプログ
   ラマグルメモリ。 （５）前記プログラマブル半導体メモリはＥＦＲＯＭか
   ら成る特許請求の範囲１ｉｒＧ＋４１珀記載のプログラ
   マ１ルメモリ。 ｆ６１　７’ログラミングメモリ全イネーブルするため
   のキーイングロッキング回路を更に含む特許請求の１ｌ
   ｌｊＪ囲第（鳳）項記載のプログラマブルメモリ。 （７）　前￥１シキーイングロッキングｌ！：！１路は
   ＲＣｕ路から成る特許請求の範囲第（６）項記載のプロ
   グラマブルメモリ。 （８１コンピュータコンソールと、庄ｌコネクタソケッ
   トと、前記第１コネクタソケツトに嵌合するグラゲイン
   式カートリッジを有し、グログラムストアのためプラグ
   イン式カートリッジメモリヲ使つコンピュータシステム
   に使用する複数のプログラムのうちの一つ全力える方法
   において、 イソ数のプログラム金倉むマスタプログラムライブラリ
   を設け、 前ｉ己第１コネクタソケットに９容するコネクタを有す
   るプログラマブルカートリッジメモリを設け、 前記プログラマブルカートリッジ手段と前記マスタプロ
   グラムライブラリと相互接続するための第コソケツ上手
   段を設け、 前記複幻のプログラムのうちのｈＩ前記の一つケ前記プ
   ログラマブルカートリッジメモリＫ　ｏ　＝ドする方法
   。 （９）　プログラマブルカートリッジメモリにキーイン
   グロッキング回路を設け、 前記キーイングロッキング回路の識別時に前記杼数のプ
   ログラムのうちの一つをロードすることをイネーブルす
   ることを含む／侍許請求の１也囲第１８）頂ｈ［シ載の
   方法。 （ＩＩ　コンピュータシステム内で使用するメモリシて
   プログラムをロードするシステムにおいて、カートリッ
   ジハウジングと該ハウシング内に支持されたプログラマ
   ブル半導体メモリ回路と前ｕ１２コンピュータシステム
   内の＠配プログラマブル半２．９体メモリ１す１路を相
   互接続するコネクタ手段（該コネクタ手段は、前記プロ
   グラマブル半２５体メモリ回路のアドレス（ｉ定をする
   ためのアドレスバスターミナル平膜とＡｉｌ記７″ログ
   ラマプル半専体メモリ回路にリードおよびライトモード
   信号を印加するためのオペレーションモードターミナル
   手段とライトモード時に前記プログラマブル半導体メモ
   リ回路にゾログラミング′…′圧を印加するためのプロ
   グラム電圧ターミナル手段金倉む。）とから成るプログ
   ラマグルメモリと、 プログラマブルライブラリと、 前記プログラマブルメモリの前記コネクタ手段を受ける
   コネクタ手８′！を含み前記プログラマブル半導体メモ
   リ回路に前記ライブラリのプログラムをロードするため
   の手段とから５にるシステム。 引）　前記プログラマグル半導体メモリが複数の半ψ５
   体チップから成り、該チップの各々はイネーブルターミ
   ナルを有し、前記コネクタ手段は前記手入ｃ４体メモリ
   チップのうちの一つｆ　７７！択的にイネーブルするた
   めのメモリセレクトターミナル手段を含む特許請求の範
   囲第（ＩＱ項記載のシステム。 ０ｚ　前記プログラマブル半導体メモリは再プログラム
   ６Ｊ能である特許請求の１１・１３１囲第＋ＩＴＩ　ｒ
   ＝記載のシステム。 ｔＪ３　前Ｎｅプログラマグルメモリはゾログラミング
   システム全イネーブルするためのキーイングロッキング
   回路金１！に含む特ｄ′ｒ請求の付）曲用１１１珀記載
   のシステム。 Ｉ　前記キーイングロッキング回路はＲＣ＋９１路から
   成る特許請求の範囲第ｔ１３１Ｊ目記載のシステム。