JPS59155185A - 半導体レ−ザ素子 - Google Patents
半導体レ−ザ素子Info
- Publication number
- JPS59155185A JPS59155185A JP2899783A JP2899783A JPS59155185A JP S59155185 A JPS59155185 A JP S59155185A JP 2899783 A JP2899783 A JP 2899783A JP 2899783 A JP2899783 A JP 2899783A JP S59155185 A JPS59155185 A JP S59155185A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- buried
- type inp
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は光通信方式の光源として用いられる高効率でモ
ード制御性の艮好な半導体レーザ素子に関するものであ
る。
ード制御性の艮好な半導体レーザ素子に関するものであ
る。
１４従来技術］１
ｐ狽ＩｎＰ基板を用いた埋め込与形半導体レーザは製作
工程が簡単であることと、電極形成が容易であることお
よび高出力が可能であることなどの特長を有している。
工程が簡単であることと、電極形成が容易であることお
よび高出力が可能であることなどの特長を有している。
この点については、すでにこの発明の出願人がｌ与開昭
５７−２５９０号、特開昭５７−２０６０８２号公報な
どに記載の発明で明確にしたところである。
５７−２５９０号、特開昭５７−２０６０８２号公報な
どに記載の発明で明確にしたところである。
従来のｐ型ＩｎＰ ＝板の半導体レーザの例の断面図を
第１図に示し説明すると、この第１図（ａ）において、
１はｐ型ＩｎＰ基板（゛以下、基板と略称する）、２は
ｐ２’ｕＩｎＰクラッド層、３はＩｎＧａＡｓＰ活性層
（以下、活性層と略称する〕、 ４はｎ型ＩｎＰクラッ
ド層、５はｎ型ＩｎＰ埋め込み層、６はｐ型ＩｎＰ埋め
込み層、７はｎ側電極、８はｐ側電極である。そして、
ｎ型ＩｎＰ埋め込み層５とｐ型ＩｎＰ埋め込み層６によ
り電流通路制限のためのＰＮ接合９を埋め込み層内に形
成している。ここで、活性層３０幅を狭くすれば、半導
体レーザ９しきい電流値を低くできることがら、基板と
してメサエッチング形状が逆台形となるような結晶方位
のＩｎＰ基板を用い、活性層３を逆台形のメサエッチン
グ形状の幅の狭い下底近くに設けである。このとき活性
ノ裔３は埋め込み層内のＰＮ接合９の位置よυ下にあり
、活性層３はｎ型ＩｎＰ埋め込み層５で埋め込まれた構
造となる。
第１図に示し説明すると、この第１図（ａ）において、
１はｐ型ＩｎＰ基板（゛以下、基板と略称する）、２は
ｐ２’ｕＩｎＰクラッド層、３はＩｎＧａＡｓＰ活性層
（以下、活性層と略称する〕、 ４はｎ型ＩｎＰクラッ
ド層、５はｎ型ＩｎＰ埋め込み層、６はｐ型ＩｎＰ埋め
込み層、７はｎ側電極、８はｐ側電極である。そして、
ｎ型ＩｎＰ埋め込み層５とｐ型ＩｎＰ埋め込み層６によ
り電流通路制限のためのＰＮ接合９を埋め込み層内に形
成している。ここで、活性層３０幅を狭くすれば、半導
体レーザ９しきい電流値を低くできることがら、基板と
してメサエッチング形状が逆台形となるような結晶方位
のＩｎＰ基板を用い、活性層３を逆台形のメサエッチン
グ形状の幅の狭い下底近くに設けである。このとき活性
ノ裔３は埋め込み層内のＰＮ接合９の位置よυ下にあり
、活性層３はｎ型ＩｎＰ埋め込み層５で埋め込まれた構
造となる。
なお、仁のようなＩｎＰ−ＩｎＧａＡｓＰ系の半導体レ
ーザにおいては、ｎ型ＩｎＰの移動歴がｐ型Ｉ ｉｌＰ
の移動度に比べて２桁程度大きいためキャリア濃度が同
じでもｎ型ＩｎＰの抵抗率はｐ型ＩｎＰに比べて２桁稈
度小さくなる。なお、この第１図（ａ）において、１０
は発光に寄与する電流の流れる経路を示し、１１はもれ
電流の流れる経路を示す。
ーザにおいては、ｎ型ＩｎＰの移動歴がｐ型Ｉ ｉｌＰ
の移動度に比べて２桁程度大きいためキャリア濃度が同
じでもｎ型ＩｎＰの抵抗率はｐ型ＩｎＰに比べて２桁稈
度小さくなる。なお、この第１図（ａ）において、１０
は発光に寄与する電流の流れる経路を示し、１１はもれ
電流の流れる経路を示す。
このような構造の半導体レーザを発光させるために活性
層３に順バイアス電流が流れるようにｎ側１！極Ｔとｐ
側電極８との間に電圧を印加した場合には、ＰＮ接合９
に逆方向のバイアス電圧が印加され、埋め込み層に電流
が流れることを防止できるので、比較的低いしきい電流
値で半導体レーザを動作させることができる。
層３に順バイアス電流が流れるようにｎ側１！極Ｔとｐ
側電極８との間に電圧を印加した場合には、ＰＮ接合９
に逆方向のバイアス電圧が印加され、埋め込み層に電流
が流れることを防止できるので、比較的低いしきい電流
値で半導体レーザを動作させることができる。
しかしながら、このような構造の半導体レーザにおいて
は、発光に寄与する電流が経路１０で示すようにｐ２１
１１ｎＰクラッドＪ′ｇＪ２、活性層３、ｎＷＩｎＰク
ラッド層４を流れる他に、埋め込み層内のＰＮ接合９の
位置が活性層３より高い位置にあるため、もれ電流が経
路１１で示すように抵抗室の低いｎ型ＩｎＰ埋め込み層
５、ｎ型ＩｎＰクラッド層４を流れる。特に、印加電圧
が基板１とｎ型ＩｎＰ埋め込みＮｌｌ５とで形成される
ＰＮ接合９の順方向立上り電圧以上になると、先に述べ
たようにｎｆｆ１ＩｎＰ埋め込み増５の抵抗率がｐｍＩ
ｎＰクラッド層２に比べて低いため経路１１流れるもれ
電流が極めて大きくなる。
は、発光に寄与する電流が経路１０で示すようにｐ２１
１１ｎＰクラッドＪ′ｇＪ２、活性層３、ｎＷＩｎＰク
ラッド層４を流れる他に、埋め込み層内のＰＮ接合９の
位置が活性層３より高い位置にあるため、もれ電流が経
路１１で示すように抵抗室の低いｎ型ＩｎＰ埋め込み層
５、ｎ型ＩｎＰクラッド層４を流れる。特に、印加電圧
が基板１とｎ型ＩｎＰ埋め込みＮｌｌ５とで形成される
ＰＮ接合９の順方向立上り電圧以上になると、先に述べ
たようにｎｆｆ１ＩｎＰ埋め込み増５の抵抗率がｐｍＩ
ｎＰクラッド層２に比べて低いため経路１１流れるもれ
電流が極めて大きくなる。
その結果、この第１図（ａ）に示すｐ型ＩｎＰ基板１の
半導体レーザでは微分量子効率を向上することができず
、しきい電流値の低下に限界があり、高出力の半導体レ
ーザを実現することが困難であった。
半導体レーザでは微分量子効率を向上することができず
、しきい電流値の低下に限界があり、高出力の半導体レ
ーザを実現することが困難であった。
このような問題を解決するため、第１図（ｂ）（％開昭
５７−２０６０８２号公報第２図参照）に示すような構
造のｐ型ＩｎＰ基板の半導体レーザが提案された。
５７−２０６０８２号公報第２図参照）に示すような構
造のｐ型ＩｎＰ基板の半導体レーザが提案された。
この第１図（ｂ）に示す断面図においては、ｐ型半導体
基板上にｐ型半導体クラッド層、半導体活性層およびｎ
型半導体クラッド層がこの順序で配置されている。そし
て、これらのクラッド層と活性層を埋め込むように形成
された埋め込みＪ＠を有する半導体レーザにおいて、上
記坤め込みＪ＠はｐ型半導体基板上にｎ型半導体埋め込
み層およびｐ型半導体埋め込み層がこの順序で配置され
てなり、埋め込み層内のＰＮ接合の位置が活性層より低
く、その活性層がｐＮ半導体埋め込み層で埋め込まれて
おり、このｐｗ手導体埋め込み層の抵抗率がｎ型半導体
埋め込み層よシ高いことを特長とする。
基板上にｐ型半導体クラッド層、半導体活性層およびｎ
型半導体クラッド層がこの順序で配置されている。そし
て、これらのクラッド層と活性層を埋め込むように形成
された埋め込みＪ＠を有する半導体レーザにおいて、上
記坤め込みＪ＠はｐ型半導体基板上にｎ型半導体埋め込
み層およびｐ型半導体埋め込み層がこの順序で配置され
てなり、埋め込み層内のＰＮ接合の位置が活性層より低
く、その活性層がｐＮ半導体埋め込み層で埋め込まれて
おり、このｐｗ手導体埋め込み層の抵抗率がｎ型半導体
埋め込み層よシ高いことを特長とする。
この第１図（ｂ）において第１図（ａ）と同一符号のも
のは相当部分を示し、１２はもれ電流の流れる経路を示
す。第１図（ａ）に示す構造のものと特に異なる点は、
埋め込み層内のＰＮ接合９の位置が活性層３よシ低ぐ活
性層３が高抵抗率のｐ型ＩｎＰ埋め込み層６によって埋
め込まれている点である。
のは相当部分を示し、１２はもれ電流の流れる経路を示
す。第１図（ａ）に示す構造のものと特に異なる点は、
埋め込み層内のＰＮ接合９の位置が活性層３よシ低ぐ活
性層３が高抵抗率のｐ型ＩｎＰ埋め込み層６によって埋
め込まれている点である。
このような構造の半導体レーザ素子において、ｎ側電極
７とｐ４ＡＩＪ電極８との間に発光のための電圧を印加
した場合には、発光に寄与する電流が１０に示す経路で
ｐ型ＩｎＰクラッド層２、活性層３、ｎｆｆ１ＩｎＰク
ラッド層４を流れ、もれ電流は電流通路制限用のＰＮ接
合９に逆バイアス電圧がかかつているためｐ堡ＪｎＰク
ラッド層２と高抵抗率のｐ型ＩｎＰ埋め込み油６を経由
してｎ型ＩｎＰり２ツドｊｔｊＪ ４を通る経路１２で
流れる。そして、この第１図（ｂ）においては、もれ電
流の経路にｎｆＪ−ＩｎＰ埋め込−＋Ｍ＋４より抵抗率
の高いｐ型ＩｎＰ埋め込み層６が設けられているため、
もれ電流を第１図（ａ）の場合に比べて格段に小さくす
ることができ、経路１０を流れる発光に寄与する電流を
大きくすることができる。
７とｐ４ＡＩＪ電極８との間に発光のための電圧を印加
した場合には、発光に寄与する電流が１０に示す経路で
ｐ型ＩｎＰクラッド層２、活性層３、ｎｆｆ１ＩｎＰク
ラッド層４を流れ、もれ電流は電流通路制限用のＰＮ接
合９に逆バイアス電圧がかかつているためｐ堡ＪｎＰク
ラッド層２と高抵抗率のｐ型ＩｎＰ埋め込み油６を経由
してｎ型ＩｎＰり２ツドｊｔｊＪ ４を通る経路１２で
流れる。そして、この第１図（ｂ）においては、もれ電
流の経路にｎｆＪ−ＩｎＰ埋め込−＋Ｍ＋４より抵抗率
の高いｐ型ＩｎＰ埋め込み層６が設けられているため、
もれ電流を第１図（ａ）の場合に比べて格段に小さくす
ることができ、経路１０を流れる発光に寄与する電流を
大きくすることができる。
その結果、この第１図（ｂ）に示す構造のｐ型ＩｎＰ基
板の半導体レーザでは高い微分量子効率を得ることがで
き、また、しきい電流値を低くすることができ、高出力
の半導体レーザを実現することができる。
板の半導体レーザでは高い微分量子効率を得ることがで
き、また、しきい電流値を低くすることができ、高出力
の半導体レーザを実現することができる。
しかしながら、この第１図（ｂ）に示すような構造を有
する半導体レーザ素子においては、次のような欠点を有
していることが明らかである。
する半導体レーザ素子においては、次のような欠点を有
していることが明らかである。
つ貰り、活性層３の下部にｎ型ＩｎＰ埋め込み層５が位
置するため、ｐｕＩｎＰクラッド層２゜活性層３．ｎ型
ＩｎＰクラッド層４の結晶層からなる逆メサ形構造の底
面から活性層３までの距ｇ「が大きく、このような逆メ
サ構造を採用するかぎり、活性層３の幅は広くなってし
まう。この点、−第１図（ａ）に示す構造の方が活性層
３０幅は狭くすることができる。
置するため、ｐｕＩｎＰクラッド層２゜活性層３．ｎ型
ＩｎＰクラッド層４の結晶層からなる逆メサ形構造の底
面から活性層３までの距ｇ「が大きく、このような逆メ
サ構造を採用するかぎり、活性層３の幅は広くなってし
まう。この点、−第１図（ａ）に示す構造の方が活性層
３０幅は狭くすることができる。
そして、この第１図（ｂ）に示す構造で、無理に活性層
３の幅を狭くすれば、逆メサ構造の底面の幅がきわめて
小さくなり、洗浄中や結晶成長中におれてしまうという
欠点がある。
３の幅を狭くすれば、逆メサ構造の底面の幅がきわめて
小さくなり、洗浄中や結晶成長中におれてしまうという
欠点がある。
また、このような逆メサ構造でなく、両側の壁を垂直に
形成する方法も考えられるが、その形成が困難であ夛、
また、埋め込み層の成長も難しい。
形成する方法も考えられるが、その形成が困難であ夛、
また、埋め込み層の成長も難しい。
そして、活性層３の幅が広いということは、発振しきい
値の上昇の原因となり、また発振の横モードが高次にな
る原因ともなる。そこで、元通信用光源としては、発振
しきい値がひくく、また、横モードは基本モードで発振
していることが望ましいわけで、この意味からすると、
第１図（ｂ）に示す構造の半導体レーザ素子は、注入さ
れた電流の有効利用という点では優れているものの、基
本横モード発振という点で問題があった。
値の上昇の原因となり、また発振の横モードが高次にな
る原因ともなる。そこで、元通信用光源としては、発振
しきい値がひくく、また、横モードは基本モードで発振
していることが望ましいわけで、この意味からすると、
第１図（ｂ）に示す構造の半導体レーザ素子は、注入さ
れた電流の有効利用という点では優れているものの、基
本横モード発振という点で問題があった。
一方、第１図（ａ）に示す構造の半導体レーザ素子は、
活性層の幅は小さく、また、基本横モード発振はできる
ものの注入された電流がもれ、微分量子効率は小さくな
る。
活性層の幅は小さく、また、基本横モード発振はできる
ものの注入された電流がもれ、微分量子効率は小さくな
る。
本発明は以上の点に鑑み、このような問題を解決すると
ともにかかる欠点を除去すべくなされたもので、その目
的は基本横モード発振を行い、かつｐ型基板埋め込みレ
ーザの高効率で高出力動作を行うことができる半導体レ
ーザ素子を提供することにある。
ともにかかる欠点を除去すべくなされたもので、その目
的は基本横モード発振を行い、かつｐ型基板埋め込みレ
ーザの高効率で高出力動作を行うことができる半導体レ
ーザ素子を提供することにある。
このような目的を達成するため、本発明はｐ型のＩｎＰ
基板上にｐｍ半導体クラッド層、半導体活性層およびｎ
型半導体クラッド層がこの順序で配置されてお９、これ
らのクラッド層と活性層を埋め込むように形成された埋
め込み層を有する半導体レーザにおいて、上記活性層は
その光導波方向に垂直な断面が三日月形（クレツセント
形）または平凸形に形成されてなり、この活性層を含む
ダブルへテロ構造により形成されるストライブ状のメサ
構造の両側に接してこれを埋め込み、電流の挟挿と光導
波路形成の機能を有するＩｎＰ またはＩｎＧａＡｓ
Ｐからなる埋め込み層を構成する多層構造結晶中のｎ型
ＩｎＰ層が上記メサ構造中の活性層の端部より下方に位
置するようにしたものである。
基板上にｐｍ半導体クラッド層、半導体活性層およびｎ
型半導体クラッド層がこの順序で配置されてお９、これ
らのクラッド層と活性層を埋め込むように形成された埋
め込み層を有する半導体レーザにおいて、上記活性層は
その光導波方向に垂直な断面が三日月形（クレツセント
形）または平凸形に形成されてなり、この活性層を含む
ダブルへテロ構造により形成されるストライブ状のメサ
構造の両側に接してこれを埋め込み、電流の挟挿と光導
波路形成の機能を有するＩｎＰ またはＩｎＧａＡｓ
Ｐからなる埋め込み層を構成する多層構造結晶中のｎ型
ＩｎＰ層が上記メサ構造中の活性層の端部より下方に位
置するようにしたものである。
し災施例Ｊ
以下、図面に基づき本発明の実施例を詳細に説明する。
第２図は本発明による半導体レーザ素子の一実施例の構
造を示す断面図である。
造を示す断面図である。
この第２図において第１図と同一符号のものは和尚部分
を示し、第１図と異なる点は、従来平坦な結晶よりなっ
ていた活性層３が光の導波される方向に垂直な断面にお
いて、いわゆる三日月形（クレツセント形〕の形状をな
していることである。
を示し、第１図と異なる点は、従来平坦な結晶よりなっ
ていた活性層３が光の導波される方向に垂直な断面にお
いて、いわゆる三日月形（クレツセント形〕の形状をな
していることである。
そして、この活性）ｆｉＩ３ヲこのように、クレッセン
ト形にすることにＸＶ、Ｓ人される屈折率分布によりレ
ーザ発振の横モードが基本モードに制御されることは広
く一般によく知られている。しかも、活性層３と埋め込
み層中のｎ形ｉｎＰ埋め込み層５との位置関係は第１図
（ｂ）の条件をみたし、注入電流の有効利用も実現され
ている。すなわち、この活性層３を含むダブルへテロ構
造により形成されるストライプ状のメサ構造の両側に接
してこれを埋め込み、電流の挟挿と光導波路形成の機能
を有するＩｎＰまたはＩｎＧａＡｓＰからなる埋め込み
層を構成する多層構造結晶中のｎ型ＩｎＰ層（ｎ型Ｉｎ
Ｐ埋め込み層）５がメサ構造中の活性層３の端部より下
方に位置するように構成されている。
ト形にすることにＸＶ、Ｓ人される屈折率分布によりレ
ーザ発振の横モードが基本モードに制御されることは広
く一般によく知られている。しかも、活性層３と埋め込
み層中のｎ形ｉｎＰ埋め込み層５との位置関係は第１図
（ｂ）の条件をみたし、注入電流の有効利用も実現され
ている。すなわち、この活性層３を含むダブルへテロ構
造により形成されるストライプ状のメサ構造の両側に接
してこれを埋め込み、電流の挟挿と光導波路形成の機能
を有するＩｎＰまたはＩｎＧａＡｓＰからなる埋め込み
層を構成する多層構造結晶中のｎ型ＩｎＰ層（ｎ型Ｉｎ
Ｐ埋め込み層）５がメサ構造中の活性層３の端部より下
方に位置するように構成されている。
第３図は本発明による半導体レーザ素子の製作工程を示
す説明図である。この第３図において第２区と同一符号
のものは相当部分を示し、１３は基板１上に形成された
溝を示す。
す説明図である。この第３図において第２区と同一符号
のものは相当部分を示し、１３は基板１上に形成された
溝を示す。
この工程について説明すると、まず、（ａ）に示すよう
に、（１００）の結晶面を有するｐ型ＩｎＰ基板１に＜
１１０＞方向に沿って溝１３を形成する。
に、（１００）の結晶面を有するｐ型ＩｎＰ基板１に＜
１１０＞方向に沿って溝１３を形成する。
このようにして得た基板１上に（ｂ）に示すように、ｐ
型ＩｎＰり２ラド層２．活性層３．ｎ型ＩｎＰクラッド
層４を形成する。つぎに、その後（ｃ）に示すように、
最初に形成した溝１３と同位置に逆メサ構造を得、これ
に埋め込み成長をほどこす。そして、その後、（ｄ）に
示すように、ｎ型電極７およびｐ型電極８の形成を行っ
て完成する。
型ＩｎＰり２ラド層２．活性層３．ｎ型ＩｎＰクラッド
層４を形成する。つぎに、その後（ｃ）に示すように、
最初に形成した溝１３と同位置に逆メサ構造を得、これ
に埋め込み成長をほどこす。そして、その後、（ｄ）に
示すように、ｎ型電極７およびｐ型電極８の形成を行っ
て完成する。
この製造方法について詳記すれば、まず、（１００）の
結晶面を有するｐ型ＩｎＰ基板１の全面にＲＦスハッタ
リング法によシ厚さ１５００Ｘの ５ｉＯｚ膜を形成し
、そして、通常の７オトリングラフイ技術を用いて結晶
軸（１１０）に沿って幅４，５μｍのストライプ状の窓
をあける。
結晶面を有するｐ型ＩｎＰ基板１の全面にＲＦスハッタ
リング法によシ厚さ１５００Ｘの ５ｉＯｚ膜を形成し
、そして、通常の７オトリングラフイ技術を用いて結晶
軸（１１０）に沿って幅４，５μｍのストライプ状の窓
をあける。
つぎに、濃度２ヂのＢｒ２−メタノール溶液を用い、上
記窓の内側で露出しているＩＭＦ結晶に深さ約３μｍＫ
達する海１３を形成する。
記窓の内側で露出しているＩＭＦ結晶に深さ約３μｍＫ
達する海１３を形成する。
そして、この後、５ｉｎ２膜をと９さり、Ｚｎを不純物
として所定・のキャリア濃度（例えば５×１０１７ｃｍ
＝ ） の１）２１１ｎＰり２ラド層２を液相エピ
タキシャル成長法で所定の厚さく例えば平坦部で２μｍ
）に形成し、このｐ型ＩｎＰクシッド層２上に更にＩ
ｎ １−ＸＧａｘＡｓ １−ｙ ＰＶ活性層３を所定の
発振波長でＩｎＰに格子整合する組成（発振波長が１．
３μｍ 、 ｘ＝ ０．３ 、 ｙ＝ Ｏ−４）で所
定の厚さく例えは平坦部で０．１μｍ）に液晶エピタキ
シャル成長させ、この活性／１上にＳｎ ’ｃ不純物と
し所定のキャリア濃度（例えは１ ｘ １０ ｃｍ
”）のｎ型１ｎＰクラッド層４を液相エピタキシャル成
長法で所定の厚さく例えは平坦部で３μｍ）に形成する
。
として所定・のキャリア濃度（例えば５×１０１７ｃｍ
＝ ） の１）２１１ｎＰり２ラド層２を液相エピ
タキシャル成長法で所定の厚さく例えば平坦部で２μｍ
）に形成し、このｐ型ＩｎＰクシッド層２上に更にＩ
ｎ １−ＸＧａｘＡｓ １−ｙ ＰＶ活性層３を所定の
発振波長でＩｎＰに格子整合する組成（発振波長が１．
３μｍ 、 ｘ＝ ０．３ 、 ｙ＝ Ｏ−４）で所
定の厚さく例えは平坦部で０．１μｍ）に液晶エピタキ
シャル成長させ、この活性／１上にＳｎ ’ｃ不純物と
し所定のキャリア濃度（例えは１ ｘ １０ ｃｍ
”）のｎ型１ｎＰクラッド層４を液相エピタキシャル成
長法で所定の厚さく例えは平坦部で３μｍ）に形成する
。
このとき、予め形成した溝１３の内部での結晶成長状態
は第３図に示すようになシフレラセン形の活性層が得ら
れるのを確認した。
は第３図に示すようになシフレラセン形の活性層が得ら
れるのを確認した。
その後、ｎ型１ｎＰクラッド層４の上のストライプ形成
用パターン位置に幅７μｍの５ｔ（ｈストライプを形成
し、この５ｉＯｚ をマスクにして液晶エピタキシャル
成長Ｍを＜、１１０＞方向に平行な帯状領域に残して基
板１に達するまでメサエッチングする。その後、５ｉＯ
ｚ上にはＩｎＰが液晶エピタキシャル成長されないこと
をオＵ用してメサエッチングされた部分に埋め込み層を
形成する。
用パターン位置に幅７μｍの５ｔ（ｈストライプを形成
し、この５ｉＯｚ をマスクにして液晶エピタキシャル
成長Ｍを＜、１１０＞方向に平行な帯状領域に残して基
板１に達するまでメサエッチングする。その後、５ｉＯ
ｚ上にはＩｎＰが液晶エピタキシャル成長されないこと
をオＵ用してメサエッチングされた部分に埋め込み層を
形成する。
すなわち、所定のキャリア濃度（例えば５×１０１７ｃ
ｎ１−３）のｎ型ＩｎＰ埋め込み層５が活性層３より低
い位置になるようにメサエッチングされ之部分に十分薄
く液相エピタキシャル成長させ、次いでこのｎ型ＩｎＰ
埋め込み層５の上にｎ型ＩｎＰ埋め込み層より抵抗率が
高くなるような所定のキャリア濃度（例えば５ ｘ １
０１７ｃｍ−３）のｐ型ＩｎＰ埋め込み層６’（ｉ＝液
相エピタキシャル成長させる。このときＳｉＯ２上には
ＩｎＰが液相エピタキシャル成長されないので、メサエ
ッチングされた部分にのみＩｎＰが形成され、帯状のｐ
型ＩｎＰクラッド層２、活性層３、ｎ型ＩｎＰり２ラド
層４がｎ壓ＩｎＰ埋め込み層５およびｐ型ＩｎＰ埋め込
み層６で埋め込まれる。その後５ｉＯｚを除去しｎ壓Ｉ
ｎＰクラッドＮ４およびｐ型ＩｎＰ埋め込み層６０表面
にＡｕＧｅ−Ｎ４の蒸着をしｎ側電極７を形成し、ｐ型
ＩｎＰ基板裏面にＡｕ −Ｚｎを蒸着してｐ側電極８を
形成する。
ｎ１−３）のｎ型ＩｎＰ埋め込み層５が活性層３より低
い位置になるようにメサエッチングされ之部分に十分薄
く液相エピタキシャル成長させ、次いでこのｎ型ＩｎＰ
埋め込み層５の上にｎ型ＩｎＰ埋め込み層より抵抗率が
高くなるような所定のキャリア濃度（例えば５ ｘ １
０１７ｃｍ−３）のｐ型ＩｎＰ埋め込み層６’（ｉ＝液
相エピタキシャル成長させる。このときＳｉＯ２上には
ＩｎＰが液相エピタキシャル成長されないので、メサエ
ッチングされた部分にのみＩｎＰが形成され、帯状のｐ
型ＩｎＰクラッド層２、活性層３、ｎ型ＩｎＰり２ラド
層４がｎ壓ＩｎＰ埋め込み層５およびｐ型ＩｎＰ埋め込
み層６で埋め込まれる。その後５ｉＯｚを除去しｎ壓Ｉ
ｎＰクラッドＮ４およびｐ型ＩｎＰ埋め込み層６０表面
にＡｕＧｅ−Ｎ４の蒸着をしｎ側電極７を形成し、ｐ型
ＩｎＰ基板裏面にＡｕ −Ｚｎを蒸着してｐ側電極８を
形成する。
このようにして得られた素子では活性層幅は３．５μｍ
で曲率半径約４μｍのクレッセント形（三日月形〕全な
していた。
で曲率半径約４μｍのクレッセント形（三日月形〕全な
していた。
そして、このようにして得られたキャビティ長２００μ
ｍの素子をＡｕ−８ｎハンダによりヒートシンク上にマ
ウントして特性を測定した実験の結果によれば、２５℃
での連続動作の発振しきい値は３５ｍＡ、光出力約１５
ｍＷにおいても横モードは単一で基本モード発振をして
いたのを確認することができた。また、微分量子効率は
片面あたり約２５％であった。
ｍの素子をＡｕ−８ｎハンダによりヒートシンク上にマ
ウントして特性を測定した実験の結果によれば、２５℃
での連続動作の発振しきい値は３５ｍＡ、光出力約１５
ｍＷにおいても横モードは単一で基本モード発振をして
いたのを確認することができた。また、微分量子効率は
片面あたり約２５％であった。
一方、第１図（ａ）１缶）に示すような従来の活性層が
平坦なｐ基板埋め込みレーザにおいては、活性層３．５
μｍでは基本横モード発振は不可能であった。
平坦なｐ基板埋め込みレーザにおいては、活性層３．５
μｍでは基本横モード発振は不可能であった。
また、パルス駆動による高出力動作という点においては
、本発明による半導体レーザ素子では７八通電時約８０
０ｍＷが可能である。この光出力を端面での光出力密度
に換算すると約７０１″／ｃｍ２もの高出力であり、本
発明により高出力の半導体レーザを実現することができ
る。
、本発明による半導体レーザ素子では７八通電時約８０
０ｍＷが可能である。この光出力を端面での光出力密度
に換算すると約７０１″／ｃｍ２もの高出力であり、本
発明により高出力の半導体レーザを実現することができ
る。
第４図は本発明による半導体レーザ索子の他の実施例會
示す断面図である。この給４図において第２図と同一部
分には同一符号を付して説明を省略する。
示す断面図である。この給４図において第２図と同一部
分には同一符号を付して説明を省略する。
この第４図が第２図と異なる点は活性Ｊ？Ａ ３がいわ
ゆる、平凸形に形成されていることにある。すなわち、
活性層３の光導波方向に垂直な断面が平凸形に形成され
ており、この活性層断面形状は第２図に示す三日月形の
他に、第４図に示すいわゆる、平凸形でも同様の機能を
有する。
ゆる、平凸形に形成されていることにある。すなわち、
活性層３の光導波方向に垂直な断面が平凸形に形成され
ており、この活性層断面形状は第２図に示す三日月形の
他に、第４図に示すいわゆる、平凸形でも同様の機能を
有する。
以上本発明を波長１．３／ＡｍのＩｎＰ −ＩｎＧａＡ
ｓＰ系の埋め込みヘテ四構造の半導体レーザを例にとっ
て説明し次が、本発明はこれに限定されるものではなく
、他の波長域およびこの例とは異なる半導体を用いた埋
め込みへテロ構造の半導体レーザにおいても、電流の挟
挿と光導波路形成の機能を有するＩｎＰ またはＩｎＧ
ａＡｓＰからなる埋め込み層を構成する多層構造結晶中
のｎ形ＩｎＰ層が入ジ構造中の活性層の端部よシ下方に
位置するよう構成することによシ同様な効果を得ること
ができることはいうまでもない。
ｓＰ系の埋め込みヘテ四構造の半導体レーザを例にとっ
て説明し次が、本発明はこれに限定されるものではなく
、他の波長域およびこの例とは異なる半導体を用いた埋
め込みへテロ構造の半導体レーザにおいても、電流の挟
挿と光導波路形成の機能を有するＩｎＰ またはＩｎＧ
ａＡｓＰからなる埋め込み層を構成する多層構造結晶中
のｎ形ＩｎＰ層が入ジ構造中の活性層の端部よシ下方に
位置するよう構成することによシ同様な効果を得ること
ができることはいうまでもない。
〔発明の効果」
以上説明したように、本発明によれば、電流の挟挿と光
導波路形成の機能を有するＩｎＰまたはＩｎＧａＡｓＰ
からなる埋め込み層を構成する多層構造結晶中の［型Ｉ
ｎＰ増がメ′９″構造中の活性層の端部よシ下方に位置
するようにしたものであるから、基本横モード発振を行
いかつｐ屋基板埋め込みレーザの高効率、高出力動作を
行うことができるという特長を有する半導体レーザ素子
を実現することができ、これは光通信用光源として極め
て有効であるので、集用上の効果は極めて犬である。
導波路形成の機能を有するＩｎＰまたはＩｎＧａＡｓＰ
からなる埋め込み層を構成する多層構造結晶中の［型Ｉ
ｎＰ増がメ′９″構造中の活性層の端部よシ下方に位置
するようにしたものであるから、基本横モード発振を行
いかつｐ屋基板埋め込みレーザの高効率、高出力動作を
行うことができるという特長を有する半導体レーザ素子
を実現することができ、これは光通信用光源として極め
て有効であるので、集用上の効果は極めて犬である。
第１図は従来のｐｕＩｎＰ基板の半導体レーザの例を示
す断面図、第２図は本発明による半導体レーザ素子の一
実施例を示す断面図、第３図は第２図に示す実施例の製
作工程を示す説明図、第４図は本発明の他の実施例を示
す断面図である。 １−馨・・ｐ型ＩｎＰ基板、 ２−・・・ｐ型ＩｎＰク
ラッド層、３ ” ” ・” ＩｎＧａＡｓＰ活性層、
４””ｎ型ＩｎＰり２ラド層、５ｓ”ｅｅｎ型ＩｎＰｊ
ｆｆｌｉめ込み屑、６・拳Ｑ−ｐ型■ｎＰ埋め込み層、
Ｉ、８・・・・電極、９・・・・ＰＮ接合、１３・・・
・溝。 特許出願人 日本電信電話公社 代理人 山川政樹
す断面図、第２図は本発明による半導体レーザ素子の一
実施例を示す断面図、第３図は第２図に示す実施例の製
作工程を示す説明図、第４図は本発明の他の実施例を示
す断面図である。 １−馨・・ｐ型ＩｎＰ基板、 ２−・・・ｐ型ＩｎＰク
ラッド層、３ ” ” ・” ＩｎＧａＡｓＰ活性層、
４””ｎ型ＩｎＰり２ラド層、５ｓ”ｅｅｎ型ＩｎＰｊ
ｆｆｌｉめ込み屑、６・拳Ｑ−ｐ型■ｎＰ埋め込み層、
Ｉ、８・・・・電極、９・・・・ＰＮ接合、１３・・・
・溝。 特許出願人 日本電信電話公社 代理人 山川政樹
Claims (1)
- 【特許請求の範囲】 ｐ型のＩｎＰ基板−ヒにｐ型半導体クラッド層。 半導体活性層訃よびｎ型半導体クラッド層がこの順序で
配置されておフ、これら各クラッド層と活性層を埋め込
むように形成された埋め込み層を有する半導体レーザに
おいて、前記活性層はその光導波方向に垂直な断面が三
日月形または平凸形に形成されてなり、この活性層を含
むダブルへテロ構造により形成されるストライプ状のメ
サ構造の両側に接してこれを埋め込み、電流の狭搾と光
導波路形成の機能を有するＩｎＰまたはＩｎＧａＡｓＰ
からなる埋め込み層を構成する多層構造結晶中のｎ壓Ｉ
ｎ Ｐ層が前記メサ構造中の活性層の端部よシ下方に
位置するようにしたことを特徴とする半導体レーザ素子
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2899783A JPS59155185A (ja) | 1983-02-23 | 1983-02-23 | 半導体レ−ザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2899783A JPS59155185A (ja) | 1983-02-23 | 1983-02-23 | 半導体レ−ザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59155185A true JPS59155185A (ja) | 1984-09-04 |
| JPS644672B2 JPS644672B2 (ja) | 1989-01-26 |
Family
ID=12264048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2899783A Granted JPS59155185A (ja) | 1983-02-23 | 1983-02-23 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155185A (ja) |
-
1983
- 1983-02-23 JP JP2899783A patent/JPS59155185A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644672B2 (ja) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPS61190993A (ja) | 半導体レ−ザ素子の製造方法 | |
| EP0104712A2 (en) | Semiconductor laser | |
| US4644551A (en) | Buried-type semiconductor laser | |
| JPH0518473B2 (ja) | ||
| JPH0114717B2 (ja) | ||
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS63144589A (ja) | 半導体レ−ザ素子 | |
| JPH0474876B2 (ja) | ||
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH037153B2 (ja) | ||
| JP2873462B2 (ja) | 半導体発光素子およびその製造方法 | |
| JPS644672B2 (ja) | ||
| JPH07120836B2 (ja) | 半導体レーザ | |
| JPS6354234B2 (ja) | ||
| KR100277942B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JPS6292385A (ja) | 半導体レ−ザ | |
| JP2804533B2 (ja) | 半導体レーザの製造方法 | |
| JP2678153B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPS5923585A (ja) | 半導体レ−ザ素子 | |
| JPS622720B2 (ja) | ||
| JPS6262583A (ja) | 半導体レ−ザ素子 | |
| JPH04229682A (ja) | 半導体レーザの製造方法 | |
| JPS609187A (ja) | 半導体発光装置 |