JPS59158178A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS59158178A JPS59158178A JP58031956A JP3195683A JPS59158178A JP S59158178 A JPS59158178 A JP S59158178A JP 58031956 A JP58031956 A JP 58031956A JP 3195683 A JP3195683 A JP 3195683A JP S59158178 A JPS59158178 A JP S59158178A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- supplied
- potential
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばテレビカメラのビューファインダーに
用いられる液晶表示装置に関する。
用いられる液晶表示装置に関する。
背景技術とその問題点
液晶を用いてテレビ画像を表示することが提案されてい
る。
る。
第１図において、（１）はテレビの映像信号が供給され
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルＦＥＴからなるスイッチング素子
Ｍ１．Ｍ２ ・・・Ｍｍを通じ°ζ垂直（Ｙ軸）方向
のラインＬＸ、Ｌ２ ・・・Ｌｍに供給される。なお
ｍは水平（Ｘ軸）方向の画素数に相当する数である。さ
らにｍ段のシフトレジスタ（２）が設けられ、このシフ
トレジスタ（２）に水平周波数のｍ倍のクロック信号φ
ＩＨｒ Φ２Ｈが供給され、このシフトレジスタ（２
）の各出力端子からのクロック信号Φｉ）（＋ φ２Ｈ
によって順次走査される駆動パルス信号φＨ工、φＨ２
・・・φＨ１１１がスイッチング素子Ｍ１〜Ｍｍの各制
御端子に供給される。なおシフトレジスタ（２）には低
電位（Ｖｓｓ）と晶電位（Ｖｏｏ）が供給され、この２
つの電位の駆動パルスが形成される。
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルＦＥＴからなるスイッチング素子
Ｍ１．Ｍ２ ・・・Ｍｍを通じ°ζ垂直（Ｙ軸）方向
のラインＬＸ、Ｌ２ ・・・Ｌｍに供給される。なお
ｍは水平（Ｘ軸）方向の画素数に相当する数である。さ
らにｍ段のシフトレジスタ（２）が設けられ、このシフ
トレジスタ（２）に水平周波数のｍ倍のクロック信号φ
ＩＨｒ Φ２Ｈが供給され、このシフトレジスタ（２
）の各出力端子からのクロック信号Φｉ）（＋ φ２Ｈ
によって順次走査される駆動パルス信号φＨ工、φＨ２
・・・φＨ１１１がスイッチング素子Ｍ１〜Ｍｍの各制
御端子に供給される。なおシフトレジスタ（２）には低
電位（Ｖｓｓ）と晶電位（Ｖｏｏ）が供給され、この２
つの電位の駆動パルスが形成される。
また各ラインＬ１〜Ｌｍにそれぞれ例えばＮチャンネル
ＦＥＴからなりマトリクス状に配されたスイッチング素
子Ｍｉ’ｔ＋ Ｍ２１ ・・・Ｍｎｘ、 Ｍ１２゜
Ｍ２２・ ・ ・Ｍｎ２． ・ ・ ・Ｍ工、１Ｍ２Ｉ
１１・ ・ ・Ｍｎｍの各列線を構成する素子の一端か
接続される。なおｎは水平走査線数に相当する数である
。このスイッチング素子Ｍ工１〜Ｍｎｍ の他端がそ
れぞれ液晶セルＣ□１．Ｃ２１・・・Ｃｎｍを通じてタ
ーゲット端子（３）に接続される。
ＦＥＴからなりマトリクス状に配されたスイッチング素
子Ｍｉ’ｔ＋ Ｍ２１ ・・・Ｍｎｘ、 Ｍ１２゜
Ｍ２２・ ・ ・Ｍｎ２． ・ ・ ・Ｍ工、１Ｍ２Ｉ
１１・ ・ ・Ｍｎｍの各列線を構成する素子の一端か
接続される。なおｎは水平走査線数に相当する数である
。このスイッチング素子Ｍ工１〜Ｍｎｍ の他端がそ
れぞれ液晶セルＣ□１．Ｃ２１・・・Ｃｎｍを通じてタ
ーゲット端子（３）に接続される。
さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号ΦＩＶ
、Φ２ｖが供給され、このシフトレジスタ（４）の各出
力端子からのクロック信号ΦΦＩＶ＋ Φ２ｖによっ
て順次走査される駆動パルス信号φＶｌ＋ φ■２・
・・φｖｎが、スイッチング素子Ｍ ｌ’ｌ〜Ｍｎｍの
Ｘ軸方向の各行線（Ｍ ｚｔ〜Ｍｘｍ） 、 （Ｍ：
ｕ〜Ｍ２ｍ） ・・・ （Ｍｎｉ〜Ｍｎｍ）ごとの制
御端子にそれぞれ供給される。なお、シフトレジスタ（
４）にもシフトレジスタ（２）と同様にＶｓｓと■、）
Ｉ、が供給される。
フトレジスタ（４）に水平周波数のクロック信号ΦＩＶ
、Φ２ｖが供給され、このシフトレジスタ（４）の各出
力端子からのクロック信号ΦΦＩＶ＋ Φ２ｖによっ
て順次走査される駆動パルス信号φＶｌ＋ φ■２・
・・φｖｎが、スイッチング素子Ｍ ｌ’ｌ〜Ｍｎｍの
Ｘ軸方向の各行線（Ｍ ｚｔ〜Ｍｘｍ） 、 （Ｍ：
ｕ〜Ｍ２ｍ） ・・・ （Ｍｎｉ〜Ｍｎｍ）ごとの制
御端子にそれぞれ供給される。なお、シフトレジスタ（
４）にもシフトレジスタ（２）と同様にＶｓｓと■、）
Ｉ、が供給される。
すなわちこの回路において、シフトレジスタ（２）。
（４）には第２図Ａ、Ｂに示すようなりロック信号φｉ
Ｈ，φ２Ｈ１φＩＶ＋ Φ２ｖが供給される。そして
シフトレジスタ（２）からは第２図Ｃに不すように各画
素期間ごとにφＨ１〜φＨｍが出力され、シフ１−レジ
スタ（４）からは第２図りにボずように１水平期間ごと
にφｖ１〜φｖｎが出力される。さらに入力端子（１）
には第２図Ｅ−に不ずような信号か供給される。
Ｈ，φ２Ｈ１φＩＶ＋ Φ２ｖが供給される。そして
シフトレジスタ（２）からは第２図Ｃに不すように各画
素期間ごとにφＨ１〜φＨｍが出力され、シフ１−レジ
スタ（４）からは第２図りにボずように１水平期間ごと
にφｖ１〜φｖｎが出力される。さらに入力端子（１）
には第２図Ｅ−に不ずような信号か供給される。
そしてφＶ１＋ φＨ１が出力されているときは、ス
イッチング素子Ｍ１とＭ １１〜ＭＩＢがオンされ、入
力端子（１）→Ｍ １＝ Ｌ １→Ｍ １４→Ｃ１’１
→ターケツト端子（３）の電流路が形成されて液晶セル
Ｃ１’ｉに入力端子（１）に供給された信号とターゲッ
ト端子（３）との電位差が供給される。このためこのセ
ルＣ１’１の容量分に、１番目の画素の信号による電位
差に相当する電荷がサンプルホールドされる。この電荷
量に対応して液晶の光透過率が変化される。これと同様
のことがセルＣ１２〜Ｃｎｍについて順次行われ、さら
に次のフィールドの信号が供給された時点で各セルＣ１
’１〜Ｃｎｍの電荷量が書き喚えられる。
イッチング素子Ｍ１とＭ １１〜ＭＩＢがオンされ、入
力端子（１）→Ｍ １＝ Ｌ １→Ｍ １４→Ｃ１’１
→ターケツト端子（３）の電流路が形成されて液晶セル
Ｃ１’ｉに入力端子（１）に供給された信号とターゲッ
ト端子（３）との電位差が供給される。このためこのセ
ルＣ１’１の容量分に、１番目の画素の信号による電位
差に相当する電荷がサンプルホールドされる。この電荷
量に対応して液晶の光透過率が変化される。これと同様
のことがセルＣ１２〜Ｃｎｍについて順次行われ、さら
に次のフィールドの信号が供給された時点で各セルＣ１
’１〜Ｃｎｍの電荷量が書き喚えられる。
このようにして、映像信号の各画素に対応して液晶セル
Ｃ１’１〜Ｃｎｍの光透過率が変化され、これが順次繰
り返されてテレビ画像の表示が行われる。
Ｃ１’１〜Ｃｎｍの光透過率が変化され、これが順次繰
り返されてテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼性
、寿命を良くするため交流駆動が用いられる。例えはテ
レビ画像の表示においては、■垂直期間ごとに映像信号
を反転させ、所要の直流電位を加算した信号を入力端子
（１）に供給する。すなわち入力端子＋１１には第２図
Ｅにボずように１垂直期間ごとに反転され直流電位の加
算された信号が供給される。
、寿命を良くするため交流駆動が用いられる。例えはテ
レビ画像の表示においては、■垂直期間ごとに映像信号
を反転させ、所要の直流電位を加算した信号を入力端子
（１）に供給する。すなわち入力端子＋１１には第２図
Ｅにボずように１垂直期間ごとに反転され直流電位の加
算された信号が供給される。
ここで第２図Ｉ己のような映像信号は一般に第３図のよ
うな回路で形成される。図において、トランジスタＣ；
１１．Ｑ２及びＱｌ 、Ｑ４からなる２組の差動アンプ
が設けられ、このトランジスタＱ１゜Ｑ４のベース及び
Ｑ２．Ｑｌのベースにそれぞれ逆相の映像信号Ｓｖが供
給される。またトランジスタＱ１．Ｑ２及びＱｌ 、Ｑ
４のコレクタ電流路にそれぞれトランジスタＱｓ、Ｑ６
が設けられ、このトランジスタＱｓ 、 Ｑｌのヘ−ス
にそれぞれ連相のフィールドパルスＰｆか供給される。
うな回路で形成される。図において、トランジスタＣ；
１１．Ｑ２及びＱｌ 、Ｑ４からなる２組の差動アンプ
が設けられ、このトランジスタＱ１゜Ｑ４のベース及び
Ｑ２．Ｑｌのベースにそれぞれ逆相の映像信号Ｓｖが供
給される。またトランジスタＱ１．Ｑ２及びＱｌ 、Ｑ
４のコレクタ電流路にそれぞれトランジスタＱｓ、Ｑ６
が設けられ、このトランジスタＱｓ 、 Ｑｌのヘ−ス
にそれぞれ連相のフィールドパルスＰｆか供給される。
そしてトランジスタにＬ＋ 、Ｑｌ及びＱ２ 、Ｑ４の
エミッタが互いに接続され、Ｑ２．Ｑ４のエミッタの接
続点から負荷抵抗を介して出力か取り出される。
エミッタが互いに接続され、Ｑ２．Ｑ４のエミッタの接
続点から負荷抵抗を介して出力か取り出される。
ところがこの回路において、出力信号の波形は第２図Ｅ
のようであり、トランジスタＱ４のエミッタコレクタ間
電圧がフィールドごとにＶｐ異なる。
のようであり、トランジスタＱ４のエミッタコレクタ間
電圧がフィールドごとにＶｐ異なる。
そのためトランジスタＱ４を流れるコレクタ電流がアー
リー効果によって変調を受け、人力と対称な出力波形を
得ることができない。これは各液晶セルＣ１ｌ〜Ｃｎｍ
においては、印加される実効電圧かフィールドごとに異
なることに相当し、画像にフリッカを生じてしまう。
リー効果によって変調を受け、人力と対称な出力波形を
得ることができない。これは各液晶セルＣ１ｌ〜Ｃｎｍ
においては、印加される実効電圧かフィールドごとに異
なることに相当し、画像にフリッカを生じてしまう。
またこの回路は、タプルバランス型で構成されるため、
回路が比較的に複雑であった。
回路が比較的に複雑であった。
さらに、このような液晶表金装置として、従来法のよう
なものが提案されている。
なものが提案されている。
第４図において、シフトレジスタ（４）の出−力がそれ
ぞれスイッチング素子ＭＶ１． ＭＶ２・・・Ｍｖｎを
通じてスイッチング素子Ｍ ｕ〜Ｍｒ＋ｍのＸ軸方向の
各列ごとの制御端子に接続されると共に、この接続点が
それぞれスイッチング素子Ｍ ｙｌ 、 Ｍ ｙ２・・
・Ｍｘ７を通じて電源端子Ｖｓｓに接続される。そして
スイッチング素子Ｍｖ１〜Ｍνｎ及びＭｌ、１１〜Ｍｌ
？の制御端子に、それぞれフィールドごとに反転するパ
ルスＰｆが互いに逆相で供給される。他は第１図と同様
にされる。
ぞれスイッチング素子ＭＶ１． ＭＶ２・・・Ｍｖｎを
通じてスイッチング素子Ｍ ｕ〜Ｍｒ＋ｍのＸ軸方向の
各列ごとの制御端子に接続されると共に、この接続点が
それぞれスイッチング素子Ｍ ｙｌ 、 Ｍ ｙ２・・
・Ｍｘ７を通じて電源端子Ｖｓｓに接続される。そして
スイッチング素子Ｍｖ１〜Ｍνｎ及びＭｌ、１１〜Ｍｌ
？の制御端子に、それぞれフィールドごとに反転するパ
ルスＰｆが互いに逆相で供給される。他は第１図と同様
にされる。
この装置におい゛乙人°カ端子ｆｌｌにはｌフレーム（
２フイールド）、ごとに反転する映像信号Ｓｖが供給さ
れる。また各部の信号は第５図のようになる。
２フイールド）、ごとに反転する映像信号Ｓｖが供給さ
れる。また各部の信号は第５図のようになる。
そしてスイッチング素子Ｍｖ１〜Ｍνｎに供給されるフ
ィールドパルスＰｆ′ＩＪ＜面電位の状態で、φＨ１、
φＶ。
ィールドパルスＰｆ′ＩＪ＜面電位の状態で、φＨ１、
φＶ。
が出力されると液晶セルｃｊｉに映像信号がサンプルホ
ールドされる。この信号は２フイ一ルド期間ホールドさ
れ、次のフィールドパルスＰｆが１８＋電位の状態で新
たなフレームの映像信号が入力される。
ールドされる。この信号は２フイ一ルド期間ホールドさ
れ、次のフィールドパルスＰｆが１８＋電位の状態で新
たなフレームの映像信号が入力される。
この装置で、１画素を構成する回路の等価回路は第６図
のようになっている。図中、ＲＬＣＸＣＬＣは液晶の等
＋ｔｌｉ抵抗及び容量、またＣＤＣはスイッチング素子
Ｍと液晶との界面に存在する直流遮Ｗ［容量である。こ
の回路において、液晶の対向端に印加される電圧ＶＬＣ
の波形は第７図のようになる。
のようになっている。図中、ＲＬＣＸＣＬＣは液晶の等
＋ｔｌｉ抵抗及び容量、またＣＤＣはスイッチング素子
Ｍと液晶との界面に存在する直流遮Ｗ［容量である。こ
の回路において、液晶の対向端に印加される電圧ＶＬＣ
の波形は第７図のようになる。
ここでＡのような映像信号Ｓｖに対して、例えば１フレ
ーム中の各Ｔｊｉの時点で容ｉｔ ｅ ｔｃにサンプル
ホールドが行われると、この信号のレベルは抵抗ＲＬＣ
を介してのリークにょゲｒＢのように低下し、そのため
実効信号レベルも低ドしてしまう。
ーム中の各Ｔｊｉの時点で容ｉｔ ｅ ｔｃにサンプル
ホールドが行われると、この信号のレベルは抵抗ＲＬＣ
を介してのリークにょゲｒＢのように低下し、そのため
実効信号レベルも低ドしてしまう。
従って、このレベル低下を考慮して入力される映像信号
Ｓｖのレベルを太きくしなけれはならす、そのためには
前述の入力回路の負担が大きくなり、またスイソンチン
ク素子の耐圧も大きくする必要かある。さらにこのレベ
ル低下によってフリッカが発生してしまっていた。
Ｓｖのレベルを太きくしなけれはならす、そのためには
前述の入力回路の負担が大きくなり、またスイソンチン
ク素子の耐圧も大きくする必要かある。さらにこのレベ
ル低下によってフリッカが発生してしまっていた。
発明の目的
本発明はこのような点にがんがみ、簡単な構成でフリッ
カのない良好な画質の信表示が行えるようにするもので
ある。
カのない良好な画質の信表示が行えるようにするもので
ある。
発明の概要
本発明は、映像信号をマトリクス状に配された液晶セル
に順次供給して画像表示を行うようにした液晶表示装置
において、２組の上記マトリクスをその行線または列線
が交互となるように組み合わせ一ζ配置し、上記供給さ
れる映像信号を、−のタイミイグでその１フイールド毎
に所定の直流電位と切換えた第１の信号と、逆のタイミ
イグで上記１フイールド毎に上記所定の直流電位と切換
えた第２の信号とを形成し、これら２つの信号をそれぞ
れ上記２組のマトリクスに供給すると共に、上記２組の
マトリクスを同一の駆動信号で駆動するようにした液晶
表示装置であって、これによれば簡単な構成でソリ７カ
のない良好な画像の表示を行うことができる。
に順次供給して画像表示を行うようにした液晶表示装置
において、２組の上記マトリクスをその行線または列線
が交互となるように組み合わせ一ζ配置し、上記供給さ
れる映像信号を、−のタイミイグでその１フイールド毎
に所定の直流電位と切換えた第１の信号と、逆のタイミ
イグで上記１フイールド毎に上記所定の直流電位と切換
えた第２の信号とを形成し、これら２つの信号をそれぞ
れ上記２組のマトリクスに供給すると共に、上記２組の
マトリクスを同一の駆動信号で駆動するようにした液晶
表示装置であって、これによれば簡単な構成でソリ７カ
のない良好な画像の表示を行うことができる。
実施例
第８図において、スイッチング素子Ｍ１〜Ｍ ｍ 。
Ｍｕ〜Ｍｎｍ及び液晶セルＣ１１〜Ｃｎｍと同等のマト
リクス回路（符号にダッシュを付してボず）が設けられ
、図ボのように各行線ことに垂直方向に交Ｌ１−に組み
合わせて配置される。このスイッチング素子Ｍｓ’〜Ｍ
ｍ’ 、 Ｍ １１′〜Ｍ−の制御端子が互に同しザ
フイソクスのもの同士共通に接続され′ζシフトレジス
タ（２）、 ｆ４］に接続される。さらにスイッチング
素子Ｍｓ〜Ｍｍ、Ｍｓ’〜Ｍｍの信号入力端がそれぞれ
共通に接続される。
リクス回路（符号にダッシュを付してボず）が設けられ
、図ボのように各行線ことに垂直方向に交Ｌ１−に組み
合わせて配置される。このスイッチング素子Ｍｓ’〜Ｍ
ｍ’ 、 Ｍ １１′〜Ｍ−の制御端子が互に同しザ
フイソクスのもの同士共通に接続され′ζシフトレジス
タ（２）、 ｆ４］に接続される。さらにスイッチング
素子Ｍｓ〜Ｍｍ、Ｍｓ’〜Ｍｍの信号入力端がそれぞれ
共通に接続される。
また入力端子（１）がスイッチ（５）の一方及びスイッ
チ（６）の他方の固定接点に接続される。このスイッチ
（５）の他方及びスイッチ（６）の一方の固定接点に所
定電圧ＶＯＣの直流電圧１ｌｌｉＩ（７）か接続される
。このスイッチ＋５） 、 、 ＋６）がフィールドパ
ルスＰｆにて一方及び他方の固定接点に同時に切換えら
れる。そしてこのスイッチ＋５１． ＋６）からの信号
かそれぞれスイッチング素子Ｍ１〜Ｍｍ及びＭｌ’〜Ｍ
ｎｌの信号入力端に供給される。
チ（６）の他方の固定接点に接続される。このスイッチ
（５）の他方及びスイッチ（６）の一方の固定接点に所
定電圧ＶＯＣの直流電圧１ｌｌｉＩ（７）か接続される
。このスイッチ＋５） 、 、 ＋６）がフィールドパ
ルスＰｆにて一方及び他方の固定接点に同時に切換えら
れる。そしてこのスイッチ＋５１． ＋６）からの信号
かそれぞれスイッチング素子Ｍ１〜Ｍｍ及びＭｌ’〜Ｍ
ｎｌの信号入力端に供給される。
この装置において、入力端子（１）に第９図Ａに不ずよ
うには映像信号Ｓｖがそのまま供給される。
うには映像信号Ｓｖがそのまま供給される。
そしてスイッチ（５１，（６１が切換えられることによ
り、スイッチング素子Ｍ１〜Ｍｍ及びＭｌ’〜Ｍｍ′に
はそれぞれ第９図Ｂ、Ｃに示すように映像信号と直流電
位が１フイールドごとに交互にそれぞれ逆のタンミング
で現れる信号が供給される。この信号が例えば時点Ｔｊ
ｉでサンプルホールドされるごとにより、第６図の等価
回路におけるスイッチング素子Ｍの出力側には第９図り
に汀くずような信号電圧Ｖｓと直流電圧ＶＤＣの交番す
る電圧■Ｌｃ′が現れる。そし゛（この電圧ＶＬＣ’が
容量Ｃｏｃで直流遮…１されるごとにより、液晶の対向
端には第９図Ｅに示すように端子（３）のターゲット電
位■Ｔを中心とし′（変化する電圧ＶＬＣが印加される
。
り、スイッチング素子Ｍ１〜Ｍｍ及びＭｌ’〜Ｍｍ′に
はそれぞれ第９図Ｂ、Ｃに示すように映像信号と直流電
位が１フイールドごとに交互にそれぞれ逆のタンミング
で現れる信号が供給される。この信号が例えば時点Ｔｊ
ｉでサンプルホールドされるごとにより、第６図の等価
回路におけるスイッチング素子Ｍの出力側には第９図り
に汀くずような信号電圧Ｖｓと直流電圧ＶＤＣの交番す
る電圧■Ｌｃ′が現れる。そし゛（この電圧ＶＬＣ’が
容量Ｃｏｃで直流遮…１されるごとにより、液晶の対向
端には第９図Ｅに示すように端子（３）のターゲット電
位■Ｔを中心とし′（変化する電圧ＶＬＣが印加される
。
したがっＣ／＆晶の対向端に印加される実効電圧Ｖ Ｌ
ＣｔｌＩＳは〜 ｖＬＣ１’１ｌｌＳ−”’４− （Ｖｓ Ｖｏｃ）と
なり、入力映像信号を１フイールドごとに信号−直流一
信号一直流として印加してもその情報は画像情報に変換
される。
ＣｔｌＩＳは〜 ｖＬＣ１’１ｌｌＳ−”’４− （Ｖｓ Ｖｏｃ）と
なり、入力映像信号を１フイールドごとに信号−直流一
信号一直流として印加してもその情報は画像情報に変換
される。
このようにして画像が表示される。そし°ζこの場合に
、人力される映像１３号が一極性のみなので、入力回路
の構成が簡単になる。なお撮幅は２倍必要となるがレベ
ルは同じであり、回路の負担やスイッチング素子の耐圧
も大きくする必要はない。
、人力される映像１３号が一極性のみなので、入力回路
の構成が簡単になる。なお撮幅は２倍必要となるがレベ
ルは同じであり、回路の負担やスイッチング素子の耐圧
も大きくする必要はない。
また信号が一極性のみなので、アーリー効果等による変
調も発生−ヒＪ゛、これによってフリッカが生しること
４）ない。さらに液晶の対向端に印加される電圧はター
ゲット電位を中心に変化し、各フィールドごとにサンプ
リングされるので、リークによるフリッカの発生も減少
される。
調も発生−ヒＪ゛、これによってフリッカが生しること
４）ない。さらに液晶の対向端に印加される電圧はター
ゲット電位を中心に変化し、各フィールドごとにサンプ
リングされるので、リークによるフリッカの発生も減少
される。
さらに第１０図は他の例Ａあって、この例では、スイッ
チング素子Ｍ １’〜Ｍ 、’ 、 Ｍ ｔｒ＝Ｍ−及
び液晶セルＣ１ｌ’〜Ｃｎ−が各列線ごとに水平方向に
組み合わせて配置される。また入力端子（１）において
、ＩＩＩ！８Ｉ素分の遅延回路（８）が設けられ、フィ
ールドパルスＰｆにて制御されるスイッチ（９）にて左
側に設けられた液晶セルＣ１； −Ｃ−に、映像信号が
供給される期間のみ信号が遅延されるようにする。なお
（１０１は映像信号アンプであって、通當の増幅が行わ
れる。他は第８図と同様にされる。
チング素子Ｍ １’〜Ｍ 、’ 、 Ｍ ｔｒ＝Ｍ−及
び液晶セルＣ１ｌ’〜Ｃｎ−が各列線ごとに水平方向に
組み合わせて配置される。また入力端子（１）において
、ＩＩＩ！８Ｉ素分の遅延回路（８）が設けられ、フィ
ールドパルスＰｆにて制御されるスイッチ（９）にて左
側に設けられた液晶セルＣ１； −Ｃ−に、映像信号が
供給される期間のみ信号が遅延されるようにする。なお
（１０１は映像信号アンプであって、通當の増幅が行わ
れる。他は第８図と同様にされる。
この回路においても、液晶セルＣ１’ｌ〜Ｃｎｌ１１及
びＣ１１′〜Ｃｎイには映像信号と直流電位が１フイー
ルドごとに交互にそれぞれ逆のタイミイグで印加される
。また左側の液晶セルＣｘｒ〜Ｃｎにに印加される映像
信号が１画素分遅廷されて表革画像の水平方向の位置が
合わせられる。
びＣ１１′〜Ｃｎイには映像信号と直流電位が１フイー
ルドごとに交互にそれぞれ逆のタイミイグで印加される
。また左側の液晶セルＣｘｒ〜Ｃｎにに印加される映像
信号が１画素分遅廷されて表革画像の水平方向の位置が
合わせられる。
なお入力端子（１）〜アンプαωの具体的な構成は第１
１図に示すようにされる。図中（１１）はクランプ回路
である。この回路において′７ンプα０）は交流駆動を
行わないので、簡単な構成となる。
１図に示すようにされる。図中（１１）はクランプ回路
である。この回路において′７ンプα０）は交流駆動を
行わないので、簡単な構成となる。
また１画素分の遅延は例えはサンプルホールド回路にて
行うこともできる。その場合には例えは第１２図にボず
ようにクロック信号φＩＨにてサンプリングを行うこと
ができる。なお第１３図はそのための具体的な構成例を
不ず。
行うこともできる。その場合には例えは第１２図にボず
ようにクロック信号φＩＨにてサンプリングを行うこと
ができる。なお第１３図はそのための具体的な構成例を
不ず。
さらに第１４図に示すように３つのサンプルホールド回
路（８ａ） 、 （８ｂ） 、 （８ｃ）を設け、
回路（８ａ）にてクロック信号Φ１日でサンプリングを
行うと共に、回路（８ｂ） 、 （８ｃ）にてクロッ
ク信号４）２Ｈでサンプリングを行うようにしてもよい
。
路（８ａ） 、 （８ｂ） 、 （８ｃ）を設け、
回路（８ａ）にてクロック信号Φ１日でサンプリングを
行うと共に、回路（８ｂ） 、 （８ｃ）にてクロッ
ク信号４）２Ｈでサンプリングを行うようにしてもよい
。
また第１５図はさらに他の例であっＣ１この例では、ス
イッチング素子Ｍ＋〜Ｍ ｍ 、 Ｍ １１〜Ｍｎｍ及
び液晶セルＣ１１＝ Ｃｎｍのマトリクス回路が４組（
それぞれサフィックスａ、ｂ、ｃ、ｄを付してボず）設
けられ、水平及び垂直の両方向に交互に組め合わせて配
置される。そして入力端子ｆｌｌからの信号がスイッチ
（５ｄ）の一方、（５ｂ）の他方に供給され、遅延回路
（８）からの信号がスイッチ（５Ｃ）の一方、（５ｄ）
の他方に供給され、スイッチ（５ａ）（５ｃ）の他方、
（５ｂ） 、 （５ｄ）の一方に直・流・電位が供給
されると共に、それぞれ各スイッチ（５ａ）〜（５ｄ）
からの信号が同じサフィックスのマトリクス回路に供給
される。
イッチング素子Ｍ＋〜Ｍ ｍ 、 Ｍ １１〜Ｍｎｍ及
び液晶セルＣ１１＝ Ｃｎｍのマトリクス回路が４組（
それぞれサフィックスａ、ｂ、ｃ、ｄを付してボず）設
けられ、水平及び垂直の両方向に交互に組め合わせて配
置される。そして入力端子ｆｌｌからの信号がスイッチ
（５ｄ）の一方、（５ｂ）の他方に供給され、遅延回路
（８）からの信号がスイッチ（５Ｃ）の一方、（５ｄ）
の他方に供給され、スイッチ（５ａ）（５ｃ）の他方、
（５ｂ） 、 （５ｄ）の一方に直・流・電位が供給
されると共に、それぞれ各スイッチ（５ａ）〜（５ｄ）
からの信号が同じサフィックスのマトリクス回路に供給
される。
この回路においても、各液晶セルには映像信号と直流電
位が１フイールドごとに交互にそれぞれ所定のタイミン
グで印加されると共に、水平方向の位置合わせも行われ
る。
位が１フイールドごとに交互にそれぞれ所定のタイミン
グで印加されると共に、水平方向の位置合わせも行われ
る。
なおこの例においても、遅延回路（８）は第１２図、第
１４図と同等のサンプルホールド回路でもよい。
１４図と同等のサンプルホールド回路でもよい。
さらに上述の各側において、スイッチング素子Ｍはシリ
コン基板を用いたＭＯＳＦＥＴで構成することができる
。あるいはアモルファスシリコン、ポリシリコン、シリ
コンオンサファイア等を用いた薄映トランジスタと液晶
の積層によって構成することもでき、この場合には特に
リークによる劣化が激しいので効果的である。
コン基板を用いたＭＯＳＦＥＴで構成することができる
。あるいはアモルファスシリコン、ポリシリコン、シリ
コンオンサファイア等を用いた薄映トランジスタと液晶
の積層によって構成することもでき、この場合には特に
リークによる劣化が激しいので効果的である。
発明の効果
本発明によれば、簡単な構成でフリッカのない良好なＩ
ｉ！１像の表示が行なえるようになった。
ｉ！１像の表示が行なえるようになった。
第１図〜第７図は従来の装置の説明のための図、第８図
は本発明の一例の構成図、第９図はその説明のための図
、第１０図は他の例の構成図、第１１図〜第１４図はそ
の説明のための図、第１５図はさらに他の例の構成図で
ある。 １１は入力端子、（２）はシフトレジスタ、（５１、（
６１はスイッチ、（７）は直流電圧源、Ｍはスイソチン
ク素子、Ｃは液晶セルである。 第５図
は本発明の一例の構成図、第９図はその説明のための図
、第１０図は他の例の構成図、第１１図〜第１４図はそ
の説明のための図、第１５図はさらに他の例の構成図で
ある。 １１は入力端子、（２）はシフトレジスタ、（５１、（
６１はスイッチ、（７）は直流電圧源、Ｍはスイソチン
ク素子、Ｃは液晶セルである。 第５図
Claims (1)
- 映像１６号をマトリクス状に配された液晶セルに順次供
給し′ζζ画像表金行うようにした液晶表示装置におい
て、２組の上記マトリクスをその打線または列線が交互
となるように組め合わせて配置し、上記供給される映像
信号を、−のタイミイグでその１フイールド毎に所定の
直流電位と切換えた第１の信号と、逆のタイミイグで上
記１フイールド毎に上記所定の直流電位と切換えた第２
の信号とを形成し、これら２つの信号をそれぞれ上記２
組のマトリクスに供給すると共に、上記２組のマトリク
スを同一の駆動信号で駆動するようにした液晶表示装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031956A JPH0779452B2 (ja) | 1983-02-28 | 1983-02-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031956A JPH0779452B2 (ja) | 1983-02-28 | 1983-02-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59158178A true JPS59158178A (ja) | 1984-09-07 |
| JPH0779452B2 JPH0779452B2 (ja) | 1995-08-23 |
Family
ID=12345405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58031956A Expired - Lifetime JPH0779452B2 (ja) | 1983-02-28 | 1983-02-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779452B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114669A (ja) * | 1984-11-09 | 1986-06-02 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPS61116393A (ja) * | 1984-11-09 | 1986-06-03 | 三洋電機株式会社 | 液晶表示装置 |
| US4917468A (en) * | 1985-12-09 | 1990-04-17 | Sharp Kabushiki Kaisha | Drive circuit for use in single-sided or opposite-sided type liquid crystal display unit |
-
1983
- 1983-02-28 JP JP58031956A patent/JPH0779452B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114669A (ja) * | 1984-11-09 | 1986-06-02 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPS61116393A (ja) * | 1984-11-09 | 1986-06-03 | 三洋電機株式会社 | 液晶表示装置 |
| US4917468A (en) * | 1985-12-09 | 1990-04-17 | Sharp Kabushiki Kaisha | Drive circuit for use in single-sided or opposite-sided type liquid crystal display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779452B2 (ja) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| EP0957491B1 (en) | Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus | |
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| KR890000649B1 (ko) | 2차원 어드레스 장치 | |
| US4795239A (en) | Method of driving a display panel | |
| CN100485766C (zh) | 图像显示装置及其驱动方法 | |
| JPS61112188A (ja) | 表示装置及びその駆動法 | |
| KR940000599B1 (ko) | 액정 디스플레이 장치 | |
| JPH1173164A (ja) | 液晶表示装置の駆動回路 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JP3586998B2 (ja) | 液晶ディスプレイの駆動装置 | |
| JPH07199154A (ja) | 液晶表示装置 | |
| JP3202345B2 (ja) | 液晶表示装置 | |
| JP4115842B2 (ja) | 液晶表示装置及びその駆動方法、並びにカメラシステム | |
| JPH06308454A (ja) | 液晶表示装置 | |
| JPH08201769A (ja) | 液晶表示装置 | |
| JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH0779452B2 (ja) | 液晶表示装置 | |
| JPH08234706A (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 | |
| JP2524113B2 (ja) | 液晶表示装置 | |
| JPH04140716A (ja) | 液晶表示装置 | |
| JP2776073B2 (ja) | 表示駆動装置および表示装置 | |
| JPS59127094A (ja) | マトリクス型表示装置の駆動回路 | |
| JPH05210086A (ja) | 画像表示装置の駆動方法 | |
| JPS62250776A (ja) | 液晶表示装置の駆動方法 |