JPH08201769A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08201769A JPH08201769A JP2748195A JP2748195A JPH08201769A JP H08201769 A JPH08201769 A JP H08201769A JP 2748195 A JP2748195 A JP 2748195A JP 2748195 A JP2748195 A JP 2748195A JP H08201769 A JPH08201769 A JP H08201769A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- row
- pixel
- circuit
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 フレームメモリを使用することなく、簡単な
回路の付加によりテレビジョンと同等な走査線数の画素
に行画素毎に反転信号を書き込み、解像度の低下やフリ
ッカの発生を抑えた画像表示を行うことができる液晶表
示装置を提供する。 【構成】 初めにリセットトランジスタ17を導通さ
せ、データ線14を基準電位Vcにリセットする。次に
カラー信号(R、G、B)を直接にL2行の画素に書き
込むと同時に蓄積回路のコンデンサ18にカラー信号R
´、G´、B´を蓄積する。コンデンサ18に書き込ま
れた電圧は保持される。次の期間では、リセットトラン
ジスタ17を導通させ、データ線14を基準電位Vcに
リセットし、さらに転送トランジスタ19を導通させて
L1行にコンデンサ18に蓄積されたカラー信号R´、
G´、B´を転送し、画素に書き込む。
回路の付加によりテレビジョンと同等な走査線数の画素
に行画素毎に反転信号を書き込み、解像度の低下やフリ
ッカの発生を抑えた画像表示を行うことができる液晶表
示装置を提供する。 【構成】 初めにリセットトランジスタ17を導通さ
せ、データ線14を基準電位Vcにリセットする。次に
カラー信号(R、G、B)を直接にL2行の画素に書き
込むと同時に蓄積回路のコンデンサ18にカラー信号R
´、G´、B´を蓄積する。コンデンサ18に書き込ま
れた電圧は保持される。次の期間では、リセットトラン
ジスタ17を導通させ、データ線14を基準電位Vcに
リセットし、さらに転送トランジスタ19を導通させて
L1行にコンデンサ18に蓄積されたカラー信号R´、
G´、B´を転送し、画素に書き込む。
Description
【0001】
【産業上の利用分野】本発明は液晶表示装置に関する。
【0002】
【従来の技術】従来、この種の液晶表示装置としてマト
リクス型のカラー液晶表示装置が知られている。図10
は従来のカラー液晶表示装置の構成を示すブロック図で
ある。図において、10aは表示画素部、20aは表示
画素部10aの垂直走査回路、30aは画像信号のサン
プリングを行うサンプリング回路、40aはサンプリン
グされた画像信号の水平走査を行う水平走査回路であ
る。
リクス型のカラー液晶表示装置が知られている。図10
は従来のカラー液晶表示装置の構成を示すブロック図で
ある。図において、10aは表示画素部、20aは表示
画素部10aの垂直走査回路、30aは画像信号のサン
プリングを行うサンプリング回路、40aはサンプリン
グされた画像信号の水平走査を行う水平走査回路であ
る。
【0003】表示画素部10aの単位画素は、スイッチ
ングトランジスタ11a、液晶および画素容量12aか
らなる。スイッチングトランジスタ11aのゲートはゲ
ート線13aを介して垂直走査回路20aに接続され、
スイッチングトランジスタ11aの入力端子は垂直方向
のデータ線14aを介してサンプリング回路30aに接
続されている。
ングトランジスタ11a、液晶および画素容量12aか
らなる。スイッチングトランジスタ11aのゲートはゲ
ート線13aを介して垂直走査回路20aに接続され、
スイッチングトランジスタ11aの入力端子は垂直方向
のデータ線14aを介してサンプリング回路30aに接
続されている。
【0004】また、画素容量12aの他端は共通電極線
12Aに接続されており、共通電極線12Aには共通電
極電圧VLCが印加されている。
12Aに接続されており、共通電極線12Aには共通電
極電圧VLCが印加されている。
【0005】サンプリング回路30aの入力には、信号
処理回路50aからのカラー信号(赤、青、緑)が供給
される。信号処理回路50aでは、液晶の特性を考慮し
たガンマ処理や液晶の長寿命化のための反転信号処理な
どが行われる。
処理回路50aからのカラー信号(赤、青、緑)が供給
される。信号処理回路50aでは、液晶の特性を考慮し
たガンマ処理や液晶の長寿命化のための反転信号処理な
どが行われる。
【0006】図11は信号処理回路50aに入力される
画像信号を示すタイミングチャートである。図12は水
平走査期間(1H)毎に反転される画像信号の波形を示
すタイミングチャートである。反転信号は、共通電極電
圧VLCを中間電位として正極性信号(+)と負極性信号
(−)が1H毎に繰り返す波形である。
画像信号を示すタイミングチャートである。図12は水
平走査期間(1H)毎に反転される画像信号の波形を示
すタイミングチャートである。反転信号は、共通電極電
圧VLCを中間電位として正極性信号(+)と負極性信号
(−)が1H毎に繰り返す波形である。
【0007】制御回路60aは、垂直走査回路20a、
水平走査回路40a、信号処理回路50aにパルス信号
を出力する。
水平走査回路40a、信号処理回路50aにパルス信号
を出力する。
【0008】図13は表示画素部10aおよびサンプリ
ング回路30aの等価回路を示す説明図である。R、
G、Bの各画素はデルタ状に配置され、データ線14a
(d1、d2、…)には同一色の行方向の画素(以後、
行画素という)が接続されている。サンプリング回路3
0aはスイッチングトランジスタ(sw1、sw2…)
と容量(垂直方向のデータ線14aの寄生容量と画素容
量)とから構成される。スイッチングトランジスタ(s
w1、sw2…)のゲートはそれぞれ水平走査回路40
aの水平走査パルス信号(h1、h2…)によって駆動
され、入力信号線16aの各色信号がデータ線14a
(d1、d2…)を介して転送され各画素に書き込まれ
る。
ング回路30aの等価回路を示す説明図である。R、
G、Bの各画素はデルタ状に配置され、データ線14a
(d1、d2、…)には同一色の行方向の画素(以後、
行画素という)が接続されている。サンプリング回路3
0aはスイッチングトランジスタ(sw1、sw2…)
と容量(垂直方向のデータ線14aの寄生容量と画素容
量)とから構成される。スイッチングトランジスタ(s
w1、sw2…)のゲートはそれぞれ水平走査回路40
aの水平走査パルス信号(h1、h2…)によって駆動
され、入力信号線16aの各色信号がデータ線14a
(d1、d2…)を介して転送され各画素に書き込まれ
る。
【0009】各行画素の選択は垂直走査回路20aから
の垂直走査パルス信号(¢g1、¢g2…)によって制
御される。
の垂直走査パルス信号(¢g1、¢g2…)によって制
御される。
【0010】図14は従来のテレビジョンにおけるイン
ターレース(飛び越し)走査を示す説明図である。表示
画素部10aの行画素を垂直走査パルス信号に対応した
記号(g1、g2…)で示す。奇数フィールドでは水平
走査線odd1の信号は行画素g2、g3に書き込ま
れ、同様にodd2の信号は行画素g4、g5に書き込
まれる。odd3以降同様である。また、偶数フィール
ドでは、走査の組み合わせが1行ずれてeven1の信
号は行画素g1、g2に書き込まれ、even2以降同
様である。
ターレース(飛び越し)走査を示す説明図である。表示
画素部10aの行画素を垂直走査パルス信号に対応した
記号(g1、g2…)で示す。奇数フィールドでは水平
走査線odd1の信号は行画素g2、g3に書き込ま
れ、同様にodd2の信号は行画素g4、g5に書き込
まれる。odd3以降同様である。また、偶数フィール
ドでは、走査の組み合わせが1行ずれてeven1の信
号は行画素g1、g2に書き込まれ、even2以降同
様である。
【0011】図15は図14に示した飛び越し走査にお
ける水平走査パルス信号(h1、h2…)および垂直走
査パルス信号(¢g1、¢g2…)を示すタイミングチ
ャートである。奇数フィールドのodd1では、行画素
g2、g3の垂直走査パルス信号¢g2、¢g3がHレ
ベルになり、その行画素g2、g3の各トランジスタは
導通状態となる。サンプリング回路30aで順次、サン
プリングされた画像信号は行画素に書き込まれる。
ける水平走査パルス信号(h1、h2…)および垂直走
査パルス信号(¢g1、¢g2…)を示すタイミングチ
ャートである。奇数フィールドのodd1では、行画素
g2、g3の垂直走査パルス信号¢g2、¢g3がHレ
ベルになり、その行画素g2、g3の各トランジスタは
導通状態となる。サンプリング回路30aで順次、サン
プリングされた画像信号は行画素に書き込まれる。
【0012】上記サンプリングは水平走査パルス信号
(h1、h2…)のHレベルの期間で行われる。奇数フ
ィールドのodd2以降の走査でも同様のタイミングで
駆動される。このような2線同時駆動方式では、空間的
に4画素分離れた画素に同一のサンプリング信号が書き
込まれるので、駆動法は簡単であるが、サンプリング周
波数は高くなく低解像度で色モアレが発生する。
(h1、h2…)のHレベルの期間で行われる。奇数フ
ィールドのodd2以降の走査でも同様のタイミングで
駆動される。このような2線同時駆動方式では、空間的
に4画素分離れた画素に同一のサンプリング信号が書き
込まれるので、駆動法は簡単であるが、サンプリング周
波数は高くなく低解像度で色モアレが発生する。
【0013】また、奇数フィールドと偶数フィールドに
おける行画素の組み合わせの行ずらし駆動により、画像
のエッジ部分がジグザグに表示されてしまう。
おける行画素の組み合わせの行ずらし駆動により、画像
のエッジ部分がジグザグに表示されてしまう。
【0014】図16は各画素に書き込まれた信号極性を
示す説明図である。共通電極電圧VLCに対して正電圧の
場合を「+」、負電圧の場合を「−」とし、横方向に各
フィールド走査期間、縦方向に行画素を示す。1つの行
画素に注目すると、2線同時駆動方式では、2フィール
ド毎(30Hz)に信号極性が反転している。従って、
NTSCでは、その1/2の15Hzの表示のちらつ
き、即ちフリッカが発生する。フリッカは低周波になる
程、人間の目に認識されて目立ってくる。
示す説明図である。共通電極電圧VLCに対して正電圧の
場合を「+」、負電圧の場合を「−」とし、横方向に各
フィールド走査期間、縦方向に行画素を示す。1つの行
画素に注目すると、2線同時駆動方式では、2フィール
ド毎(30Hz)に信号極性が反転している。従って、
NTSCでは、その1/2の15Hzの表示のちらつ
き、即ちフリッカが発生する。フリッカは低周波になる
程、人間の目に認識されて目立ってくる。
【0015】また、あるフィールドの「+」または
「−」の組が次のフィールドでは1行ずれ、さらにフィ
ールドが進む度に1行ずれるため、人間の目には縞が流
れるように見え(ラインクロールという)、表示品位が
悪くなる。
「−」の組が次のフィールドでは1行ずれ、さらにフィ
ールドが進む度に1行ずれるため、人間の目には縞が流
れるように見え(ラインクロールという)、表示品位が
悪くなる。
【0016】上記解像度の低下やフリッカの発生を改善
する従来例として、フレームメモリを利用した倍速走査
法がある。図17はフレームメモリを利用した倍速走査
法における垂直走査パルス信号を示すタイミングチャー
トである。図において、画像信号(サンプリング信号)
と水平走査パルス信号の周波数を2倍にし、2水平走査
期間(2H)の信号は1水平走査期間に駆動される。
する従来例として、フレームメモリを利用した倍速走査
法がある。図17はフレームメモリを利用した倍速走査
法における垂直走査パルス信号を示すタイミングチャー
トである。図において、画像信号(サンプリング信号)
と水平走査パルス信号の周波数を2倍にし、2水平走査
期間(2H)の信号は1水平走査期間に駆動される。
【0017】この場合、1/2H毎、かつフィールド毎
に反転信号を生成すれば、フィールド毎に各画素の信号
極性を変えることができ、フリッカ成分は30Hzに改
善できる。
に反転信号を生成すれば、フィールド毎に各画素の信号
極性を変えることができ、フリッカ成分は30Hzに改
善できる。
【0018】
【発明が解決しようとする課題】しかしながら、上記従
来例には以下に掲げる問題があり、猶一層の改善が要望
された。即ち、駆動回路が簡単な2線同時駆動方式で
は、前述したように解像度の低下やフリッカが発生す
る。
来例には以下に掲げる問題があり、猶一層の改善が要望
された。即ち、駆動回路が簡単な2線同時駆動方式で
は、前述したように解像度の低下やフリッカが発生す
る。
【0019】また、その改善例としての倍速走査法で
は、フレームメモリや高帯域の信号処理ICが必要であ
り、非常に高価で消費電力の高い表示装置となってしま
う。
は、フレームメモリや高帯域の信号処理ICが必要であ
り、非常に高価で消費電力の高い表示装置となってしま
う。
【0020】そこで、本発明はフレームメモリを使用す
ることなく、簡単な回路の付加によりテレビジョンと同
等な走査線数の画素に行画素毎に反転信号を書き込み、
解像度の低下やフリッカの発生を抑えた画像表示を行う
ことができる液晶表示装置を提供することを目的とす
る。
ることなく、簡単な回路の付加によりテレビジョンと同
等な走査線数の画素に行画素毎に反転信号を書き込み、
解像度の低下やフリッカの発生を抑えた画像表示を行う
ことができる液晶表示装置を提供することを目的とす
る。
【0021】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1に係る液晶表示装置は、行列状に
画素が配置され、行画素毎に極性を反転させて画像信号
を書き込む液晶表示装置において、水平走査期間に応じ
た制御信号を発生する制御手段と、該制御信号にしたが
って前記画像信号を反転させる反転手段と、前記制御信
号にしたがって反転または非反転の前記画像信号を前記
行画素に書き込む第1書込手段と、該書き込まれる前記
画像信号と反対極性の前記画像信号を前記書込と同時に
記憶する蓄積手段と、該記憶された画像信号を、前記制
御信号に応じて次の行画素に書き込む第2書込手段とを
備える。
に、本発明の請求項1に係る液晶表示装置は、行列状に
画素が配置され、行画素毎に極性を反転させて画像信号
を書き込む液晶表示装置において、水平走査期間に応じ
た制御信号を発生する制御手段と、該制御信号にしたが
って前記画像信号を反転させる反転手段と、前記制御信
号にしたがって反転または非反転の前記画像信号を前記
行画素に書き込む第1書込手段と、該書き込まれる前記
画像信号と反対極性の前記画像信号を前記書込と同時に
記憶する蓄積手段と、該記憶された画像信号を、前記制
御信号に応じて次の行画素に書き込む第2書込手段とを
備える。
【0022】請求項2に係る液晶表示装置では、請求項
1に係る液晶表示装置において前記反転手段は、フィー
ルド周期毎に前記画像信号を反転させることを特徴とす
る。
1に係る液晶表示装置において前記反転手段は、フィー
ルド周期毎に前記画像信号を反転させることを特徴とす
る。
【0023】請求項3に係る液晶表示装置では、請求項
1に係る液晶表示装置において前記第1書込手段は奇数
行の行画素に書き込み、前記第2書込手段は偶数行の行
画素に書き込む手順と、前記第1書込手段は偶数行の行
画素に書き込み、前記第2書込手段は奇数行の行画素に
書き込む手順とを交互に繰り返すことを特徴とする。
1に係る液晶表示装置において前記第1書込手段は奇数
行の行画素に書き込み、前記第2書込手段は偶数行の行
画素に書き込む手順と、前記第1書込手段は偶数行の行
画素に書き込み、前記第2書込手段は奇数行の行画素に
書き込む手順とを交互に繰り返すことを特徴とする。
【0024】
【作用】本発明の請求項1に係る液晶表示装置では、行
画素毎に極性を反転させて画像信号を書き込む際に、制
御手段により水平走査期間に応じた制御信号を発生し、
反転手段により該制御信号にしたがって前記画像信号を
反転させ、第1書込手段により前記制御信号にしたがっ
て反転または非反転の前記画像信号を前記行画素に書き
込み、蓄積手段により該書き込まれる前記画像信号と反
対極性の前記画像信号を前記書込と同時に記憶し、第2
書込手段により該記憶された画像信号を前記制御信号に
応じて次の行画素に書き込む。
画素毎に極性を反転させて画像信号を書き込む際に、制
御手段により水平走査期間に応じた制御信号を発生し、
反転手段により該制御信号にしたがって前記画像信号を
反転させ、第1書込手段により前記制御信号にしたがっ
て反転または非反転の前記画像信号を前記行画素に書き
込み、蓄積手段により該書き込まれる前記画像信号と反
対極性の前記画像信号を前記書込と同時に記憶し、第2
書込手段により該記憶された画像信号を前記制御信号に
応じて次の行画素に書き込む。
【0025】
【実施例】本発明の液晶表示装置の実施例について説明
する。
する。
【0026】[第1実施例]図1は第1実施例の液晶表
示装置の構成を示すブロック図である。液晶表示装置1
は、表示画素部10、垂直走査回路20、サンプリング
回路30A、30B、水平走査回路40A、40B、信
号処理回路50、制御回路60、蓄積回路70、アンプ
80およびスイッチ回路90を備える。
示装置の構成を示すブロック図である。液晶表示装置1
は、表示画素部10、垂直走査回路20、サンプリング
回路30A、30B、水平走査回路40A、40B、信
号処理回路50、制御回路60、蓄積回路70、アンプ
80およびスイッチ回路90を備える。
【0027】本実施例の液晶表示装置1は垂直方向のデ
ータ線14に対して2つの画像入力手段を備えることに
特徴を有する。即ち、一方の画像入力手段はサンプリン
グ回路30Bおよび水平走査回路40Bから構成され、
他方の画像入力手段はサンプリング回路30A、水平走
査回路40Aおよび蓄積回路70から構成される。信号
処理回路50から出力されたカラー信号R、G、B(画
像信号)は直接にサンプリング回路30Bに導かれる系
と、アンプ80を経てサンプリング回路30Aに導かれ
る系に分かれる。
ータ線14に対して2つの画像入力手段を備えることに
特徴を有する。即ち、一方の画像入力手段はサンプリン
グ回路30Bおよび水平走査回路40Bから構成され、
他方の画像入力手段はサンプリング回路30A、水平走
査回路40Aおよび蓄積回路70から構成される。信号
処理回路50から出力されたカラー信号R、G、B(画
像信号)は直接にサンプリング回路30Bに導かれる系
と、アンプ80を経てサンプリング回路30Aに導かれ
る系に分かれる。
【0028】蓄積回路70は一般的に容量回路から形成
されるので、蓄積回路70からの画像信号が垂直方向の
データ線14を経て画素容量に転送されると、主に垂直
方向のデータ線14の寄生容量により信号振幅が低下す
るが、アンプ80により画像信号を増幅して信号振幅の
低下を補償する。
されるので、蓄積回路70からの画像信号が垂直方向の
データ線14を経て画素容量に転送されると、主に垂直
方向のデータ線14の寄生容量により信号振幅が低下す
るが、アンプ80により画像信号を増幅して信号振幅の
低下を補償する。
【0029】また、垂直走査回路20には、行画素の切
り替え手段であるスイッチ回路90が設けられている。
図2は表示画素部10、サンプリング回路30A、30
B、蓄積回路70およびスイッチ回路90の等価回路を
示す説明図である。
り替え手段であるスイッチ回路90が設けられている。
図2は表示画素部10、サンプリング回路30A、30
B、蓄積回路70およびスイッチ回路90の等価回路を
示す説明図である。
【0030】図2に示すように、垂直方向のデータ線1
4を基準電位Vcにリセットするトランジスタ17、ス
イッチングトランジスタ(sw31、sw32…)によ
りサンプリングされた画像信号を一時的に蓄積するコン
デンサ18(cT)、コンデンサ18に一時的に蓄積さ
れた画像信号を垂直方向のデータ線14に転送するため
のトランジスタ19、および垂直ゲートパルス信号(g
1、g2…)にしたがって行画素を選択するスイッチン
グトランジスタ(sw91、sw92)が設けられてい
る。
4を基準電位Vcにリセットするトランジスタ17、ス
イッチングトランジスタ(sw31、sw32…)によ
りサンプリングされた画像信号を一時的に蓄積するコン
デンサ18(cT)、コンデンサ18に一時的に蓄積さ
れた画像信号を垂直方向のデータ線14に転送するため
のトランジスタ19、および垂直ゲートパルス信号(g
1、g2…)にしたがって行画素を選択するスイッチン
グトランジスタ(sw91、sw92)が設けられてい
る。
【0031】図3は液晶表示装置1の駆動信号を示すタ
イミングチャートである。各トランジスタは入力パルス
信号のHレベルの期間に導通状態となる。図4は信号処
理回路50からの出力信号R、G、Bを示すタイミング
チャートである。信号処理回路50からの出力信号R、
G、Bは図中S2´に示すように一水平走査期間毎に反
転する信号である。
イミングチャートである。各トランジスタは入力パルス
信号のHレベルの期間に導通状態となる。図4は信号処
理回路50からの出力信号R、G、Bを示すタイミング
チャートである。信号処理回路50からの出力信号R、
G、Bは図中S2´に示すように一水平走査期間毎に反
転する信号である。
【0032】図3に示すように、水平走査期間のうち最
初のT1期間にパルス信号¢cによりリセットトランジ
スタ17を導通させ、垂直方向のデータ線14を基準電
位Vcにリセットする。
初のT1期間にパルス信号¢cによりリセットトランジ
スタ17を導通させ、垂直方向のデータ線14を基準電
位Vcにリセットする。
【0033】次のT2期間に水平走査パルス信号¢H1
(h11、h12)、垂直ゲートパルス信号g1、およ
び行画素選択パルス信号¢Bによりカラー信号(R、
G、B)が直接にL2行の画素に書き込まれる。このと
き、同時に水平走査パルス信号¢H2(h21、h2
2)により蓄積回路70のコンデンサ18にカラー信号
R´、G´、B´が蓄積される。T2期間が終了する
と、行画素選択パルス信号¢BがLレベルになることに
より、その行画素の画素トランジスタSW92は非導通
状態になり、書き込まれた電圧を保持する。
(h11、h12)、垂直ゲートパルス信号g1、およ
び行画素選択パルス信号¢Bによりカラー信号(R、
G、B)が直接にL2行の画素に書き込まれる。このと
き、同時に水平走査パルス信号¢H2(h21、h2
2)により蓄積回路70のコンデンサ18にカラー信号
R´、G´、B´が蓄積される。T2期間が終了する
と、行画素選択パルス信号¢BがLレベルになることに
より、その行画素の画素トランジスタSW92は非導通
状態になり、書き込まれた電圧を保持する。
【0034】T3期間では、パルス信号¢cによりリセ
ットトランジスタ17を導通させ、垂直方向のデータ線
14の残留電荷を除去し、データ線14を基準電位Vc
にリセットする。T4期間でパルス信号¢Tにより転送
トランジスタ19を導通させると共に、行選択パルス信
号¢AによりL1行の画素トランジスタSW91を導通
させ、コンデンサ18に蓄積されたカラー信号R´、G
´、B´を転送し、画素に書き込む。このとき、L1行
の画素に書き込まれた信号は、容量分割により信号レベ
ルが低下し、水平画素行L2に書き込まれた信号レベル
と同一になる。
ットトランジスタ17を導通させ、垂直方向のデータ線
14の残留電荷を除去し、データ線14を基準電位Vc
にリセットする。T4期間でパルス信号¢Tにより転送
トランジスタ19を導通させると共に、行選択パルス信
号¢AによりL1行の画素トランジスタSW91を導通
させ、コンデンサ18に蓄積されたカラー信号R´、G
´、B´を転送し、画素に書き込む。このとき、L1行
の画素に書き込まれた信号は、容量分割により信号レベ
ルが低下し、水平画素行L2に書き込まれた信号レベル
と同一になる。
【0035】次のT5期間でパルス信号¢cにより垂直
方向のデータ線14を基準電圧Vcにリセットした後、
T6期間に水平走査パルス信号¢H1(h11、h1
2)と垂直ゲートパルス信号g2、および行画素選択パ
ルス信号¢Aにより、カラー信号R、G、Bが直接にL
3行の画素に書き込まれる。
方向のデータ線14を基準電圧Vcにリセットした後、
T6期間に水平走査パルス信号¢H1(h11、h1
2)と垂直ゲートパルス信号g2、および行画素選択パ
ルス信号¢Aにより、カラー信号R、G、Bが直接にL
3行の画素に書き込まれる。
【0036】前述と同様の動作で同時に水平走査パルス
信号¢H2(h21、h22)により蓄積回路70のコ
ンデンサ18にカラー信号R´、G´、B´が蓄積され
る。T6期間が終了すると、行画素選択パルス信号¢A
がLレベルになり、書き込まれた電圧を保持する。
信号¢H2(h21、h22)により蓄積回路70のコ
ンデンサ18にカラー信号R´、G´、B´が蓄積され
る。T6期間が終了すると、行画素選択パルス信号¢A
がLレベルになり、書き込まれた電圧を保持する。
【0037】T7期間で、パルス信号¢cによりデータ
線14を基準電圧Vcにリセットした後、T8期間にパ
ルス信号¢T、および行画素選択パルス信号¢Bにより
行画素L4を導通させ、コンデンサ18に蓄積されたカ
ラー信号R´、G´、B´を転送して画素に書き込む。
線14を基準電圧Vcにリセットした後、T8期間にパ
ルス信号¢T、および行画素選択パルス信号¢Bにより
行画素L4を導通させ、コンデンサ18に蓄積されたカ
ラー信号R´、G´、B´を転送して画素に書き込む。
【0038】このように、一水平走査期間(1H)の一
連のパルス信号により信号処理回路50からのカラー信
号R、G、BおよびR´、G´、B´が異なるタイミン
グで2つの行画素に書き込まれる。
連のパルス信号により信号処理回路50からのカラー信
号R、G、BおよびR´、G´、B´が異なるタイミン
グで2つの行画素に書き込まれる。
【0039】したがって、2つの行画素間では、画素信
号のサンプリング周波数が従来の2倍となり、解像度を
向上でき、サンプリングの折り返し歪による色モアレも
低減できる。
号のサンプリング周波数が従来の2倍となり、解像度を
向上でき、サンプリングの折り返し歪による色モアレも
低減できる。
【0040】パルス信号¢H1のh11、h12および
¢H2のh21、h22のスタートタイミングのずれは
2つの行画素間の同一色信号の空間的配置の4画素ずれ
を考慮したものである。
¢H2のh21、h22のスタートタイミングのずれは
2つの行画素間の同一色信号の空間的配置の4画素ずれ
を考慮したものである。
【0041】図5はテレビジョンと同等な走査線の画素
に反転信号を書き込む信号処理回路50の構成を示すブ
ロック図である。信号処理回路50はガンマ処理回路5
0Aを備える。ガンマ処理回路50Aでは、テレビジョ
ン信号である入力信号R、G、Bを液晶の入出力特性に
変換するためのガンマ処理が行われる。
に反転信号を書き込む信号処理回路50の構成を示すブ
ロック図である。信号処理回路50はガンマ処理回路5
0Aを備える。ガンマ処理回路50Aでは、テレビジョ
ン信号である入力信号R、G、Bを液晶の入出力特性に
変換するためのガンマ処理が行われる。
【0042】ガンマ処理が行われた信号S1(図11参
照)は、パルス信号¢FRPで制御される反転制御回路
50Bで1水平走査期間毎かつ1フィールド周期毎の反
転信号S2´に変換される(図4)。
照)は、パルス信号¢FRPで制御される反転制御回路
50Bで1水平走査期間毎かつ1フィールド周期毎の反
転信号S2´に変換される(図4)。
【0043】反転信号S2´はサンプリング回路30B
に直接に入力されると共に、アンプ80で反転されてか
らサンプリング回路30Aに入力される。
に直接に入力されると共に、アンプ80で反転されてか
らサンプリング回路30Aに入力される。
【0044】サンプリング回路30Aからの出力信号は
蓄積回路70で一時的に蓄積された後、ブランキング期
間に行画素に書き込まれる。
蓄積回路70で一時的に蓄積された後、ブランキング期
間に行画素に書き込まれる。
【0045】サンプリング回路30A、30Bに、この
ような信号が入力された場合、各行の極性は最初の水平
走査期間のカラー信号R、G、Bの極性は「+」になる
ので、L1行の画素の極性は「−」で、L2行の画素の
極性は「+」になる。
ような信号が入力された場合、各行の極性は最初の水平
走査期間のカラー信号R、G、Bの極性は「+」になる
ので、L1行の画素の極性は「−」で、L2行の画素の
極性は「+」になる。
【0046】つぎの水平走査期間では、カラー信号R、
G、Bの極性が反転して「−」になるので、カラー信号
R´、G´、B´の極性は「+」になる。従って、L3
行の画素の極性は「−」で、L4行の画素の極性は
「+」になる。
G、Bの極性が反転して「−」になるので、カラー信号
R´、G´、B´の極性は「+」になる。従って、L3
行の画素の極性は「−」で、L4行の画素の極性は
「+」になる。
【0047】以上示したような書き込みを2水平走査期
間中に行い、これを後に続く水平走査期間中も繰り返す
ことで、隣接する各行の画素の極性は互いに反対にな
る。
間中に行い、これを後に続く水平走査期間中も繰り返す
ことで、隣接する各行の画素の極性は互いに反対にな
る。
【0048】次のフィールドでは、信号極性が反転して
(図4参照)、最初の水平走査期間のカラー信号R、
G、Bの極性は「−」、カラー信号R´、G´、B´の
極性は「+」になるので、L1行の画素の極性は「+」
で、L2行の画素の極性は「−」になる。
(図4参照)、最初の水平走査期間のカラー信号R、
G、Bの極性は「−」、カラー信号R´、G´、B´の
極性は「+」になるので、L1行の画素の極性は「+」
で、L2行の画素の極性は「−」になる。
【0049】また、次の水平走査期間では、カラー信号
R、G、Bの極性が反転して「+」になるので、カラー
信号R´、G´、B´の極性は「−」になる。従って、
L3行の画素の極性は「+」で、L4行の画素の極性は
「−」になる。
R、G、Bの極性が反転して「+」になるので、カラー
信号R´、G´、B´の極性は「−」になる。従って、
L3行の画素の極性は「+」で、L4行の画素の極性は
「−」になる。
【0050】このように、各画素に書き込まれる信号の
極性は、行画素毎に反転、かつフィールド周期毎に反転
する。
極性は、行画素毎に反転、かつフィールド周期毎に反転
する。
【0051】[第2実施例]つぎに、第2実施例の液晶
表示装置について説明する。図6は第2実施例の液晶表
示装置1の駆動信号を示すタイミングチャートである。
前記第1実施例と同一の構成要素には同一の番号が付さ
れている。
表示装置について説明する。図6は第2実施例の液晶表
示装置1の駆動信号を示すタイミングチャートである。
前記第1実施例と同一の構成要素には同一の番号が付さ
れている。
【0052】第2実施例では、T2期間にサンプリング
回路30Bで垂直方向のデータ線14に画像信号を一時
的に蓄積し、T3期間にパルス信号¢Bにより対応する
画素に蓄積された画像信号を転送する。
回路30Bで垂直方向のデータ線14に画像信号を一時
的に蓄積し、T3期間にパルス信号¢Bにより対応する
画素に蓄積された画像信号を転送する。
【0053】T3´期間にデータ線14を基準電位Vc
にリセットし、T4期間にパルス信号¢A´および¢T
´により対応する画素にコンデンサ18に蓄積された信
号を転送する。
にリセットし、T4期間にパルス信号¢A´および¢T
´により対応する画素にコンデンサ18に蓄積された信
号を転送する。
【0054】同様に、T6期間にサンプリング回路30
Bで垂直方向のデータ線14に画像信号を一時的に蓄積
し、T7期間にパルス信号¢A´により対応する画素に
蓄積された画像信号を転送し、T7´期間にデータ線1
4をVcにリセットした後、T8期間にパルス信号¢B
´と¢T´により、対応する画素にコンデンサ18に蓄
積された信号を転送する。
Bで垂直方向のデータ線14に画像信号を一時的に蓄積
し、T7期間にパルス信号¢A´により対応する画素に
蓄積された画像信号を転送し、T7´期間にデータ線1
4をVcにリセットした後、T8期間にパルス信号¢B
´と¢T´により、対応する画素にコンデンサ18に蓄
積された信号を転送する。
【0055】図7はデータ線14の前段に設けられたバ
ッファ回路100Bを示す説明図である。バッファ回路
100Bをデータ線14に設けたことにより、容量分割
による信号振幅の低下を避けることができ、前記第1実
施例のアンプ80を省くことができる。また、バッファ
回路100Aを設けることによりバッファ回路間の一定
のオフセット電圧を相殺することができる。
ッファ回路100Bを示す説明図である。バッファ回路
100Bをデータ線14に設けたことにより、容量分割
による信号振幅の低下を避けることができ、前記第1実
施例のアンプ80を省くことができる。また、バッファ
回路100Aを設けることによりバッファ回路間の一定
のオフセット電圧を相殺することができる。
【0056】尚、前記第1および第2実施例はカラー画
素配置に適用されたが、特に限定されるものではなくモ
ノクロ画素配置であってもよい。図8はモノクロ画素配
置を示す説明図である。データ線14に接続される画素
配置が2色の繰り返しの場合であるが、この場合におい
てもサンプリング回路のタイミングを変えることにより
同様に適用できる。
素配置に適用されたが、特に限定されるものではなくモ
ノクロ画素配置であってもよい。図8はモノクロ画素配
置を示す説明図である。データ線14に接続される画素
配置が2色の繰り返しの場合であるが、この場合におい
てもサンプリング回路のタイミングを変えることにより
同様に適用できる。
【0057】図9は第2実施例における信号処理回路5
0の構成を示すブロック図である。ガンマ処理回路50
Aから出力された信号は2系統の反転制御回路50B、
50Cに入力される。反転制御回路50B、50Cで
は、制御回路60からの制御信号¢FRPによって画像
信号が反転されサンプリング回路30A、サンプリング
回路30Bにそれぞれ入力されるが、反転制御回路50
Bにはインバータ35で反転された制御信号が入力され
る。このような構成においても、前記第1実施例と同様
の効果を挙げることができる。
0の構成を示すブロック図である。ガンマ処理回路50
Aから出力された信号は2系統の反転制御回路50B、
50Cに入力される。反転制御回路50B、50Cで
は、制御回路60からの制御信号¢FRPによって画像
信号が反転されサンプリング回路30A、サンプリング
回路30Bにそれぞれ入力されるが、反転制御回路50
Bにはインバータ35で反転された制御信号が入力され
る。このような構成においても、前記第1実施例と同様
の効果を挙げることができる。
【0058】
【発明の効果】本発明の請求項1に係る液晶表示装置に
よれば、行画素毎に極性を反転させて画像信号を書き込
む際に、制御手段により水平走査期間に応じた制御信号
を発生し、反転手段により該制御信号にしたがって前記
画像信号を反転させ、第1書込手段により前記制御信号
にしたがって反転または非反転の前記画像信号を前記行
画素に書き込み、蓄積手段により該書き込まれる前記画
像信号と反対極性の前記画像信号を同時に記憶し、第2
書込手段により該記憶された画像信号を前記制御信号に
応じて次の行画素に書き込むので、簡易な回路の付加で
入力反転信号の極性を制御し、行画素毎に極性を反転さ
せる水平走査の周波数を高めることができ、フリッカを
抑えることができる。
よれば、行画素毎に極性を反転させて画像信号を書き込
む際に、制御手段により水平走査期間に応じた制御信号
を発生し、反転手段により該制御信号にしたがって前記
画像信号を反転させ、第1書込手段により前記制御信号
にしたがって反転または非反転の前記画像信号を前記行
画素に書き込み、蓄積手段により該書き込まれる前記画
像信号と反対極性の前記画像信号を同時に記憶し、第2
書込手段により該記憶された画像信号を前記制御信号に
応じて次の行画素に書き込むので、簡易な回路の付加で
入力反転信号の極性を制御し、行画素毎に極性を反転さ
せる水平走査の周波数を高めることができ、フリッカを
抑えることができる。
【0059】また、フレームメモリを使用しなくても済
むので、低消費電力で回路規模を小さくでき、しかも安
価に提供できる。
むので、低消費電力で回路規模を小さくでき、しかも安
価に提供できる。
【0060】請求項2に係る液晶表示装置によれば、前
記反転手段は、フィールド周期毎に前記画像信号を反転
させるので、より一層フリッカを抑えることができ、表
示品位を高めることができる。
記反転手段は、フィールド周期毎に前記画像信号を反転
させるので、より一層フリッカを抑えることができ、表
示品位を高めることができる。
【0061】請求項3に係る液晶表示装置によれば、前
記第1書込手段は奇数行の行画素に書き込み、前記第2
書込手段は偶数行の行画素に書き込む手順と、前記第1
書込手段は偶数行の行画素に書き込み、前記第2書込手
段は奇数行の行画素に書き込む手順とを交互に繰り返す
ので、表示品位を高めることができる。
記第1書込手段は奇数行の行画素に書き込み、前記第2
書込手段は偶数行の行画素に書き込む手順と、前記第1
書込手段は偶数行の行画素に書き込み、前記第2書込手
段は奇数行の行画素に書き込む手順とを交互に繰り返す
ので、表示品位を高めることができる。
【図1】第1実施例の液晶表示装置の構成を示すブロッ
ク図である。
ク図である。
【図2】表示画素部10、サンプリング回路30A、3
0B、蓄積回路70およびスイッチ回路90の等価回路
を示す説明図である。
0B、蓄積回路70およびスイッチ回路90の等価回路
を示す説明図である。
【図3】液晶表示装置1の駆動信号を示すタイミングチ
ャートである。
ャートである。
【図4】信号処理回路50からの出力信号R、G、Bを
示すタイミングチャートである。
示すタイミングチャートである。
【図5】テレビジョンと同等な走査線の画素に反転信号
を書き込む信号処理回路50の構成を示すブロック図で
ある。
を書き込む信号処理回路50の構成を示すブロック図で
ある。
【図6】第2実施例の液晶表示装置1の駆動信号を示す
タイミングチャートである。
タイミングチャートである。
【図7】データ線14の前段に設けられたバッファ回路
100Bを示す説明図である。
100Bを示す説明図である。
【図8】モノクロ画素配置を示す説明図である。
【図9】第2実施例における信号処理回路50の構成を
示すブロック図である。
示すブロック図である。
【図10】従来のカラー液晶表示装置の構成を示すブロ
ック図である。
ック図である。
【図11】信号処理回路50aに入力される画像信号を
示すタイミングチャートである。
示すタイミングチャートである。
【図12】水平走査期間(1H)毎に反転される信号の
波形を示すタイミングチャートである。
波形を示すタイミングチャートである。
【図13】表示画素部10aおよびサンプリング回路3
0aの等価回路を示す説明図である。
0aの等価回路を示す説明図である。
【図14】従来のテレビジョンにおけるインターレース
(飛び越し)走査を示す説明図である。
(飛び越し)走査を示す説明図である。
【図15】図14に示した飛び越し走査における水平走
査パルス信号(¢h1、¢h2…)および垂直走査パル
ス信号(¢g1、¢g2…)を示すタイミングチャート
である。
査パルス信号(¢h1、¢h2…)および垂直走査パル
ス信号(¢g1、¢g2…)を示すタイミングチャート
である。
【図16】各画素に書き込まれた信号極性を示す説明図
である。
である。
【図17】フレームメモリを利用した倍速走査法におけ
る垂直走査パルス信号を示すタイミングチャートであ
る。
る垂直走査パルス信号を示すタイミングチャートであ
る。
1 液晶表示装置 10 表示画素部 14 データ線 20 垂直走査回路 30A、30B サンプリング回路 40A、40B 水平走査回路 50 信号処理回路 60 制御回路 70 蓄積回路
Claims (3)
- 【請求項1】 行列状に画素が配置され、 行画素毎に極性を反転させて画像信号を書き込む液晶表
示装置において、 水平走査期間に応じた制御信号を発生する制御手段と、 該制御信号にしたがって前記画像信号を反転させる反転
手段と、 前記制御信号にしたがって反転または非反転の前記画像
信号を前記行画素に書き込む第1書込手段と、 該書き込まれる前記画像信号と反対極性の前記画像信号
を前記書込と同時に記憶する蓄積手段と、 該記憶された画像信号を、前記制御信号に応じて次の行
画素に書き込む第2書込手段とを備えたことを特徴とす
る液晶表示装置。 - 【請求項2】 前記反転手段は、フィールド周期毎に前
記画像信号を反転させることを特徴とする請求項1記載
の液晶表示装置。 - 【請求項3】 前記第1書込手段は奇数行の行画素に書
き込み、前記第2書込手段は偶数行の行画素に書き込む
手順と、前記第1書込手段は偶数行の行画素に書き込
み、前記第2書込手段は奇数行の行画素に書き込む手順
とを交互に繰り返すことを特徴とする請求項1記載の液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2748195A JPH08201769A (ja) | 1995-01-24 | 1995-01-24 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2748195A JPH08201769A (ja) | 1995-01-24 | 1995-01-24 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08201769A true JPH08201769A (ja) | 1996-08-09 |
Family
ID=12222325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2748195A Pending JPH08201769A (ja) | 1995-01-24 | 1995-01-24 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08201769A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000214828A (ja) * | 1999-01-21 | 2000-08-04 | Fujitsu Ltd | 液晶表示装置 |
| KR20010017524A (ko) * | 1999-08-12 | 2001-03-05 | 윤종용 | 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치 |
| US6259504B1 (en) | 1997-12-22 | 2001-07-10 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display having split data lines |
| KR100318004B1 (ko) * | 1998-05-07 | 2001-12-24 | 가타오카 마사타카 | 액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판 |
| KR100457832B1 (ko) * | 2000-09-29 | 2004-11-18 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동 방법 및 전기 광학 장치 및 전자기기 |
| JP2008089823A (ja) * | 2006-09-29 | 2008-04-17 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路、表示装置及びマトリックス表示装置の駆動方法 |
| US8330700B2 (en) | 2007-03-29 | 2012-12-11 | Casio Computer Co., Ltd. | Driving circuit and driving method of active matrix display device, and active matrix display device |
| CN104483794A (zh) * | 2014-12-29 | 2015-04-01 | 上海天马微电子有限公司 | 阵列基板、显示面板及其驱动方法,显示装置 |
-
1995
- 1995-01-24 JP JP2748195A patent/JPH08201769A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259504B1 (en) | 1997-12-22 | 2001-07-10 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display having split data lines |
| KR100318004B1 (ko) * | 1998-05-07 | 2001-12-24 | 가타오카 마사타카 | 액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판 |
| JP2000214828A (ja) * | 1999-01-21 | 2000-08-04 | Fujitsu Ltd | 液晶表示装置 |
| KR20010017524A (ko) * | 1999-08-12 | 2001-03-05 | 윤종용 | 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치 |
| KR100457832B1 (ko) * | 2000-09-29 | 2004-11-18 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동 방법 및 전기 광학 장치 및 전자기기 |
| JP2008089823A (ja) * | 2006-09-29 | 2008-04-17 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路、表示装置及びマトリックス表示装置の駆動方法 |
| US8159435B2 (en) | 2006-09-29 | 2012-04-17 | Casio Computer Co., Ltd. | Active matrix type display device which compensates for an electrical potential variation caused by inter-pixel parasitic capacitance between two adjacent pixels connected to different signal lines |
| US8330700B2 (en) | 2007-03-29 | 2012-12-11 | Casio Computer Co., Ltd. | Driving circuit and driving method of active matrix display device, and active matrix display device |
| CN104483794A (zh) * | 2014-12-29 | 2015-04-01 | 上海天马微电子有限公司 | 阵列基板、显示面板及其驱动方法,显示装置 |
| CN104483794B (zh) * | 2014-12-29 | 2017-06-13 | 上海天马微电子有限公司 | 阵列基板、显示面板及其驱动方法,显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| EP0686958B1 (en) | DC compensation for interlaced display | |
| US6072457A (en) | Display and its driving method | |
| EP0382567B1 (en) | Liquid crystal display device and driving method therefor | |
| US6628253B1 (en) | Picture display device and method of driving the same | |
| JPH0756143A (ja) | 画像表示装置 | |
| US5883608A (en) | Inverted signal generation circuit for display device, and display apparatus using the same | |
| JPH0950265A (ja) | カラー表示装置の駆動回路 | |
| JPH08201769A (ja) | 液晶表示装置 | |
| JPH07140933A (ja) | 液晶表示装置の駆動方法 | |
| JP3192574B2 (ja) | ディスプレイ | |
| JP3390175B2 (ja) | 液晶表示装置 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JP3311224B2 (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 | |
| JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPWO1995020209A1 (ja) | 液晶表示装置 | |
| JP3234965B2 (ja) | カラー液晶表示装置 | |
| JP3738311B2 (ja) | 液晶表示駆動装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH0564108A (ja) | 液晶tvの駆動回路 | |
| JP2524112B2 (ja) | 液晶表示装置 | |
| JP3135456B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPS6385598A (ja) | アクテイブマトリクス液晶表示パネルの駆動方法 | |
| JP3167078B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JP2003150126A (ja) | 表示駆動装置 |