JPS59160880A - 磁気バブルメモリデバイス - Google Patents
磁気バブルメモリデバイスInfo
- Publication number
- JPS59160880A JPS59160880A JP58033759A JP3375983A JPS59160880A JP S59160880 A JPS59160880 A JP S59160880A JP 58033759 A JP58033759 A JP 58033759A JP 3375983 A JP3375983 A JP 3375983A JP S59160880 A JPS59160880 A JP S59160880A
- Authority
- JP
- Japan
- Prior art keywords
- bubble
- readout
- major line
- memory device
- bubble memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
- G11C19/0883—Means for switching magnetic domains from one path into another path, i.e. transfer switches, swap gates or decoders
- G11C19/0891—Means for switching magnetic domains from one path into another path, i.e. transfer switches, swap gates or decoders using hybrid structure, e.g. ion doped layers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はイオン注入バブルデバイスとパーマロイバブル
デバイスとを合成した磁気バブルメモリデバイスに関す
るものである。
デバイスとを合成した磁気バブルメモリデバイスに関す
るものである。
（２）技術の背景
最近、磁気バブルメモリデバイスにおいて、そのバブル
転送路全イオン注入法によ多形成し記憶密度を高度化す
る方法が用いられている。しかしこのイオン注入法によ
るバブル転送路は、その駆動ノリ―ンの駆動力が従来の
ノＪ？−マロイパターンよシも小さいという欠点があシ
、比較的強い駆動力を必要とするファンクションダート
の設計が困難であった。このためこのような箇所ではパ
ーマロイパターンを用いることが考えられ、イオン注入
バフルデバイスとノや一マロイパプルデバイスを合成し
た磁気パズルメモリデバイスが開発されている。
転送路全イオン注入法によ多形成し記憶密度を高度化す
る方法が用いられている。しかしこのイオン注入法によ
るバブル転送路は、その駆動ノリ―ンの駆動力が従来の
ノＪ？−マロイパターンよシも小さいという欠点があシ
、比較的強い駆動力を必要とするファンクションダート
の設計が困難であった。このためこのような箇所ではパ
ーマロイパターンを用いることが考えられ、イオン注入
バフルデバイスとノや一マロイパプルデバイスを合成し
た磁気パズルメモリデバイスが開発されている。
（３）従来技術と問題点
第１図は従来のイオン注入バブルデバイスとパーマロイ
パズルデバイスとを合成した磁気バブルメモリデバイス
を説明するための図である。同図において、１はバブル
発生器、２は書き込み用メジャーライン、３は双方向ダ
ート、４はマイナーループ、５はブロックレプリケート
ゲート、６は読み出し用メジャーラインをそれぞれ示し
ている。
パズルデバイスとを合成した磁気バブルメモリデバイス
を説明するための図である。同図において、１はバブル
発生器、２は書き込み用メジャーライン、３は双方向ダ
ート、４はマイナーループ、５はブロックレプリケート
ゲート、６は読み出し用メジャーラインをそれぞれ示し
ている。
なお書き込み用メジャーライン２とマイナーループ４と
はイオン注入法によって形成され、読み出し用メジャー
ライン６は非イオン注入領域にノ母−マロイパターンに
よ多形成されている。
はイオン注入法によって形成され、読み出し用メジャー
ライン６は非イオン注入領域にノ母−マロイパターンに
よ多形成されている。
図ノ如〈従来のイオン注入バブルデバイスとパーマロイ
バブルを合成した磁気バブルメモリデバイスはレプリケ
ートダート５がメジャーライン６上にあり、これを用い
てマイナーループ４と接続し、他端にスワップあるいは
双方向ダート３を用いて構成されている。
バブルを合成した磁気バブルメモリデバイスはレプリケ
ートダート５がメジャーライン６上にあり、これを用い
てマイナーループ４と接続し、他端にスワップあるいは
双方向ダート３を用いて構成されている。
このような従来の磁気バブルメモリデバイスにおいては
、駆動磁界九の回転方向が図の如く反時計方向である場
合゛、バブル発生器１から発生されたパズルは書き込み
用メジャーライン２を右方に転送されて一列に並んだ後
、−斉にマイナーループ４に転送格納され、読み出され
るときは読み出し用メジャーライン６にマイナールーツ
４の１ペ一ジ分のバブルが一斉に転送され、−列に並ん
で左方へ転送されて検出器によシ読み出されることにな
る。このため書き込み時のバブル情報列と読み出し時の
バブル情報列が反転してしまう（例えば’１０１０”が
“０１０１”となる。）という欠点があった。
、駆動磁界九の回転方向が図の如く反時計方向である場
合゛、バブル発生器１から発生されたパズルは書き込み
用メジャーライン２を右方に転送されて一列に並んだ後
、−斉にマイナーループ４に転送格納され、読み出され
るときは読み出し用メジャーライン６にマイナールーツ
４の１ペ一ジ分のバブルが一斉に転送され、−列に並ん
で左方へ転送されて検出器によシ読み出されることにな
る。このため書き込み時のバブル情報列と読み出し時の
バブル情報列が反転してしまう（例えば’１０１０”が
“０１０１”となる。）という欠点があった。
（４）発明の目的
本発明は上記従来の欠点に鑑み、イオン注入バブルデバ
イストノや−マロイバブルデバイストヲ合成した磁気バ
ブルメモリデバイスにおいて、読み出し時のバブル情報
列を書き込み時のバブル情報列と一致せしめた磁気バブ
ルメモリデバイスヲ提供することを目的とするものであ
る。
イストノや−マロイバブルデバイストヲ合成した磁気バ
ブルメモリデバイスにおいて、読み出し時のバブル情報
列を書き込み時のバブル情報列と一致せしめた磁気バブ
ルメモリデバイスヲ提供することを目的とするものであ
る。
（５）発明の構成
そしてこの目的は本発明によれば、マイナールーズ部を
イオン注入法によシ形成し、読み出し用メジャーライン
及びレゾリケータ七ノ母−マロイで形成した磁気バブル
メモリデバイスにおいて、レプリケートと読み出し用メ
ジャーラインとの間にマージ回路を設けたことを特徴と
する磁気バブルメモリデバイスを提供することによって
達成される。
イオン注入法によシ形成し、読み出し用メジャーライン
及びレゾリケータ七ノ母−マロイで形成した磁気バブル
メモリデバイスにおいて、レプリケートと読み出し用メ
ジャーラインとの間にマージ回路を設けたことを特徴と
する磁気バブルメモリデバイスを提供することによって
達成される。
（６）１発明の実施例 −
以下本発明実施例を図面によって詳述する。
第２図は本発明による磁気バブルメモリデバイス全説明
するための図である。同図において、１０はイオン注入
法によって形成されたマイナーループ、１１はパーマロ
イビクスパターン、１２はブロックレグリケードゲート
コンダクタ−１１３はパーマロイによる転送路、１４は
マージ回路、１５はパーマロイによる読み出し用メジャ
ーラインをそれぞれ示している。なお図ではパズル発生
器、書き込み用メジャーライン、双方向ダートは図示を
省略しているが、これらは第１図と同様である。
するための図である。同図において、１０はイオン注入
法によって形成されたマイナーループ、１１はパーマロ
イビクスパターン、１２はブロックレグリケードゲート
コンダクタ−１１３はパーマロイによる転送路、１４は
マージ回路、１５はパーマロイによる読み出し用メジャ
ーラインをそれぞれ示している。なお図ではパズル発生
器、書き込み用メジャーライン、双方向ダートは図示を
省略しているが、これらは第１図と同様である。
本実施例は、マイナールーｆ１０、レゾリケードゲート
１２、ピカクスノやターン１１に接続して転送路１３が
あシ、これがマージ回路１４ｆ：通して読み出し用メジ
ャーライン１５に接続している。
１２、ピカクスノやターン１１に接続して転送路１３が
あシ、これがマージ回路１４ｆ：通して読み出し用メジ
ャーライン１５に接続している。
このように構成された本実施例は、バブル発生器で発生
したバブル書き込み用メジャーラインを右方向へ転送さ
れトランスファダートによシマイナーループ１０に入る
。（以上は第１図と同様）マイナールーツ、１０のバブ
ルはブロックレゾリケードゲート１２によシ分割され一
方のバブルはマイナールーツに戻シ、他方のバブルはビ
カクスパターンに接続した転送路１３を転送され、矢印
の如くマージ回路１４によ多方向を変換され為読み出し
用メジャーライン１５を右方に転送される。
したバブル書き込み用メジャーラインを右方向へ転送さ
れトランスファダートによシマイナーループ１０に入る
。（以上は第１図と同様）マイナールーツ、１０のバブ
ルはブロックレゾリケードゲート１２によシ分割され一
方のバブルはマイナールーツに戻シ、他方のバブルはビ
カクスパターンに接続した転送路１３を転送され、矢印
の如くマージ回路１４によ多方向を変換され為読み出し
用メジャーライン１５を右方に転送される。
従って読み出し用メジャーライン上のバブル情報列の時
系列は書き込み時のそれと一致する。
系列は書き込み時のそれと一致する。
（７）発明の効果
以上詳細に説明したように本発明の磁気バブルメモリデ
バイスはイオン注入法によるマイナーループとノぐ−々
ロイによる読み出し用メジャーラインを用いた場合、そ
のレプリケートダートと読み出し、用メジャーラインと
の間にマージ回路を設けることによシ、善き込み時と読
み出し時のバブル情報列の時系列を一致せしめたもので
あり、現在実用化されている他のバブルメモリとの互換
性、周辺回路の単純化などが得られるといった効果大な
るものである。
バイスはイオン注入法によるマイナーループとノぐ−々
ロイによる読み出し用メジャーラインを用いた場合、そ
のレプリケートダートと読み出し、用メジャーラインと
の間にマージ回路を設けることによシ、善き込み時と読
み出し時のバブル情報列の時系列を一致せしめたもので
あり、現在実用化されている他のバブルメモリとの互換
性、周辺回路の単純化などが得られるといった効果大な
るものである。
第１図は従来のイオン注入バブルデバイスとパーマロイ
バブルデバイスとを合成した磁気バブルメモリデバイス
を説明するだめの図、嬉２図は本発明による磁気バブル
メモリデバイスを説明するだめの図である。 図面において、１０はマイナールーズ、１１はパーマロ
イヒ力りスパターン、１２はブロックレノリケードゲー
トコンダクタ−１１３は転送路、１４はマージ回路、１
５は読み出し用メジャーライン全それぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第 １図 −〉バブル転送方向
バブルデバイスとを合成した磁気バブルメモリデバイス
を説明するだめの図、嬉２図は本発明による磁気バブル
メモリデバイスを説明するだめの図である。 図面において、１０はマイナールーズ、１１はパーマロ
イヒ力りスパターン、１２はブロックレノリケードゲー
トコンダクタ−１１３は転送路、１４はマージ回路、１
５は読み出し用メジャーライン全それぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第 １図 −〉バブル転送方向
Claims (1)
- １、マイナーループ部をイオン注入法により形成し、読
み出し用メジャーライン及びレプリケータをノクーマロ
イで形成した磁気バブルメモリデバイスにおいて、レプ
リケータと読み出し用メジャーラインとの間にマージ回
路を設けたこと全特徴とする磁気バブルメモリデバイス
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58033759A JPS59160880A (ja) | 1983-03-03 | 1983-03-03 | 磁気バブルメモリデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58033759A JPS59160880A (ja) | 1983-03-03 | 1983-03-03 | 磁気バブルメモリデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59160880A true JPS59160880A (ja) | 1984-09-11 |
Family
ID=12395356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58033759A Pending JPS59160880A (ja) | 1983-03-03 | 1983-03-03 | 磁気バブルメモリデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59160880A (ja) |
-
1983
- 1983-03-03 JP JP58033759A patent/JPS59160880A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3868531B2 (ja) | 同期デュアルポートランダムアクセスメモリ装置 | |
| JPS5631154A (en) | Memory device | |
| JPS59160880A (ja) | 磁気バブルメモリデバイス | |
| JPH0313673B2 (ja) | ||
| US4386417A (en) | High performance bubble chip architecture | |
| JPS5677968A (en) | Hierarchy memory element | |
| JPS54102938A (en) | Pattern generator for logic circuit test | |
| JPS5654697A (en) | Memory device | |
| JPS5532261A (en) | Memory control system | |
| JPS55110334A (en) | Data collector | |
| JPS54142031A (en) | Memory circuit | |
| JPS6118276B2 (ja) | ||
| SU860134A1 (ru) | Оперативное запоминающее устройство | |
| JPS60117483A (ja) | 磁気バブルメモリデバイス | |
| JPS5994291A (ja) | 磁気バブルメモリ素子 | |
| JPS57192152A (en) | Message communicating system | |
| JPS6267788A (ja) | 磁気バブル素子 | |
| JPS5990282A (ja) | 磁気バブルメモリ装置 | |
| JPS5517857A (en) | Ic memory trouble switching system | |
| JPS5470737A (en) | Bubble memory device | |
| KR960004066B1 (en) | Magnetic transducer head structure with reduced leakage between core circuits | |
| JPS5384437A (en) | Control system for test pattern generation | |
| JPS62275382A (ja) | 磁気バブルメモリ素子 | |
| JPS5965990A (ja) | 磁気バブルトランスフア−ゲ−ト | |
| JPS59217288A (ja) | 記憶装置 |