JPS59161122A - Driving circuit of transistor - Google Patents

Driving circuit of transistor

Info

Publication number
JPS59161122A
JPS59161122A JP58034585A JP3458583A JPS59161122A JP S59161122 A JPS59161122 A JP S59161122A JP 58034585 A JP58034585 A JP 58034585A JP 3458583 A JP3458583 A JP 3458583A JP S59161122 A JPS59161122 A JP S59161122A
Authority
JP
Japan
Prior art keywords
transistor
winding
source
gate
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58034585A
Other languages
Japanese (ja)
Other versions
JPH0336333B2 (en
Inventor
Tomohisa Yamada
智久 山田
Yoshihiko Fukuhara
福原 佳彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
NTT Inc
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP58034585A priority Critical patent/JPS59161122A/en
Publication of JPS59161122A publication Critical patent/JPS59161122A/en
Publication of JPH0336333B2 publication Critical patent/JPH0336333B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To execute at a high speed a turn-off operation of a transistor to be driven, by using an MOSFET for a turn-off control of the transistor to be driven, and also adding a winding to a transformer. CONSTITUTION:A series circuit of a winding 5 of a transformer and a diode 8A is connected between the gate and the source of a transistor to be driven TR9, by the polarity by which the TR9 is turned on when a TR2 of a driving switch element is turned on. Also, the source and the drain of an MOSFET 10A (N channel type) for a turn-off control of the TR9 are connected to the gate and the source of the TR9, respectively. Moreover, the gate and the source of the FET10A are connected to both ends of other winding 5A provided on a transformer 3A. By forming in this way, a turn-off operation of the transistor to be driven is executed at a high speed.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、変成器を介してトランジスタを高速で駆動す
る回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a circuit for driving a transistor at high speed through a transformer.

〔従来技術〕[Prior art]

トランジスタを高速で駆動するには、バイポーラトラン
ジスタの場合は、ターンオン時に小さい駆動インピーダ
ンスでペースに電流を供給し、ターンオフ時にペースの
蓄積電荷を急速に引き出すためペース・エミッタ間に小
さい駆動インピーダンスの回路を接続する必要がある。
In order to drive a transistor at high speed, in the case of a bipolar transistor, a circuit with a small driving impedance is needed between the pace and the emitter to supply current to the pace with a small drive impedance when it is turned on, and to rapidly draw out the accumulated charge in the pace when it is turned off. Need to connect.

また、MOS FET (絶縁ゲート形電界効果トラン
ジスタ)の場合は、ゲート・ソース間静電容量を小さい
駆動インピーダンスの回路で急速に充放電することによ
り、MOS FETの高速なスイッチング動作が得られ
る。
Further, in the case of a MOS FET (insulated gate field effect transistor), high-speed switching operation of the MOS FET can be obtained by rapidly charging and discharging the gate-source capacitance using a circuit with a small driving impedance.

第1図は、従来のトランジスタの駆動回路の一例の回路
図であって、変成器を介してトランジスタの駆動をする
回路に対するもの、第2図は、その動作波形図もある。
FIG. 1 is a circuit diagram of an example of a conventional transistor drive circuit, which is for a circuit that drives a transistor via a transformer, and FIG. 2 also shows its operating waveform diagram.

ここで、1は入力電源、、2は駆動スイッチ素子のトラ
ンジスタ、3は第1の巻線4.第2の巻線5.第6の巻
線6を有する変成器、7.8はダイオード、9は被駆動
トランジスタのMO8FET110はそのターンオフ制
御用のトランジスタ、11は同抵抗器である。なお、第
2図において、■C′Eはトランジスタ2のコレクタ螢
エミッ1’ 間!圧、VG8ハMO8FET 9 ノゲ
ート・ソース間電圧である。
Here, 1 is an input power supply, 2 is a drive switch element transistor, 3 is a first winding 4. Second winding 5. A transformer has a sixth winding 6, 7.8 is a diode, 9 is a driven transistor MO8FET 110 is a transistor for controlling its turn-off, and 11 is a resistor. In FIG. 2, ■C'E is between the collector and emitter 1' of transistor 2! VG8 is the MO8FET 9 gate-to-source voltage.

トランジスタ2は、人力電源1と第1の巻線4と直列に
接続され、人力電源10両端は、第3の巻#6とダイオ
ード7とが直列になって接続され、第2の巻線5は、そ
の片端がMO8FET90ソースSに、またその他端が
ダイオード8を順方向に通してMOS FET 9のゲ
ートGに接続されている。トランジスタ10は、そのエ
ミッタがMOS FET 9のゲートqに、そのコレク
タがMOS FE’l’ 9のソースSに、更にそのベ
ースが抵抗器11を通してダイオード8のアノードに接
続されている。
The transistor 2 is connected in series with the human power source 1 and the first winding 4, the third winding #6 and the diode 7 are connected in series at both ends of the human power source 10, and the second winding 5 is connected at one end to the source S of the MO8FET 90, and at the other end to the gate G of the MOS FET 9 through the diode 8 in the forward direction. The transistor 10 has its emitter connected to the gate q of the MOS FET 9, its collector connected to the source S of the MOS FE'l' 9, and its base connected to the anode of the diode 8 through a resistor 11.

まず、時刻t0でトランジスタ2がオンすると、入力電
源1の電圧が第1の巻線40両端に印加゛されるので、
それによって第2の巻線5の両端に生じた誘起電圧は、
ダイオード8を通してMOS FET 9のゲートGに
正極性の電圧を与え、これをターンオンせしめる( M
OS FET qはNチャネル形のものであるとする。
First, when the transistor 2 is turned on at time t0, the voltage of the input power source 1 is applied to both ends of the first winding 40, so that
The induced voltage generated across the second winding 5 is
Apply a positive voltage to the gate G of MOS FET 9 through diode 8 to turn it on (M
It is assumed that OS FET q is of N-channel type.

)。この時、 MOSFET 9のゲート・ソース間静
電容量は、駆動回路系に抵抗素子が含まれていないため
急速に充電され、MOS FET 9のターンオン動作
は高速で行われる。
). At this time, the gate-source capacitance of the MOSFET 9 is rapidly charged because the drive circuit system does not include a resistance element, and the turn-on operation of the MOSFET 9 is performed at high speed.

時刻t1でトランジスタ2がオフすると、変成器6の各
巻線には逆極性電圧が生ずる(第1図において、巻始め
方向を□示す黒丸端が負極性となる)。
When the transistor 2 is turned off at time t1, a voltage of opposite polarity is generated in each winding of the transformer 6 (in FIG. 1, the black circle end indicating the winding start direction is of negative polarity).

この時、トランジスタ10のエミッタ電位は、上記ゲー
ト・ソース間静電容量の充電電圧により、MOS FE
T 9のソース電位に対して正極性電・ 6 ・ 位である。したがって、ダイオード8のアノードが負極
性電位となり、トランジスタ10は、そのエミッタから
抵抗器11を通してベース電流が流れてターンオンをす
る。
At this time, the emitter potential of the transistor 10 is set to MOS FE by the charging voltage of the gate-source capacitance.
It is at a positive polarity of 6.degree. with respect to the source potential of T9. Therefore, the anode of the diode 8 becomes a negative potential, and a base current flows from the emitter of the transistor 10 through the resistor 11, turning the transistor 10 on.

そのため、MOS FET 9は、そのゲート・ソース
間静電容量に充電された電荷がトランジスタ10のエミ
ッタからコレクタへ放電するので、比較的高速でターン
オフをする。
Therefore, the MOS FET 9 turns off at a relatively high speed because the charge stored in its gate-source capacitance is discharged from the emitter to the collector of the transistor 10.

MOS FET 9 ノゲート−7一ス間WL圧Vas
が0となっても、第2の巻線5には負極性の電圧が誘起
しているので、トランジスタ10は、そのエミッタ電流
が0となったまま、抵抗器11を通してコレクタからベ
ース電流が流れ続ける。
MOS FET 9 Nogate-7 WL pressure Vas
Even if becomes 0, a negative voltage is induced in the second winding 5, so the transistor 10 has a base current flowing from the collector through the resistor 11 while its emitter current remains 0. continue.

ここで、時刻t0〜t、の期間における変成器3の励磁
エネルギーを時刻t1〜t、の期間内で完全に放出しな
ければ、変成器6は、励磁エネルギーの蓄積によって磁
心が飽和してしまう。
Here, if the excitation energy of the transformer 3 during the period from time t0 to t is not completely released within the period from time t1 to t, the magnetic core of the transformer 6 will become saturated due to the accumulation of excitation energy. .

したがって、その励磁エネルギーの放出・回生(回収)
をするため、第6の巻線6からダイオード7を通して人
力電源1に至る回生経路が・ 4 ・ 設けられている。この回生経路によってトランジスタ2
のコレクタ・エミッタ電圧が所定値までしか増加しない
ようにし、その所定値は第1の巻線4と第6の巻線6と
の巻数比によって決    ′められている。
Therefore, the excitation energy is released and regenerated (recovered).
In order to do this, a regeneration path is provided from the sixth winding 6 through the diode 7 to the human power source 1. Through this regeneration path, transistor 2
The collector-emitter voltage of the winding 4 is made to increase only up to a predetermined value, and the predetermined value is determined by the turns ratio between the first winding 4 and the sixth winding 6.

しかし、前述のように上記回生経路とは別に、トランジ
スタ10のコレクタから抵抗器11を通して第2の巻線
5に電流が流れる経路が存在する。
However, as described above, in addition to the regeneration path, there is a path through which current flows from the collector of the transistor 10 to the second winding 5 through the resistor 11.

コレクタ・エミッタ間電圧V(’Eは、抵抗器11の抵
抗値が充分に大きい場合は、第2図の波形■のように高
電圧であるが、逆極性の誘起電圧が各巻線に存在して励
磁エネルギーの放出期間が短かい。また、同抵抗値が小
さい場合は、第2図の波形■のように、第2の巻線5の
端子電圧は低下してくるが、上記励磁エネルギーの放出
期間が長くなり、同抵抗値が更に小さい場合は、第2図
の波形■のように、トランジスタ2の再導通までに変成
器3の励磁エネルギーが完全に放出できなくなる。
If the resistance value of the resistor 11 is sufficiently large, the collector-emitter voltage V ('E) will be a high voltage as shown in the waveform (■) in Figure 2, but an induced voltage of opposite polarity will exist in each winding. In addition, when the resistance value is small, the terminal voltage of the second winding 5 decreases as shown in waveform (■) in Fig. 2, but the excitation energy discharge period is short. If the discharge period becomes longer and the resistance value is even smaller, the excitation energy of the transformer 3 cannot be completely discharged before the transistor 2 becomes conductive again, as shown by waveform (3) in FIG.

一方、時刻t、において、MOS FET 9のゲート
・ソース間静電容量に充電された電荷を急速に放出する
ためには、トランジスタ10に充分に大きなコレクタ電
流を流す必要があるので、抵抗器9の抵抗値を小さくし
て充分に大きなベース電流をトランジスタ100ベース
に流さなければならない。
On the other hand, at time t, in order to rapidly discharge the charge accumulated in the gate-source capacitance of the MOS FET 9, it is necessary to flow a sufficiently large collector current through the transistor 10. The resistance value of the transistor 100 must be made small to allow a sufficiently large base current to flow through the base of the transistor 100.

このように、上述の従来例においては、変成器3の励磁
エネルギーを短期間に放出するために抵抗器11の抵抗
値の下限が制限されるので、トランジスタ10に充分に
大きなベース電流を供給することができない。すなわち
、 MOS FET 9は、そのゲート・ソース間静電
容量に充電された電荷を急速に放出することができず、
ターンオフ動作の高速化が困難であった。特に、MOS
FET 9が大形の電力用素子の場合は、そのゲート・
ソース間静電容量が極めて大きいので、ターンオフ動作
の高速化が更に困難となる。
In this way, in the conventional example described above, the lower limit of the resistance value of the resistor 11 is limited in order to release the excitation energy of the transformer 3 in a short period of time, so that a sufficiently large base current is supplied to the transistor 10. I can't. In other words, the MOS FET 9 cannot rapidly release the charge accumulated in its gate-source capacitance,
It was difficult to speed up the turn-off operation. In particular, MOS
If FET 9 is a large power device, its gate
Since the source-to-source capacitance is extremely large, it becomes more difficult to speed up the turn-off operation.

それに加えて、前述のように、MOSFET9のゲート
・ソース間静電容量の電荷が完全に放出された後にトラ
ンジスタ10のエミッタ電流が0となった状態において
も、トランジスタ10は、そのベース電流をコレ−フタ
から流し続けるので、そのベースには大きなベース蓄積
電荷をもつことになる。
In addition, as described above, even in the state where the emitter current of the transistor 10 becomes 0 after the charge of the capacitance between the gate and source of the MOSFET 9 is completely discharged, the transistor 10 continues to transfer its base current to the collector. - Since it continues to flow through the lid, its base will have a large base accumulated charge.

しかし、変成器6の励磁エネルギーの放出が完了シ、ト
ランジスタ100ベース電流の供給が停止した後におい
ても、そのベース蓄積電荷は比較的高抵抗値の抵抗器1
1を通して緩やかに放電され、その蓄積時間が大となる
ので、次にMOS FET 9のゲート・ソース間に正
極性の駆動信号の印加が開始される時刻t、まで当該ベ
ース電流が流れ続ける。
However, even after the discharge of the excitation energy of the transformer 6 is completed and the supply of base current to the transistor 100 is stopped, the charge accumulated in the base of the transistor 100 is transferred to the resistor 1 having a relatively high resistance value.
The base current continues to flow until time t when application of a positive drive signal between the gate and source of the MOS FET 9 is started.

そのため、時刻t、でトランジスタ2がオンした瞬間に
トランジスタ10もオン状態となり、第2の巻線5に生
じた正極性の電圧により、トランジスタ10は、そのベ
ース蓄積電荷が完全に放出されるまでの過渡的な期間中
においてオン状態を継続する。
Therefore, at the moment when transistor 2 is turned on at time t, transistor 10 is also turned on, and due to the positive voltage generated in second winding 5, transistor 10 continues to operate until its base accumulated charge is completely discharged. The on state continues during the transient period of .

すなわち、トランジスタ2は、その負荷が見かけ上で低
インピーダンスとなり、そのコレク・ 7 ・ りに過大電流が流れることとなる。これは、電力損失の
増大となるとともに、トランジスタ2゜10のオン状態
の一致期間がMOS FET 9の実効的なターンオン
時間の遅れともなる。
That is, the load of the transistor 2 has an apparent low impedance, and an excessive current flows through its collector. This results in an increase in power loss, and also causes a delay in the effective turn-on time of the MOS FET 9 due to the coincident period in which the transistors 2 and 10 are in the on state.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記した従来技術の欠点をナクシ、被
駆動トランジスタのターンオフ動作。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and improve the turn-off operation of a driven transistor.

ターンオン動作を高速化するとともに、駆動スイッチ素
子の電力損失の低減を図ることができるトランジスタの
駆動回路を提供することにある。
An object of the present invention is to provide a transistor drive circuit capable of speeding up turn-on operation and reducing power loss of a drive switch element.

〔発明の概要〕[Summary of the invention]

本発明は、被駆動トランジスタのターンオフの制御用と
して、制御信号の印加端子が高インピーダンスであるM
OS FETを利用し、その制御信号を変成器に設けた
他の巻線から供給することにより、変成器の励磁エネル
ギーの放出期間を短縮するとともに、被駆動トランジス
タのターンオフ動作の高速化を可能とせしめようEする
ものである。
The present invention provides an M, in which a control signal application terminal has a high impedance, for controlling the turn-off of a driven transistor.
By using an OS FET and supplying its control signal from another winding installed in the transformer, it is possible to shorten the period for releasing the excitation energy of the transformer and to speed up the turn-off operation of the driven transistor. It is something that I will do.

・ 8 ・ すなわち、本発明に係るトランジスタの駆動回路の構成
は、入力電源に対して変成器の第1の巻線と駆動スイッ
チ素子とを直列にして接続し、その駆動スイッチ素子の
オン・オフによって上記変成器の第2の巻線に発生する
パルスで被駆動トランジスタを駆動するトランジスタの
駆動回路において、被駆動トランジスタのゲート(また
はベース)とソース(またはエミッタ)との間に変成器
の第2の巻線とダイオードとの直列回路を駆動スイッチ
素子がオンしたときに上記被駆動トランジスタがオンす
る極性で接続し、上記被駆動トランジスタのソース(ま
たはエミッタ)とゲート(またはベース)とに対し、そ
れぞれ上記被駆動トランジスタのターンオフ制御用のM
OS FETのソースとドレーンとを当該チャネル形式
に応じた極性で接続するとともに上記変成器に設けた他
の巻線の両端に対し、上記MO8FETのゲートとソー
スとを接続して構成したものである。
・ 8 ・ In other words, the configuration of the transistor drive circuit according to the present invention is such that the first winding of the transformer and the drive switch element are connected in series with the input power source, and the drive switch element is turned on and off. In a transistor drive circuit that drives a driven transistor with a pulse generated in the second winding of the transformer by A series circuit of the winding No. 2 and the diode is connected with a polarity that turns on the driven transistor when the drive switch element is turned on, and the source (or emitter) and gate (or base) of the driven transistor are connected. , M for turn-off control of the driven transistor, respectively.
The source and drain of the OS FET are connected with polarity according to the channel format, and the gate and source of the MO8FET are connected to both ends of the other winding provided in the transformer. .

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図に基づいて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第6図は、本発明に係るトランジスタの駆動回路の一実
施例の回路図である。
FIG. 6 is a circuit diagram of an embodiment of a transistor drive circuit according to the present invention.

ここで、Skは第1図の変成器6と同様の第1の巻線4
.第2の巻線5.第3の巻線6のほかに第4の巻線5A
を設けた変成器、8Aはダイオード、10Aは被駆動ト
ランジスタのターンオフ制御用のMOS FET (N
チャネル形のもの)、その他の符号は第1図における同
一符号のものと均等のものである。
Here, Sk is the first winding 4 similar to the transformer 6 in FIG.
.. Second winding 5. In addition to the third winding 6, a fourth winding 5A
8A is a diode, 10A is a MOS FET (N
channel type), and other symbols are equivalent to the same symbols in FIG.

MOS FET i OAのドレインDとソースSとは
、それぞれMOS FET 9のゲートGとソースSと
に接続されており、またMOS FET 10Aのゲー
トGは第4の巻線5Aの巻終り端(黒丸印の反対側)に
接続され、その巻始め端(黒丸印側)はMO8FET1
0AのソースSに接続されている。
The drain D and source S of MOS FET i OA are connected to the gate G and source S of MOS FET 9, respectively, and the gate G of MOS FET 10A is connected to the end of the fourth winding 5A (black circle). The winding start end (the side opposite the mark) is connected to MO8FET1
Connected to source S of 0A.

まず、トランジスタ2がオンした時、MOSFET 9
がオンする動作は第1図の従来例と同一である。すなわ
ち、第4の巻線5Aの巻始め端には正極性電圧が誘起す
るので、MOS FBT 1oAは、そのゲート・ソー
ス間に負極性電圧が印加され、オフ状態にある。
First, when transistor 2 turns on, MOSFET 9
The operation of turning on is the same as the conventional example shown in FIG. That is, since a positive polarity voltage is induced at the winding start end of the fourth winding 5A, a negative polarity voltage is applied between the gate and source of the MOS FBT 1oA, and the MOS FBT 1oA is in an off state.

トランジスタ2がオフすると、第4の巻線5Aの巻始め
端には負極性電圧が誘起するので、MOS FET 1
0Aは、そのゲート・ソース間に正極性電圧が印加され
、ターンオンする。これ罠より、MOS Fllff 
9のゲート・ソース間静電容量に充電された電荷を急速
に放出することができる。
When transistor 2 is turned off, a negative voltage is induced at the beginning of the fourth winding 5A, so MOS FET 1
0A is turned on when a positive voltage is applied between its gate and source. This is more than a trap, MOS Fllff
The charges accumulated in the gate-source capacitance of No. 9 can be rapidly released.

なお、 MOS FET 1oAは、小容量の形状で充
分であるので、そのゲート・ソース間静電容量もMOS
 FBT9のものと比べて充分に小さい。したがって、
第2図における時刻t1〜t、の時間について、その静
電容量は第4の巻線5Aに接続された負荷インピーダン
スとしては大きいもので、変成器3Aの励磁1エネルギ
ーの放出に与える影響は極めて小さい。
Furthermore, since a MOS FET with a small capacitance of 1oA is sufficient, its gate-source capacitance is also smaller than that of the MOS FET.
It is sufficiently smaller than that of FBT9. therefore,
For the period from time t1 to time t in Fig. 2, the capacitance is large as a load impedance connected to the fourth winding 5A, and its influence on the release of the excitation energy of the transformer 3A is extremely large. small.

すなわち、上記励磁エネルギーは第6の巻線6ダイオー
ド7を通して人力電源1へ完全に回生ずることができる
ので、その放出期間は第2図の波形Iと同等に短期間で
完了する。更に、・ 11・ 時刻t、でトランジスタ2がターンオンする直前におい
て、第4の巻Jl15Aの端子電圧は0であっテMO8
FET 10Aは既にオフ状態となっているので、トラ
ンジスタ2がターンオンした時刻にMOS FET 1
0Aがトランジスタ2の駆動負荷として見えることもな
い。
That is, the excitation energy can be completely regenerated to the human power source 1 through the sixth winding 6 and the diode 7, so that its release period is completed in a short period of time as in waveform I in FIG. Furthermore, 11. Immediately before transistor 2 turns on at time t, the terminal voltage of the fourth winding Jl15A is 0 and te MO8
Since FET 10A is already in the off state, MOS FET 1 is turned on at the time when transistor 2 is turned on.
0A does not appear as a driving load for the transistor 2.

このように本実施例によれば、励磁エネルギーの高速な
放出動作が可能であるとともに1MO8FET 10A
 Kよる電力損失の増加およびMOSFET qのター
ンオン動作の遅れ時間が生じないことは明らかである。
As described above, according to this embodiment, it is possible to discharge excitation energy at high speed, and the 1MO8FET 10A
It is clear that the increase in power loss due to K and the delay time of the turn-on operation of MOSFET q do not occur.

次に、第4図は本発明に係るトランジスタの駆動回路の
他の実施例の回路図である。
Next, FIG. 4 is a circuit diagram of another embodiment of the transistor drive circuit according to the present invention.

ここで、3Bは第1図の変成器3と同様の第1の巻線4
.第2の巻線5.第3の巻a6のほかに第4の巻55B
を設けた変成器、8Bはダイオード、10Bは被駆動ト
ランジスタのターンオフ制御用のMOS FET (P
チャネル形のもの)、その他の符号は第1図における同
一符号のものと均等のものである。
Here, 3B is the first winding 4 similar to the transformer 3 in FIG.
.. Second winding 5. In addition to the third volume a6, the fourth volume 55B
8B is a diode, 10B is a MOS FET (P
channel type), and other symbols are equivalent to the same symbols in FIG.

・ 12・ MOS FET qのソースSは、ダイオード8Bを順
方向に通して第2の巻線50巻終り端に接続され、MO
S FF1T 9のゲートGは、第2の巻線5の巻始め
端に接続されている。MOS FIT 1oBのドレイ
ンD、ソースSは、それぞれMOS FET 9のソー
スS、ゲートGに接続され、MOS FET 1oBの
ゲー)Gは、第4の巻線5Bの巻始め端に接続されてい
る。第4の巻線5Bの巻終り端は、MO8FETiOB
のソースSに接続されている。
・12・The source S of MOS FET q is connected to the end of the second winding 50 through a diode 8B in the forward direction, and the MO
The gate G of SFF1T 9 is connected to the winding start end of the second winding 5. The drain D and source S of the MOS FET 1oB are connected to the source S and gate G of the MOS FET 9, respectively, and the gate G of the MOS FET 1oB is connected to the winding start end of the fourth winding 5B. The winding end of the fourth winding 5B is MO8FETiOB
is connected to source S of

まス、トランジスタ2がオンした時、第2の巻線5に誘
起した電圧はダイオード8Bを通してMOS FET 
9のゲート・ソース間に印加され、MOS F酊9をオ
ンさせる。
When the transistor 2 is turned on, the voltage induced in the second winding 5 is transferred to the MOS FET through the diode 8B.
It is applied between the gate and source of MOS F9 and turns on MOS F9.

この時、第4の巻線5Bには巻始め端に正極性の電圧が
誘起しているので、MOS FET 1oBは、そのゲ
ート・ソース間に正極性の電圧が印加され、オフ状態で
ある。
At this time, since a positive voltage is induced in the fourth winding 5B at the beginning of the winding, a positive voltage is applied between the gate and source of the MOS FET 1oB, and the MOS FET 1oB is in an off state.

トランジスタ2がターンオフした時、第4の巻線5Bの
巻始め端には負極性の電圧が誘起するので、MOS F
ET 1oBは、オン状態となってMO8FBT 9の
ゲート・ソース間静電容量に充電された電荷を放出せし
める。
When the transistor 2 is turned off, a negative voltage is induced at the beginning of the fourth winding 5B, so that the MOS F
ET 1oB is turned on and discharges the charge stored in the gate-source capacitance of MO8FBT 9.

このように、第3図の実施例と同一の動作が行われるの
で、その効果も前述と同一である。
In this way, since the same operation as in the embodiment of FIG. 3 is performed, the effect is also the same as described above.

以上、いずれの実施例においても、被駆動トランジスタ
としてMOS FET 9を例として動作の説明をした
が、そのゲート・ソース間静電容量に充電された電荷を
放出する動作は、バイポーラトランジスタのベース蓄積
電荷を放出する動作と同等であり、MOS FET 9
をバイポーラトランジスタに置換しても同様に高速なタ
ーンオフ動作が可能である。
In each of the embodiments described above, the operation has been explained using the MOS FET 9 as an example of the driven transistor. This is equivalent to the operation of discharging charge, and MOS FET 9
Similarly, high-speed turn-off operation is possible even if the transistor is replaced with a bipolar transistor.

また、第3の巻線6とダイオード7との直列回路は、第
1の巻線4の端子間にコンデンサ・抵抗の直列回路を接
続するなど、一般にスナバ回路と称されているサージ吸
収回路に置き換えても、前述のいずれの実施例と同様に
変成器5A、 5Bの励磁エネルギーを放出することが
でき。
In addition, the series circuit of the third winding 6 and the diode 7 can be used as a surge absorption circuit generally called a snubber circuit, such as by connecting a series circuit of a capacitor and a resistor between the terminals of the first winding 4. Even if replaced, the excitation energy of the transformers 5A and 5B can be released in the same way as in any of the embodiments described above.

本発明による動作、効果とは直接に関係がない。。This is not directly related to the operation and effects of the present invention. .

なお、トランジスタ2は、オン・オフ機能が得られる任
意のスイッチ素子処置き換えうろことは明らかである。
It is clear that the transistor 2 can be replaced with any switching element that can provide an on/off function.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように、本発明によれば、被駆動
トランジスタのターンオフ・ターンオン動作の高速化と
ともに、変成器の励磁エネルギーの放出期間を短縮化し
、更に駆動スイッチ素子の電力損失の低減が得られるの
で、その効果は顕著である。
As described above in detail, according to the present invention, it is possible to speed up the turn-off and turn-on operations of the driven transistor, shorten the excitation energy release period of the transformer, and further reduce the power loss of the drive switching element. The effect is remarkable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来のトランジスタの駆動回路の一例の回路
図、第2図はその動作波形図、第3図は本発明に係るト
ランジスタの駆動回路の一実施例の回路図、第4図は同
じく他の実施例の回路図である。 1・・・・・・入力電源、2・・・・・・トランジスタ
、3A、3B・・曲変成器、4・・・・・・第1の巻線
、5・・・・・・第2の巻線、5A、5B・・・・・・
第4の巻線、6・・・・・・第3の巻線、7,8A。 ・15・ 躬1図 1    1      1 ’too    ’rat     t2・16・ 第3図
FIG. 1 is a circuit diagram of an example of a conventional transistor drive circuit, FIG. 2 is an operating waveform diagram thereof, FIG. 3 is a circuit diagram of an embodiment of a transistor drive circuit according to the present invention, and FIG. 4 is a circuit diagram of an example of a conventional transistor drive circuit. It is a circuit diagram of another example similarly. 1... Input power supply, 2... Transistor, 3A, 3B... Bent transformer, 4... First winding, 5... Second winding, 5A, 5B...
Fourth winding, 6...Third winding, 7, 8A.・15.

Claims (1)

【特許請求の範囲】[Claims] 1 人力電源に対して変成器の第1の巻線と駆動スイッ
チ素子とを直列にして接続し、その駆動スイッチ素子の
オン争オフによって上記変成器の第2の巻線に発生する
パルスで被駆動トランジスタを駆動するトランジスタの
駆動回路において、被駆動トランジスタのゲート(また
はペース)とソース(またはエミッタ)との間に変成器
の第2の巻線とダイオードとの直列回路を駆動スイッチ
素子がオンしたときに上記被駆動トランジスタがオンす
る極性で接続し、上記被駆動トランジスタのソース(ま
たはエミッタ)とゲート(またはペース)とに対し、そ
れぞれ上記被駆動トランジスタのターンオフ制御用のM
OS FETのソースとドレーンとを当該チャネル形式
に応じた極性で接続し、上記変成器に設けた他の巻線の
両端に対し、上記MO8FETのゲートとソースとを接
続して構成したことを特徴とするトランジスタの駆動回
路。
1. The first winding of the transformer and the drive switch element are connected in series to the human power source, and the second winding of the transformer is exposed to pulses generated when the drive switch element turns on and off. In a transistor drive circuit that drives a drive transistor, a switch element drives a series circuit of a second winding of a transformer and a diode between the gate (or pace) and source (or emitter) of the driven transistor. M for turn-off control of the driven transistor is connected to the source (or emitter) and gate (or pace) of the driven transistor, respectively.
The source and drain of the OS FET are connected with polarity according to the channel format, and the gate and source of the MO8FET are connected to both ends of the other winding provided in the transformer. A transistor drive circuit for
JP58034585A 1983-03-04 1983-03-04 Driving circuit of transistor Granted JPS59161122A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58034585A JPS59161122A (en) 1983-03-04 1983-03-04 Driving circuit of transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58034585A JPS59161122A (en) 1983-03-04 1983-03-04 Driving circuit of transistor

Publications (2)

Publication Number Publication Date
JPS59161122A true JPS59161122A (en) 1984-09-11
JPH0336333B2 JPH0336333B2 (en) 1991-05-31

Family

ID=12418394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58034585A Granted JPS59161122A (en) 1983-03-04 1983-03-04 Driving circuit of transistor

Country Status (1)

Country Link
JP (1) JPS59161122A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176835A (en) * 1981-04-24 1982-10-30 Murata Mfg Co Ltd Switching power source

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176835A (en) * 1981-04-24 1982-10-30 Murata Mfg Co Ltd Switching power source

Also Published As

Publication number Publication date
JPH0336333B2 (en) 1991-05-31

Similar Documents

Publication Publication Date Title
JP2585284B2 (en) Power MOSFET gate drive circuit
US4511815A (en) Transformer-isolated power MOSFET driver circuit
US6788012B2 (en) Circuit for generating high voltage pulse
US5635867A (en) High performance drive structure for MOSFET power switches
JPH03286619A (en) Gate driver circuit for isolation gate type semiconductor device and flash controller using same circuit
JPH0311576B2 (en)
JPS63204814A (en) Power transistor drive circuit
JPH01300617A (en) Gate driving circuit
JPH09285120A (en) Main switch control circuit of power source equipment
JPS6348207B2 (en)
US4605865A (en) Input drive apparatus for power transistor
JPS59172B2 (en) Field effect transistor drive circuit
JPS59161122A (en) Driving circuit of transistor
JPS5856528A (en) switching power supply
JPH0681500B2 (en) Switching circuit
JPH0562826A (en) Valve drive solenoid current control circuit
JPH06261535A (en) Drive circuit
JPS5950616A (en) Method of operating mos field effect transistor circuit device
JPS61273170A (en) Clock control type dc-dc converter
JPS58170368A (en) switching power supply
JPS6115523A (en) Rush current suppressing circuit
JPS62165429A (en) Transistor driving circuit
JPS6176026A (en) Preventive circuit for inrush current
JPH0424655Y2 (en)
JPS6349099Y2 (en)