JPS59163662A - 記憶装置のアクセス方式 - Google Patents
記憶装置のアクセス方式Info
- Publication number
- JPS59163662A JPS59163662A JP3734883A JP3734883A JPS59163662A JP S59163662 A JPS59163662 A JP S59163662A JP 3734883 A JP3734883 A JP 3734883A JP 3734883 A JP3734883 A JP 3734883A JP S59163662 A JPS59163662 A JP S59163662A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- access
- storage device
- line
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は記憶装置のアクセス方式に関し、詳しくは、複
数のアクセス装置（処理装置）で記憶装置を共有する情
報処理装置における記憶装置のアクセス方式に関する。
数のアクセス装置（処理装置）で記憶装置を共有する情
報処理装置における記憶装置のアクセス方式に関する。
情報処理装置では、性能上記憶装置をいかに高速にアク
セスするかが最も重要な要素である。一般に、記憶装置
をアクセスするには以下の手順を踏む。
セスするかが最も重要な要素である。一般に、記憶装置
をアクセスするには以下の手順を踏む。
（１）記憶装置アクセス要求元装置から、記憶装置に対
してアクセス要求信号（以丁几Ｅ（送信号と略す）の発
信。
してアクセス要求信号（以丁几Ｅ（送信号と略す）の発
信。
（２）記憶装置からのアクセス許可信号（以下ＡＣＰ信
号と略す）の受信。
号と略す）の受信。
（３２記憶装置をアクセスするためのアドレス情報、書
込みデータ情報等の送１ぎ。
込みデータ情報等の送１ぎ。
＋４Ｊ 記憶装置からの杭出しデータ情報、および記
憶装置アクセス動作終了報告信号（以丁ＥＮＤ１ｇ号と
略す）の受信。
憶装置アクセス動作終了報告信号（以丁ＥＮＤ１ｇ号と
略す）の受信。
同一の記憶装置を複数の装置がアクセスする様な情報処
理装置において、高速性能が要求される大杉の装置では
、各アクセス要求元装置と記憶装置を固有の信号線にて
接続し、ＲＥＱ信号の発信と同時にアドレスｔ＃報、書
込みデータ情報を送信する方式がとられ、記憶装置アク
セスの高速化が計られている。
理装置において、高速性能が要求される大杉の装置では
、各アクセス要求元装置と記憶装置を固有の信号線にて
接続し、ＲＥＱ信号の発信と同時にアドレスｔ＃報、書
込みデータ情報を送信する方式がとられ、記憶装置アク
セスの高速化が計られている。
しかし、小形の情報処理装置では、ノ・−ドウエア量を
少なくすることが重要であり、複数のアクセス要求元装
置と記憶装置を共通の信号線で接続する方式がとられる
。この方式では、複数の装置からの清報が衝突するのを
さけるために、記憶装置からｆｆ０Ｔされた装置のみが
信号＠を使用する方式としなければならない。このため
、＋１） ＲＥ ＋込信号の発信、（２ＬＡｃＰ信号の
受信、（３）アドレス情報。
少なくすることが重要であり、複数のアクセス要求元装
置と記憶装置を共通の信号線で接続する方式がとられる
。この方式では、複数の装置からの清報が衝突するのを
さけるために、記憶装置からｆｆ０Ｔされた装置のみが
信号＠を使用する方式としなければならない。このため
、＋１） ＲＥ ＋込信号の発信、（２ＬＡｃＰ信号の
受信、（３）アドレス情報。
書込みデータ情報の送信という順序で処理を遂行せざる
全得なく、前者の方式にくらべ、記憶装置アクセス時間
が増加するという欠点があった。
全得なく、前者の方式にくらべ、記憶装置アクセス時間
が増加するという欠点があった。
本発明の目的は、少ない・・−ドウエア量で記憶装置の
アクセスを高速に行うことのできるアクセス方式を提供
することにある。
アクセスを高速に行うことのできるアクセス方式を提供
することにある。
本発明は、記憶装置と複数のアクセス装置でデータの授
受を行うバス線は共通化すると共に、アクセス装置から
記憶装置へのリクエスト線と記憶装置からアクセス装置
へのバス使用許可ｆｇ対線は個々に結ぶ。そして、複数
のアクセス装置電が同時にアクセス要求する頻度は低い
ことを利用して、アクセスを要求するアクセス装置はリ
クエスト（几ＥＱ）信号をリクエスト線に送出すると同
時に、このＲＥ Ｑ信号に付随する情報をバス線に送出
する。これに対して、記憶装置はａ Ｅ １．Ｑ信号で
応答し゛Ｃアクセスを要求するアクセス装置にバス使用
許可（ＡＣＰ）信号を送出する。父、複数のアクセス装
置が同時に１ｔＦＪＣン倍号を送出してアクセスを要・
Ｒする場合、バス線上の情＠が衝突することになるので
、記ｔｋｉ、装置は１つのアクセス装置にＡＣＰ１ｇ号
を送出し、ＡＣＰ信号を受信できなかったアクセス装置
はＲＥ Ｑ ＩＮ号をオフにすると共にバス線への情報
の送出を中止する。
受を行うバス線は共通化すると共に、アクセス装置から
記憶装置へのリクエスト線と記憶装置からアクセス装置
へのバス使用許可ｆｇ対線は個々に結ぶ。そして、複数
のアクセス装置電が同時にアクセス要求する頻度は低い
ことを利用して、アクセスを要求するアクセス装置はリ
クエスト（几ＥＱ）信号をリクエスト線に送出すると同
時に、このＲＥ Ｑ信号に付随する情報をバス線に送出
する。これに対して、記憶装置はａ Ｅ １．Ｑ信号で
応答し゛Ｃアクセスを要求するアクセス装置にバス使用
許可（ＡＣＰ）信号を送出する。父、複数のアクセス装
置が同時に１ｔＦＪＣン倍号を送出してアクセスを要・
Ｒする場合、バス線上の情＠が衝突することになるので
、記ｔｋｉ、装置は１つのアクセス装置にＡＣＰ１ｇ号
を送出し、ＡＣＰ信号を受信できなかったアクセス装置
はＲＥ Ｑ ＩＮ号をオフにすると共にバス線への情報
の送出を中止する。
第１図は本発明の一実施例を示す。第１図において、複
数の中央処理装置（以下、ＣＰＵと略す）１は、各装置
共通のバス信号縁；うで記憶装置２と接続されている。
数の中央処理装置（以下、ＣＰＵと略す）１は、各装置
共通のバス信号縁；うで記憶装置２と接続されている。
本バス伯対線８は、記憶装置アクセス時のアドレス、４
込みデータ、読出しデータの情報か転送される信号線で
ある。また、各ＣＰＵ１は個々に記憶装＋ｔ２と複数本
の１ぎ対線４で接続されている。本信号線４はＲＥｌ、
Ｑ信号、ＡＣｅｌＢ号、ＥＮＤ信号からなる。
込みデータ、読出しデータの情報か転送される信号線で
ある。また、各ＣＰＵ１は個々に記憶装＋ｔ２と複数本
の１ぎ対線４で接続されている。本信号線４はＲＥｌ、
Ｑ信号、ＡＣｅｌＢ号、ＥＮＤ信号からなる。
現在記憶装置が動作中であり、新たなアクセス要求が受
付けられない状態にあることを示す信号（以′ＦＢＵＳ
Ｙ信号と略す）は、信号線５により複数のＣＰＵ１に共
通に接続されている。
付けられない状態にあることを示す信号（以′ＦＢＵＳ
Ｙ信号と略す）は、信号線５により複数のＣＰＵ１に共
通に接続されている。
記憶装置２は、記憶回路２１と、ＣＰＵ１とのデータ授
受制御、各種制御信号の授受、および記憶回路２１を制
■する制御回路２２により構成されている。
受制御、各種制御信号の授受、および記憶回路２１を制
■する制御回路２２により構成されている。
次に第２図及び第８図のタイムチャートにより第１図の
動作を説明ず妬。
動作を説明ず妬。
第２図は被数のＣＰＵＩのうち、１台のＣＰＵのみから
記憶装置のアクセス要求が発せられた場合のタイムチャ
ートである。今、ＢＵＳＹ信号が“オフ”状態（アクセ
ス要求受付は可能状態）にある時、ＣＰＵ１に記憶装置
アクセス要因が発生したならば、このＣＰＵＩは記憶装
ｆｆ１２に対して）ＩＥＱ（ｉ−号音発信すると同時に
、バス信号線８（図中ではＢＬＩＳ）に対してアドレス
情報を、督込み動作の場合には畜込みデータ情報を送出
する。
記憶装置のアクセス要求が発せられた場合のタイムチャ
ートである。今、ＢＵＳＹ信号が“オフ”状態（アクセ
ス要求受付は可能状態）にある時、ＣＰＵ１に記憶装置
アクセス要因が発生したならば、このＣＰＵＩは記憶装
ｆｆ１２に対して）ＩＥＱ（ｉ−号音発信すると同時に
、バス信号線８（図中ではＢＬＩＳ）に対してアドレス
情報を、督込み動作の場合には畜込みデータ情報を送出
する。
ＲＥ １．Ｑ信号を受信した記憶装置２は、ＡＣＰ信号
をアクセス元のＣＰＵＩに発イぎすると同時に、ＢＵＳ
Ｙｊｉ号を”オン″状態（アクセス要求受付は不可状態
）に設定し、かつバス信号線８上のＴ’ｆｆ報を記憶す
る。
をアクセス元のＣＰＵＩに発イぎすると同時に、ＢＵＳ
Ｙｊｉ号を”オン″状態（アクセス要求受付は不可状態
）に設定し、かつバス信号線８上のＴ’ｆｆ報を記憶す
る。
ＡＣＰ乍号を受信したＣ ＰＵ ｌはｆ（、Ｅ Ｑ信号
を”オフ”とし、記憶装置２の動作長Ｔを待つ。記憶装
置２けアクセス要求の処理が終了すると、アクセス要求
元のＣＰＵＩに対してＥＮＤ信号を発信するとともに、
アクセス要求が読出し動作時には、読出しデータをバス
信号線８上に送出する。
を”オフ”とし、記憶装置２の動作長Ｔを待つ。記憶装
置２けアクセス要求の処理が終了すると、アクセス要求
元のＣＰＵＩに対してＥＮＤ信号を発信するとともに、
アクセス要求が読出し動作時には、読出しデータをバス
信号線８上に送出する。
Ｆ３ＮＤ信号を受信したＣＩ’Ｕ１は、アクセス要求が
読出し動作時には、バス１３号線３上の情報を入手した
後、記憶装置アクセス動作を終了し、次の動作に移る。
読出し動作時には、バス１３号線３上の情報を入手した
後、記憶装置アクセス動作を終了し、次の動作に移る。
以上説明した様に、個々のＣＰＵ１は、他のＣＰＵ１の
状態に関係なく、記憶装置２からの１３０８Ｙ信号のみ
を参照してＬ（、ｇＱ倍号を発信し、Ａｃ１１ｇ号を待
つことなくアドレス、簀込みデータをバス信′ｇｊ線８
上に送信する方式である。複数のＣＰＵ１が同時に記憶
装置２をアクセスしてパス１ｇ号＃８上で情報の衝突が
発生しないかぎりは、複数のＣＰＵ１が、個々に記は装
置２との間にバス信号線８を保持する方式と同等の性能
を得ることができる。多くの場合、複数のＣＰＵ１が同
時にアクセスを要求する頻度は高くないため、単一のＣ
ＰＵがアクセスを要求する場合は、記憶装置のアクセス
を高速に行うことができる。
状態に関係なく、記憶装置２からの１３０８Ｙ信号のみ
を参照してＬ（、ｇＱ倍号を発信し、Ａｃ１１ｇ号を待
つことなくアドレス、簀込みデータをバス信′ｇｊ線８
上に送信する方式である。複数のＣＰＵ１が同時に記憶
装置２をアクセスしてパス１ｇ号＃８上で情報の衝突が
発生しないかぎりは、複数のＣＰＵ１が、個々に記は装
置２との間にバス信号線８を保持する方式と同等の性能
を得ることができる。多くの場合、複数のＣＰＵ１が同
時にアクセスを要求する頻度は高くないため、単一のＣ
ＰＵがアクセスを要求する場合は、記憶装置のアクセス
を高速に行うことができる。
第８図は同時に２台のＣＰＵ１が記憶装＃２のアクセス
を開始した時の動作を示すタイムチャートである。ＢＵ
ＳＹ信号が”オフ”状態時に、２台のＣＰＵ１より同時
にＲＥＩン１ぎ号が発信された場合、２台のＣＰＵ共に
几ＥＱ信号と同時にバス信号線８上にアクセス情報を送
出するので、２台のＣＰＵからの情報が衝突し、本バス
信号線８上の情報は使用不可となる。この時、記憶装置
２は２つのＲＥＱ倍信号ＲＥＱＩ、およびＲＥＱ２）が
゛オン”となっていることを検出し、どちらか一方のＣ
ＰＵＩに対してのみＡＣＰ信号を発信し、かつＢＵＯＹ
信号を６オン”とする。
を開始した時の動作を示すタイムチャートである。ＢＵ
ＳＹ信号が”オフ”状態時に、２台のＣＰＵ１より同時
にＲＥＩン１ぎ号が発信された場合、２台のＣＰＵ共に
几ＥＱ信号と同時にバス信号線８上にアクセス情報を送
出するので、２台のＣＰＵからの情報が衝突し、本バス
信号線８上の情報は使用不可となる。この時、記憶装置
２は２つのＲＥＱ倍信号ＲＥＱＩ、およびＲＥＱ２）が
゛オン”となっていることを検出し、どちらか一方のＣ
ＰＵＩに対してのみＡＣＰ信号を発信し、かつＢＵＯＹ
信号を６オン”とする。
ＡｃＰ１百号を受信しだＣＰＵ１はＲＥＱ、信号を１オ
フ”とし、かつバス信号線８に対してアドレス、督込み
データ情報等の送出を継続する。一方、ＡＣＰ信号が受
信できなかったＣ’ Ｐ Ｕ ｌは、ＢＵＳＹ信号が”
オン”になった事を検出し、ＦＬＥＱ信号を”オフ”と
し、かつバス信号線８に対する１青報の送出全中止する
。これによって、バスＩｖＳＢ上ＫＵ唯一のＣＰＵＩの
１青報が出力されている状態になり、本情報を使用して
記憶装置２が動作可能となる。記憶装置２の動作が終了
したならば、ＲＥＩン信号を受信した方のＣＰＵ１に対
してＥＮＤ１＠号を発信した後、ＢＵＳＹ偏号を信号フ
・とする。
フ”とし、かつバス信号線８に対してアドレス、督込み
データ情報等の送出を継続する。一方、ＡＣＰ信号が受
信できなかったＣ’ Ｐ Ｕ ｌは、ＢＵＳＹ信号が”
オン”になった事を検出し、ＦＬＥＱ信号を”オフ”と
し、かつバス信号線８に対する１青報の送出全中止する
。これによって、バスＩｖＳＢ上ＫＵ唯一のＣＰＵＩの
１青報が出力されている状態になり、本情報を使用して
記憶装置２が動作可能となる。記憶装置２の動作が終了
したならば、ＲＥＩン信号を受信した方のＣＰＵ１に対
してＥＮＤ１＠号を発信した後、ＢＵＳＹ偏号を信号フ
・とする。
ＲＥ Ｑ信号が受付けられなかった方のＣＰＵ１はＢＵ
ＳＹ倍号が゛オフ”となった事を千莢出し、再ｖａＥ＋
込信号を発信する。以降第２図で示したのと同様に処理
されていく。
ＳＹ倍号が゛オフ”となった事を千莢出し、再ｖａＥ＋
込信号を発信する。以降第２図で示したのと同様に処理
されていく。
したがって、複数台のＣＰＵ１が同時にＲ，ＥＱｌに号
を発１ｇしても、記憶装置１２で指定される受付は優先
順序指示により順序付けされた装置毎に逐次記憶装置ア
クセス動作を処理することができる。
を発１ｇしても、記憶装置１２で指定される受付は優先
順序指示により順序付けされた装置毎に逐次記憶装置ア
クセス動作を処理することができる。
本実施例では、記憶装置アクセス元の装置を中央処理装
置としたが、記憶装置２とのインタフェース１ぎ号を合
致させれば、データ転送装置等にも使用できる方式であ
ることは明らかである。
置としたが、記憶装置２とのインタフェース１ぎ号を合
致させれば、データ転送装置等にも使用できる方式であ
ることは明らかである。
また本実施例において、バス１百号線３はアドレス情報
、データ情報用の別個のものを持つものとし、最も高速
なデータ転送が可能な方式としているが、アドレス情報
、および書込データ情報を時系列に制［有］し、同一の
バス線にて悄＠を転送する方式にすれば、さらにバス信
号線の本数を少なくできることも明らかである。
、データ情報用の別個のものを持つものとし、最も高速
なデータ転送が可能な方式としているが、アドレス情報
、および書込データ情報を時系列に制［有］し、同一の
バス線にて悄＠を転送する方式にすれば、さらにバス信
号線の本数を少なくできることも明らかである。
以上説明したごとく本発明によれば、記憶装置と記憶装
置をアクセスする複数の装置間を同一のバス線で接続し
、同時に複数の装置から記憶装置に対してアクセス要求
が発生していなければ、本バス線をあたかも各装置固有
のバス線のごとく使用できるだめ、従来のバス線方式の
記憶装置アクセス方式に比較し、高速に記憶装置をアク
セスすることが可能となり、従来のバス線方式の・・−
ドウエア量を増加させることなく、記憶装置アクセス性
能を向上させることができる。
置をアクセスする複数の装置間を同一のバス線で接続し
、同時に複数の装置から記憶装置に対してアクセス要求
が発生していなければ、本バス線をあたかも各装置固有
のバス線のごとく使用できるだめ、従来のバス線方式の
記憶装置アクセス方式に比較し、高速に記憶装置をアク
セスすることが可能となり、従来のバス線方式の・・−
ドウエア量を増加させることなく、記憶装置アクセス性
能を向上させることができる。
第１図は本発明の一実施例を示すブロック図、第２図及
び第３図は第１図の動作を説明するタイミング図である
。 １・・・中央処理装置、２・・・記憶装置、２１・・・
記憶回路、２２・・・記憶制御回路、８・・・バス信号
線、４・・・信号線、５・・・１ｇ号線。 代理人 弁理士 高 橋 明 大
び第３図は第１図の動作を説明するタイミング図である
。 １・・・中央処理装置、２・・・記憶装置、２１・・・
記憶回路、２２・・・記憶制御回路、８・・・バス信号
線、４・・・信号線、５・・・１ｇ号線。 代理人 弁理士 高 橋 明 大
Claims (1)
- （１）記憶装置と複数のアクセス装置との間を、個々の
アクセス装置から記憶装置ヘリクエストを出す信号線（
リクエスト信号線）と、記憶装置から個々のアクセス装
置へバス使用許可信号を出す信号線（バス使用許可信号
線）と、両装置間でデータの授受を行う共通のバス線と
で結び、アクセスを要求するアクセス装置は、リクエス
ト信号を該当リクエスト線に送出すると同時に該リクエ
スト信号に付随する情報を上記バス線に送出し、記憶装
置は、上記リクエスト信号に応答して、上記アクセスを
要求するアクセス装置にバス使用許可信号を送出す不記
憶装置のアクセス方式であって、複数のアクセス装置が
同時にそれぞれ該当リクエスト信号線にリクエスト信号
を送出してアクセスを要求する時、上記記憶装置は１つ
のアクセス装置にバス使用許可信号を送出し、該バス使
用許可信号を受信できなかった他のアクセス装置は、該
当リクエスト信号をオフにすると共に上記バス線への情
報の送出を中止することを％徴とする記憶装置のアクセ
ス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3734883A JPS59163662A (ja) | 1983-03-09 | 1983-03-09 | 記憶装置のアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3734883A JPS59163662A (ja) | 1983-03-09 | 1983-03-09 | 記憶装置のアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59163662A true JPS59163662A (ja) | 1984-09-14 |
Family
ID=12495061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3734883A Pending JPS59163662A (ja) | 1983-03-09 | 1983-03-09 | 記憶装置のアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163662A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250136A (ja) * | 1989-01-20 | 1990-10-05 | Pfu Ltd | バス制御方式 |
-
1983
- 1983-03-09 JP JP3734883A patent/JPS59163662A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250136A (ja) * | 1989-01-20 | 1990-10-05 | Pfu Ltd | バス制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434980A (en) | Apparatus for communication between a device control unit having a parallel bus and a serial channel having a serial link | |
| JPS60186956A (ja) | デジタルデ−タ処理システムの入／出力部のためのバツフア装置 | |
| US10467175B1 (en) | Secure digital (SD) direct command for improving throughput with a reduced memory footprint | |
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| US5611056A (en) | Method for controlling the expansion of connections to a SCSI bus | |
| US4736365A (en) | Method and apparatus for controlling access to an asynchronous communication network | |
| US5546550A (en) | Method for assuring equal access to all input/output devices coupled to a SCSI bus | |
| KR102927261B1 (ko) | 로컬버스를 이용한 호스트와 컨트롤러 간의 데이터 교환 시스템 및 그 방법 | |
| US20030093594A1 (en) | Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller | |
| US6052745A (en) | System for asserting burst termination signal and burst complete signal one cycle prior to and during last cycle in fixed length burst transfers | |
| JPS63293657A (ja) | シリアル通信制御装置 | |
| JPH0337339B2 (ja) | ||
| EP1459191B1 (en) | Communication bus system | |
| JPH01255061A (ja) | 通信処理装置 | |
| KR100703387B1 (ko) | 메인프로세서를 이용한 td-버스와 p-버스 정합장치 | |
| KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
| JPS593665A (ja) | マルチアクセツサブル・メモリ・システム | |
| JPH0652081A (ja) | パケット通信におけるローカルメモリ型ｄｍａ制御方式 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPS5969827A (ja) | デ−タ処理装置 | |
| JPH02189049A (ja) | 回線制御装置 | |
| JP2564499B2 (ja) | 送信データのフロー制御方法 | |
| CN117251396A (zh) | 一种多路慢速总线桥接装置及方法 | |
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| JPH0650494B2 (ja) | 入出力制御装置におけるデータ転送方式 |