JPS59167760A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS59167760A JPS59167760A JP58041853A JP4185383A JPS59167760A JP S59167760 A JPS59167760 A JP S59167760A JP 58041853 A JP58041853 A JP 58041853A JP 4185383 A JP4185383 A JP 4185383A JP S59167760 A JPS59167760 A JP S59167760A
- Authority
- JP
- Japan
- Prior art keywords
- register
- value
- circuit
- written
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（］）発明の属する技術分野の説明
本発明は、情報処理装置におけるプログラムの動作の解
析に関するものであり、特にプログラムの性能を改善し
た情報処理装置に関するものである０ （２）従来技術の説明 従来、情報処理装置内のプログラムには、その目的とす
る機能を果すための必要最低限の命令ばかりでなく、同
じ記憶リソース（レジスタや主記憶のアクセス単位）に
、すでに書き込まれているのと同じ値を書き込むような
、明らかに無駄な命令が含まれている場合がある。
析に関するものであり、特にプログラムの性能を改善し
た情報処理装置に関するものである０ （２）従来技術の説明 従来、情報処理装置内のプログラムには、その目的とす
る機能を果すための必要最低限の命令ばかりでなく、同
じ記憶リソース（レジスタや主記憶のアクセス単位）に
、すでに書き込まれているのと同じ値を書き込むような
、明らかに無駄な命令が含まれている場合がある。
このようなケースは、プログラム設計者の不注意やスキ
ルの低さのために起きたり、高級言語コンパイラによる
プログラム最適化の困難さのために発生しているが、プ
ログラムが実際、無、駄な命令をどの位の頻度で、何処
で実行しているのかを簡単に知り得ることは困難であっ
た。
ルの低さのために起きたり、高級言語コンパイラによる
プログラム最適化の困難さのために発生しているが、プ
ログラムが実際、無、駄な命令をどの位の頻度で、何処
で実行しているのかを簡単に知り得ることは困難であっ
た。
（３）発明の目□的の゛説明
本発明の目的は、プログラム最適化に記憶リソースに値
が書き込まれる毎に、書き込み前の値と書き込む値とを
比較し、記憶リソースごとにその一致回数を記憶し、プ
ログラム終了後表示することにより、無１駄な命令の場
所と実行回数を簡単に入手できるようにし、結果として
、プログラムの性能改善を容易ならしめるととしこある
。
が書き込まれる毎に、書き込み前の値と書き込む値とを
比較し、記憶リソースごとにその一致回数を記憶し、プ
ログラム終了後表示することにより、無１駄な命令の場
所と実行回数を簡単に入手できるようにし、結果として
、プログラムの性能改善を容易ならしめるととしこある
。
（４）発明の構成
本発明は、記憶り′ソース（レジスタや主記憶の特定の
アドレス領域）の書き込む前の値と書き込む値とを比較
する回路と、記憶リソース毎に書き込む値と書き込み前
の値との一致回数を記憶する記憶回路と、その記憶回路
の内容を表示するだめの回路とを備えたことを特徴とす
る情報処理装置である。
アドレス領域）の書き込む前の値と書き込む値とを比較
する回路と、記憶リソース毎に書き込む値と書き込み前
の値との一致回数を記憶する記憶回路と、その記憶回路
の内容を表示するだめの回路とを備えたことを特徴とす
る情報処理装置である。
（５）この発明の詳細な説明
次に本発明の実施例について図面を参照して詳細に説明
する。− 第１図において、本発明の情報処理装置は、プログラム
が格納されているプログラム記憶１と、レジスタ８で指
されたアドレスの命令がセットされるレジスタ２と、命
令のデコード及び実行回路３と、命令の実行結果が書き
適寸れるレジスタ配列５と、レジスタ配列５に書き込む
べき値を保持するレジスタ４と、レジスタ配列５内の虹
き込むべきアドレスを指すレジスタ７と、レジスタ７が
示すアドレスで読み出された内容を保持するレジスタ６
と、レジスタ４とレジスタ６との比較を行なう比較回路
９と、比較結果に基づいてアドレス等の情報の１込みの
制御を行なう制御回路１１と、同じ値が格納されたレジ
スタのアドレス及び一致回数が格納される記憶回路１２
と、記憶回路のアドレスレジスタ１０ 、１８と、記憶
回路の読出しデータレジスタ１３と、データレジスタ１
３の内容を表示する表示回路１４と、表示装置１５とか
ら構成される。
する。− 第１図において、本発明の情報処理装置は、プログラム
が格納されているプログラム記憶１と、レジスタ８で指
されたアドレスの命令がセットされるレジスタ２と、命
令のデコード及び実行回路３と、命令の実行結果が書き
適寸れるレジスタ配列５と、レジスタ配列５に書き込む
べき値を保持するレジスタ４と、レジスタ配列５内の虹
き込むべきアドレスを指すレジスタ７と、レジスタ７が
示すアドレスで読み出された内容を保持するレジスタ６
と、レジスタ４とレジスタ６との比較を行なう比較回路
９と、比較結果に基づいてアドレス等の情報の１込みの
制御を行なう制御回路１１と、同じ値が格納されたレジ
スタのアドレス及び一致回数が格納される記憶回路１２
と、記憶回路のアドレスレジスタ１０ 、１８と、記憶
回路の読出しデータレジスタ１３と、データレジスタ１
３の内容を表示する表示回路１４と、表示装置１５とか
ら構成される。
実施例において、レジスタ８で指されるプログラム記憶
の命令がレジスタ２へ読み出される。すると、デコード
及び実行回路３は、レジスタ２の命令に従って、まず、
次の実行する命令のアドレスをレジスタ８ヘセツトし、
同時にレジスタ配列５への書込みデータのアドレスをレ
ジスタ７ヘセントする。次に、命令を実行し、その結果
をレジスタ４ヘセソトすると同時に、レジスタ７のアド
レスが指すし・ジスタ配列５内の値をレジスタ６へ取り
出す。又、次にレジスタ配列５内のレジスタ７が指すア
ドレスへレジスタ４の値を書き込むと同時に、レジスタ
４の値が書き込寸れるアドレスの書き込み直前の値を保
持しているレジスタ６とレジスタ４との値を比較回路９
によって比較し、一致すれば、制御回路１１は記憶回路
１２に情報を書き込む。
の命令がレジスタ２へ読み出される。すると、デコード
及び実行回路３は、レジスタ２の命令に従って、まず、
次の実行する命令のアドレスをレジスタ８ヘセツトし、
同時にレジスタ配列５への書込みデータのアドレスをレ
ジスタ７ヘセントする。次に、命令を実行し、その結果
をレジスタ４ヘセソトすると同時に、レジスタ７のアド
レスが指すし・ジスタ配列５内の値をレジスタ６へ取り
出す。又、次にレジスタ配列５内のレジスタ７が指すア
ドレスへレジスタ４の値を書き込むと同時に、レジスタ
４の値が書き込寸れるアドレスの書き込み直前の値を保
持しているレジスタ６とレジスタ４との値を比較回路９
によって比較し、一致すれば、制御回路１１は記憶回路
１２に情報を書き込む。
記憶回路１２の情報の形式例を第２図に示す。第２図で
は、情報はレジスタ配列のアドレスをセットするフィー
ルド１６と、一致回数をセットするフィールド１７とか
ら構成される。制御回路１１は、レジスタ７の内容をキ
ーとして、記憶回路１２を検索し、レジスタ７とフィー
ルド１６とが一致すれば、フィールド１７に１を加える
。いずれのフィールド１６とも一致しなければ、レジス
タ１０に１を加え、記憶回路１２内の、レジスタ１０の
アドレスに、フィールド１６がレジスタ７の値を持ち、
フィールド１７が１である新しい情報を書き込む。尚、
レジスタ１０の初期値を０とする。
は、情報はレジスタ配列のアドレスをセットするフィー
ルド１６と、一致回数をセットするフィールド１７とか
ら構成される。制御回路１１は、レジスタ７の内容をキ
ーとして、記憶回路１２を検索し、レジスタ７とフィー
ルド１６とが一致すれば、フィールド１７に１を加える
。いずれのフィールド１６とも一致しなければ、レジス
タ１０に１を加え、記憶回路１２内の、レジスタ１０の
アドレスに、フィールド１６がレジスタ７の値を持ち、
フィールド１７が１である新しい情報を書き込む。尚、
レジスタ１０の初期値を０とする。
レジスタ６とレジスタ４との内容が一致しなければ、制
御回路１１は記憶回路１２の内容を変更しない。
御回路１１は記憶回路１２の内容を変更しない。
以上の動作が終了すると、レジスタ８が指す次の命令が
プログラム記憶１からレジスタ２へ読み出され、同じ動
作が繰り返される。
プログラム記憶１からレジスタ２へ読み出され、同じ動
作が繰り返される。
プログラムが終了すると、表示回路１２は、レジスタ１
８の値をＯからレジスタ１０の値まで１づつカウントア
ツプして記憶回路１２内の情報を順次レジスタ１３へ読
み出し、同じ値がセットされたレジスタのアドレスとそ
の回数を表示装置１５へ表示する。
８の値をＯからレジスタ１０の値まで１づつカウントア
ツプして記憶回路１２内の情報を順次レジスタ１３へ読
み出し、同じ値がセットされたレジスタのアドレスとそ
の回数を表示装置１５へ表示する。
このように、本実施例で示される如く１．同じ記憶リソ
ース（レジスタ等）に同じ値を書き込むような無駄なプ
ログラム内の命令の実行が、どの記憶リソースに対して
、どの位の頻度で行なわれているかを容易にプログラム
設剖者に知らしめることができる。
ース（レジスタ等）に同じ値を書き込むような無駄なプ
ログラム内の命令の実行が、どの記憶リソースに対して
、どの位の頻度で行なわれているかを容易にプログラム
設剖者に知らしめることができる。
（６）発明の詳細な説明
本発明は以上説明したように、記憶リソースに書込捷れ
る値と書き込み前の値とを比較し、どの記憶リソースが
どの位の頻度で同じ値がセットされたかを記憶し、その
内容を表示するようにしたので、プログラム内の無駄な
命令を容易に判定することができる効果を有するもので
ある。
る値と書き込み前の値とを比較し、どの記憶リソースが
どの位の頻度で同じ値がセットされたかを記憶し、その
内容を表示するようにしたので、プログラム内の無駄な
命令を容易に判定することができる効果を有するもので
ある。
第１図は本発明の一実施例を部分的に示すブロック図、
第２図は第１図に示した記憶回路内の格納要素の形状を
示す図である９ １・・・プログラム記憶、２ 、４ 、６ 、７ 、８
Ｊｏ、１３．１８・・・レジメタ、３・・・デコーダ
及び実行回路、５・・レジスタ配列、９・・・比較回路
、１１・・・制御回路、１２・・記憶回路、１４・・・
表示回路、］５°表示装置 特許出願人 日本電気株式会社
第２図は第１図に示した記憶回路内の格納要素の形状を
示す図である９ １・・・プログラム記憶、２ 、４ 、６ 、７ 、８
Ｊｏ、１３．１８・・・レジメタ、３・・・デコーダ
及び実行回路、５・・レジスタ配列、９・・・比較回路
、１１・・・制御回路、１２・・記憶回路、１４・・・
表示回路、］５°表示装置 特許出願人 日本電気株式会社
Claims (1)
- （１）記憶リソースに書き込む値と書き込み前の値とを
比較する回路と、記憶リソＴス毎に書き込む値と書き込
み前の値との一致回数を記憶する回路と、その内容を表
示する回路とを備えたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58041853A JPS59167760A (ja) | 1983-03-14 | 1983-03-14 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58041853A JPS59167760A (ja) | 1983-03-14 | 1983-03-14 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59167760A true JPS59167760A (ja) | 1984-09-21 |
Family
ID=12619807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58041853A Pending JPS59167760A (ja) | 1983-03-14 | 1983-03-14 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59167760A (ja) |
-
1983
- 1983-03-14 JP JP58041853A patent/JPS59167760A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101446918B (zh) | 一种实现用户态调试器调试单个函数的方法及系统 | |
| JPH03282958A (ja) | 電子計算機 | |
| KR20000003404A (ko) | 외부 메모리 억세스를 위한 마이크로컨트롤러 | |
| JP2000029690A (ja) | デ―タ処理の方法および装置 | |
| JPH0772908A (ja) | プログラマブルコントローラ | |
| JP2006330778A (ja) | データトレース装置及びプログラムデバッグ装置 | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP2674873B2 (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| US6237071B1 (en) | Multiaccess circuit including arbitration capabilities to effectively perform pipeline and suspend operations according to its priority | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH064379A (ja) | データベーストランザクション処理方式 | |
| JPS6142076A (ja) | ベクトルマスク情報制御装置 | |
| JPS6170644A (ja) | プログラムデバク方式 | |
| JPS6010368A (ja) | アドレス変換バツフア制御方式 | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPS62152032A (ja) | 情報処理装置 | |
| JPH07191875A (ja) | デバッガー | |
| JPH0399338A (ja) | マイクロプロセッサ | |
| JPH01241627A (ja) | マイクロプログラム制御装置 | |
| JPH056294A (ja) | ダンプ採取システム |