JPS59168655A - 半導体の封止方法および半導体封止パツケ−ジ - Google Patents
半導体の封止方法および半導体封止パツケ−ジInfo
- Publication number
- JPS59168655A JPS59168655A JP58042109A JP4210983A JPS59168655A JP S59168655 A JPS59168655 A JP S59168655A JP 58042109 A JP58042109 A JP 58042109A JP 4210983 A JP4210983 A JP 4210983A JP S59168655 A JPS59168655 A JP S59168655A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- semiconductor
- sealing resin
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、回路基板に半導体チップを金属細線でポンデ
ィングした後、樹脂で該チップを被覆封止する方法およ
びその構造に係り 特に封止品を薄形化、高強度化する
のに好適な半導体封止パッケージの封止方法および半導
体封止パ電子時計や電卓等は、増々小形化、薄形化の傾
向にある。
ィングした後、樹脂で該チップを被覆封止する方法およ
びその構造に係り 特に封止品を薄形化、高強度化する
のに好適な半導体封止パッケージの封止方法および半導
体封止パ電子時計や電卓等は、増々小形化、薄形化の傾
向にある。
これを実現させるだめには、これらに使用されている半
導体パッケージを小形化、薄形化する必要があり、これ
に伴なって半導体パッケージの製造プロセス並びに強度
上の問題が新らたな技術的課題となっている。
導体パッケージを小形化、薄形化する必要があり、これ
に伴なって半導体パッケージの製造プロセス並びに強度
上の問題が新らたな技術的課題となっている。
即ち、薄形化された半導体パッケージに要求されるもの
としては、機械的負荷に対する強度並びに熱的負荷が作
用しでも変形しないものが要求される。
としては、機械的負荷に対する強度並びに熱的負荷が作
用しでも変形しないものが要求される。
従来の半導体封止パッケージ構造としては、第１図に示
すものがある。まず、第１図（イ）のように半導体チッ
プ１を金属細線４によるボンディングによって回路基板
２の穴３内に宙吊シにした上記基板２を、第１図（ロ）
のように、上記穴６よシ大きい下台穴５′を設けた下台
５にのせ、１・上記チンプ１の上方から封止樹脂６を滴
下した後、該封止樹脂６を加熱硬化させて半導体チップ
１を被覆封止するようにしたものである。上記の公知技
術では、封止樹脂６の滴下量や粘度の変化によって、封
止品は第１図（−９またはに）のように未充填部１０や
過充填部１１が生じたりすもこれらは外観不良、寸法不
合格等の問題、は勿論のこと、封止樹脂に機械的なカが
働いた場合の封止樹脂自体の機械的な強度、および熱的
負荷が働いた場合未充填部や過充填部に発生する熱応力
によ妙変形する熱負荷に対する強度、並びに機械的、熱
的の相剰負荷に対する強度が々く、技術的に大きな問題
になっていた。
すものがある。まず、第１図（イ）のように半導体チッ
プ１を金属細線４によるボンディングによって回路基板
２の穴３内に宙吊シにした上記基板２を、第１図（ロ）
のように、上記穴６よシ大きい下台穴５′を設けた下台
５にのせ、１・上記チンプ１の上方から封止樹脂６を滴
下した後、該封止樹脂６を加熱硬化させて半導体チップ
１を被覆封止するようにしたものである。上記の公知技
術では、封止樹脂６の滴下量や粘度の変化によって、封
止品は第１図（−９またはに）のように未充填部１０や
過充填部１１が生じたりすもこれらは外観不良、寸法不
合格等の問題、は勿論のこと、封止樹脂に機械的なカが
働いた場合の封止樹脂自体の機械的な強度、および熱的
負荷が働いた場合未充填部や過充填部に発生する熱応力
によ妙変形する熱負荷に対する強度、並びに機械的、熱
的の相剰負荷に対する強度が々く、技術的に大きな問題
になっていた。
ことさら、半導体パッケージを小形化、薄形化した場合
、上記従来からの技術的問題は、更に大きな問題となシ
、実用化への大きな障壁となっているのが実情である。
、上記従来からの技術的問題は、更に大きな問題となシ
、実用化への大きな障壁となっているのが実情である。
本発明は、・上記実情に鑑みなされたものであり、小形
化、薄形化するのに好適で、かつ強度上の問題を解決し
、信頼性向上を図った半導体封止パッケージの製造方法
および構造を提供することにある。
化、薄形化するのに好適で、かつ強度上の問題を解決し
、信頼性向上を図った半導体封止パッケージの製造方法
および構造を提供することにある。
即ち本発明は、回路基板の穴内に金属細線をボンディン
グすることによって半導体チップ金宙吊りにし、次に上
記穴の下方に薄板を設置して回路基板と薄板との間の間
隙を調整し、半導体チップ上方より封止樹脂を滴下後、
さらに別の薄板を上方より押着した後、加熱硬化させる
ことによって、半導体チップおよび封止樹脂を上下両面
から薄板によって被覆保護した、いわゆるサンドインチ
形状に、半導体封止パッケージを製造するようにしたこ
とを特徴とする。
グすることによって半導体チップ金宙吊りにし、次に上
記穴の下方に薄板を設置して回路基板と薄板との間の間
隙を調整し、半導体チップ上方より封止樹脂を滴下後、
さらに別の薄板を上方より押着した後、加熱硬化させる
ことによって、半導体チップおよび封止樹脂を上下両面
から薄板によって被覆保護した、いわゆるサンドインチ
形状に、半導体封止パッケージを製造するようにしたこ
とを特徴とする。
この方法によって製造された半導体封止バクケージは、
回路基板の孔内に金属細線によって宙吊りした半導体チ
ップとその回路基板とを、封止樹脂を介して両面より薄
板で挾持し、一体的に固化された積層状の半導体封止パ
ッケージとなシ、封止樹脂の未充填、過充填もなく、且
つ薄板によって剛性を向上させたことを特徴とする。
回路基板の孔内に金属細線によって宙吊りした半導体チ
ップとその回路基板とを、封止樹脂を介して両面より薄
板で挾持し、一体的に固化された積層状の半導体封止パ
ッケージとなシ、封止樹脂の未充填、過充填もなく、且
つ薄板によって剛性を向上させたことを特徴とする。
以ド、本発明の一実施例を第２図に基づいて説明する。
なお図中において第１図と同一、同等の部位には同符号
を付ける。
を付ける。
まず、第２図（イ）〜に）によって製造方法を説明する
。回路基板２の穴３内に、半導体チップ１を金属細線４
（径約２０μｍ）によりボンディングして宙吊り状態
にしておく。一方、受台７上の穴３の真下に、該穴３よ
り面積の大きい薄板日を設置しておく。ついで、回路基
板２を図中矢印の方向に移動させて、半導体チップ１を
上記薄板８上にセットした後、第２図（ロ）に示すよう
に、半導体チップ１上に封止樹脂６を滴下すると、該樹
脂６は半導体チップ１、金属細線４および回路基板２の
一部の上面を被覆するとともに、回路基板２の下面と上
記薄板８の上面により形成された空隙１２にも浸透、吸
着する０しかる後、第２図（ハ）に示すように滴下した
封止樹脂６の上面に別途用意した薄板９を押着する。そ
の後、該封止樹脂を加熱、硬化させ封止を完了し、第２
図に）の製品を得る。
。回路基板２の穴３内に、半導体チップ１を金属細線４
（径約２０μｍ）によりボンディングして宙吊り状態
にしておく。一方、受台７上の穴３の真下に、該穴３よ
り面積の大きい薄板日を設置しておく。ついで、回路基
板２を図中矢印の方向に移動させて、半導体チップ１を
上記薄板８上にセットした後、第２図（ロ）に示すよう
に、半導体チップ１上に封止樹脂６を滴下すると、該樹
脂６は半導体チップ１、金属細線４および回路基板２の
一部の上面を被覆するとともに、回路基板２の下面と上
記薄板８の上面により形成された空隙１２にも浸透、吸
着する０しかる後、第２図（ハ）に示すように滴下した
封止樹脂６の上面に別途用意した薄板９を押着する。そ
の後、該封止樹脂を加熱、硬化させ封止を完了し、第２
図に）の製品を得る。
この製造方法によれば、該封止樹脂乙の浸透、付着の程
度は、回路基板２と上記薄板８との間隔ならびに上記回
路基板２と薄板８の表面材質および封止樹脂６０種類に
よって多少異なるが、通常の半導体チップ１の寸法（４
〜５ｍｍ Ｘ ４〜５ｍｍ Ｘ厚さ０２〜０．４ｍｍ）
および通常の封止樹脂を用いるという条件下では、第２
図（→に示すように、薄板８および薄板９の全面に封止
樹脂６を拡散、付着する。
度は、回路基板２と上記薄板８との間隔ならびに上記回
路基板２と薄板８の表面材質および封止樹脂６０種類に
よって多少異なるが、通常の半導体チップ１の寸法（４
〜５ｍｍ Ｘ ４〜５ｍｍ Ｘ厚さ０２〜０．４ｍｍ）
および通常の封止樹脂を用いるという条件下では、第２
図（→に示すように、薄板８および薄板９の全面に封止
樹脂６を拡散、付着する。
第２図（ハ）は、完成された半導体封止パノケｌジを示
す。図において、回路基板２の孔内に、金属＋１ｉ１１
１紳４によって宙吊りされた半導体チップ１およびその
回路基板２は、封止樹脂６を介して、薄板８および９に
よって挾持され、積層状に一体的に固化されている。又
第２図（ト）は、薄板９を波形にしたものである。
す。図において、回路基板２の孔内に、金属＋１ｉ１１
１紳４によって宙吊りされた半導体チップ１およびその
回路基板２は、封止樹脂６を介して、薄板８および９に
よって挾持され、積層状に一体的に固化されている。又
第２図（ト）は、薄板９を波形にしたものである。
このように構成した半導体封止パッケージにおいて、半
導体チップ１の宙吊シ部に機械的負荷が作用した場合、
封止樹脂６が薄板８．９と回路基板２との間に浸透拡散
して、これらと一体固化しているので、全体が剛性体に
な・つておυ、機械的９荷の大部分は、薄板８．９に働
くことになり、半導体チップ１の宙吊シ部には、機械的
負荷がほとんどかからない。
導体チップ１の宙吊シ部に機械的負荷が作用した場合、
封止樹脂６が薄板８．９と回路基板２との間に浸透拡散
して、これらと一体固化しているので、全体が剛性体に
な・つておυ、機械的９荷の大部分は、薄板８．９に働
くことになり、半導体チップ１の宙吊シ部には、機械的
負荷がほとんどかからない。
又熱負荷に対しては、封止樹脂６が、薄板８．９と回路
基板２との間の間隙に浸透拡散しているので、極部的に
厚い所と薄い所とがなく、いわゆる封止部における肉厚
不連続部がなく、温度的に不連続な所がない。
基板２との間の間隙に浸透拡散しているので、極部的に
厚い所と薄い所とがなく、いわゆる封止部における肉厚
不連続部がなく、温度的に不連続な所がない。
従って熱による内部応力の発生が小さくなる。
このように、機械的な強度と熱的な強度の相剰効果によ
っスよ）−増の強度を満足させている。
っスよ）−増の強度を満足させている。
、 具体的には、熱ストレスとして２４ｄｃから２ｇＣ
に冷却した場合の該パンケージのソリ （変形量）を実
験的、解析的に検討したところ、従来例では第３図に示
すように（図は中央部右側のみ記載Ｊ約３０μｍのソリ
がみられたが、本発明品では第４図に示すようにほとん
ど変形しなかつ九この第３図及び第４図に示す実験にお
いて、実際に半導体封止パッケージを試作したとこへ唄
に以下のことが明らかになった。
に冷却した場合の該パンケージのソリ （変形量）を実
験的、解析的に検討したところ、従来例では第３図に示
すように（図は中央部右側のみ記載Ｊ約３０μｍのソリ
がみられたが、本発明品では第４図に示すようにほとん
ど変形しなかつ九この第３図及び第４図に示す実験にお
いて、実際に半導体封止パッケージを試作したとこへ唄
に以下のことが明らかになった。
この実施例においては、回路基板２七薄板８との間隔を
０．１０ ｍｍとし、回路基板２にはガラス布入り
ポリアミド基の銅張り積層板（１０Ａｍ・ｘ １ｏ、ｏ
ｍｍｘ＃Ｊ ０．２０〜０．２２ｍｆｆ１ ）を薄板８
および薄板９には鉄・ニッケル合金である弾性係数が１
５０Ｑ ｐａの４２アロイ （１０，ｆ：ｈ＋ＴｎｘＩ
Ｄ、Ｏｍｍｘ厚さｏ、ｏｓｒｎｍ）を、寸た封止樹脂
乙には石英充填エポキシ樹脂を用いた。利質的には上記
材料に限られるものではなく、例えば薄板８．９には、
ガラス布入りポリアミド票の積層樹脂板、銅、アルミニ
ウム等のスチール板も用いることができ、これら材料の
弾性係数は、各種負荷に対する強度の点で１０〜２００
ＧＰａが望プしいことが確認できた。
０．１０ ｍｍとし、回路基板２にはガラス布入り
ポリアミド基の銅張り積層板（１０Ａｍ・ｘ １ｏ、ｏ
ｍｍｘ＃Ｊ ０．２０〜０．２２ｍｆｆ１ ）を薄板８
および薄板９には鉄・ニッケル合金である弾性係数が１
５０Ｑ ｐａの４２アロイ （１０，ｆ：ｈ＋ＴｎｘＩ
Ｄ、Ｏｍｍｘ厚さｏ、ｏｓｒｎｍ）を、寸た封止樹脂
乙には石英充填エポキシ樹脂を用いた。利質的には上記
材料に限られるものではなく、例えば薄板８．９には、
ガラス布入りポリアミド票の積層樹脂板、銅、アルミニ
ウム等のスチール板も用いることができ、これら材料の
弾性係数は、各種負荷に対する強度の点で１０〜２００
ＧＰａが望プしいことが確認できた。
又封止樹脂６には、ポリエステル樹脂、ポリウレタン樹
脂、シリコーン樹脂等の熱硬化性樹脂およびそれらに石
英等無機質充填材を混入させたもの、または光硬化、Ｘ
線硬化型等のボッティング樹脂を用いることができるこ
とが確認された。構造的には薄板９は平担なものだけで
はなく、第２図（ホ）傾示すように波形形状のものでも
よい、 しかし、寸法的には回路基板２と薄板８との間隔は、０
０５〜Ｑ、５ｍ＋ｉの範囲内におさえることが望ましい
１．この理由は、該間隔がこの範囲以下の場合では封止
樹脂６の浸透が不十分のだめ、薄板８の全面が該封止樹
脂６で被覆されない場合があり、逆にこの範囲以上では
該封止樹脂にが回路基板２と薄板８との隙間からＦ方に
流出してしまうことがあるからである。
脂、シリコーン樹脂等の熱硬化性樹脂およびそれらに石
英等無機質充填材を混入させたもの、または光硬化、Ｘ
線硬化型等のボッティング樹脂を用いることができるこ
とが確認された。構造的には薄板９は平担なものだけで
はなく、第２図（ホ）傾示すように波形形状のものでも
よい、 しかし、寸法的には回路基板２と薄板８との間隔は、０
０５〜Ｑ、５ｍ＋ｉの範囲内におさえることが望ましい
１．この理由は、該間隔がこの範囲以下の場合では封止
樹脂６の浸透が不十分のだめ、薄板８の全面が該封止樹
脂６で被覆されない場合があり、逆にこの範囲以上では
該封止樹脂にが回路基板２と薄板８との隙間からＦ方に
流出してしまうことがあるからである。
上記実施例においては、パッケージの全体厚さが約Ｑ６
ｒｒＩｍのものを製造したが、外観ヒ、機能上、強度上
伺ら問題はなかった。
ｒｒＩｍのものを製造したが、外観ヒ、機能上、強度上
伺ら問題はなかった。
以上詳述した通シ、本発明の半導体封止パッケージの製
造方法およびこの方法によって製造された半導体封止パ
ッケージによれば、回路基板の孔部に金属細線によって
半導体チップを宙吊りにし、この半導体チップの下方に
薄板を設けて、上方よシ封止樹脂を滴下し、更にその上
方より薄板を挿着して、一体的に固化したので、封止樹
脂のボイドの発生（未充填、過充填など）を起させるこ
となく、薄板と回路基板との間の間隙並びに半導体チッ
プの宙吊り部に完全に浸透拡散して固化させることがで
き、積層状に形成された剛性体として、一体的に固化し
た半導体封止パッケージを得ることができた。
造方法およびこの方法によって製造された半導体封止パ
ッケージによれば、回路基板の孔部に金属細線によって
半導体チップを宙吊りにし、この半導体チップの下方に
薄板を設けて、上方よシ封止樹脂を滴下し、更にその上
方より薄板を挿着して、一体的に固化したので、封止樹
脂のボイドの発生（未充填、過充填など）を起させるこ
となく、薄板と回路基板との間の間隙並びに半導体チッ
プの宙吊り部に完全に浸透拡散して固化させることがで
き、積層状に形成された剛性体として、一体的に固化し
た半導体封止パッケージを得ることができた。
その結果、熱的負荷による変形、機械的負荷に対する強
度上の問題が解決され、半導体封止パンケージを小形化
、薄形化しても充分に信頼性を保つことができるなど、
多大な効果を奏するものである。
度上の問題が解決され、半導体封止パンケージを小形化
、薄形化しても充分に信頼性を保つことができるなど、
多大な効果を奏するものである。
第１図（イ）〜に）は、従来の半導体封止パッケージの
製造方法を縦断面して示した図である。第２図（イ）〜
に）は、本発明の一実施例を製造工程順に示した縦断面
図である。又第２図Ｏ）は、薄板に波形を使用したもの
を縦断面して示したものである。第６図は、従来の半導
体封止パッケージについて、熱ストレスを与えた場合の
変形状態を示す説明用図、第４図は、本実施例の半導体
封止パッケージに対し熱ストレスを与えた場合の変形状
態を示す説明用図である。 １ 半導体チップ１．２ ・・・・回路基板、第
７図 第２図 （イ） （ロ） 第 ｚｎ （ハ）
製造方法を縦断面して示した図である。第２図（イ）〜
に）は、本発明の一実施例を製造工程順に示した縦断面
図である。又第２図Ｏ）は、薄板に波形を使用したもの
を縦断面して示したものである。第６図は、従来の半導
体封止パッケージについて、熱ストレスを与えた場合の
変形状態を示す説明用図、第４図は、本実施例の半導体
封止パッケージに対し熱ストレスを与えた場合の変形状
態を示す説明用図である。 １ 半導体チップ１．２ ・・・・回路基板、第
７図 第２図 （イ） （ロ） 第 ｚｎ （ハ）
Claims (1)
- 【特許請求の範囲】 １、 回路基板の孔内に金属細線によってボンディング
することにより半導体チップを孔内に宙吊りにし、次い
で回路基板の孔よりも大きい面積の薄板を上記半導体チ
ップの下方に位置させ、回路基板と薄板との間の間隙を
調整した後、半導体チップの上方より封止樹脂を１滴下
し、その後に封止樹脂の上側に、別の薄板を押着し、こ
の状態にて封止樹脂を硬化させ、回路基板の孔内に半導
チップを宙吊にした状態で、その両側を薄板によって挾
持したことを特徴とする半導体の封止方法。 ２、 回路基板の孔内に金属細線によって宙吊りした半
導体チップ及び回路基板と、封止樹脂の充填不足及び過
充填を防止すると共に回路基板と半導体チップの結合部
を補強するための２枚の薄板とから成り、回路基板の孔
内に金属細線によって宙吊りした半導体チップとその回
路基板とを２枚の薄板で挾持し、封止樹脂によって積層
状に固化したことを特徴とする半導体封止パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58042109A JPS59168655A (ja) | 1983-03-16 | 1983-03-16 | 半導体の封止方法および半導体封止パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58042109A JPS59168655A (ja) | 1983-03-16 | 1983-03-16 | 半導体の封止方法および半導体封止パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59168655A true JPS59168655A (ja) | 1984-09-22 |
Family
ID=12626788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58042109A Pending JPS59168655A (ja) | 1983-03-16 | 1983-03-16 | 半導体の封止方法および半導体封止パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59168655A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441671A (en) * | 1977-09-08 | 1979-04-03 | Sharp Corp | Semiconductor device |
-
1983
- 1983-03-16 JP JP58042109A patent/JPS59168655A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441671A (en) * | 1977-09-08 | 1979-04-03 | Sharp Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4386039B2 (ja) | 電子部品の製造方法 | |
| JP4620515B2 (ja) | インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法 | |
| CN101529584B (zh) | 半导体元件的安装结构体及半导体元件的安装方法 | |
| US8207607B2 (en) | Semiconductor device with resin mold | |
| US5863815A (en) | Method of manufacturing semiconductor device | |
| US5285104A (en) | Encapsulated semiconductor device with bridge sealed lead frame | |
| JP4076841B2 (ja) | 半導体装置の製造方法 | |
| JP2011222553A (ja) | 半導体チップ内蔵配線基板及びその製造方法 | |
| JPH08293524A (ja) | 半導体装置およびその製造方法 | |
| US6255742B1 (en) | Semiconductor package incorporating heat dispersion plate inside resin molding | |
| JPH03136267A (ja) | 半導体装置及びその製造方法 | |
| JP5459108B2 (ja) | 部品内蔵配線基板 | |
| JP2012074497A (ja) | 回路基板 | |
| JP4760876B2 (ja) | 電子装置およびその製造方法 | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| JP2001144230A (ja) | 半導体装置及びその製造方法 | |
| JPS59168655A (ja) | 半導体の封止方法および半導体封止パツケ−ジ | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| WO2006109506A1 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 | |
| JP3553513B2 (ja) | 自動車用電子回路装置 | |
| JP2005203439A (ja) | 半導体装置 | |
| JP3552301B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP3380058B2 (ja) | バンプ転写用フレーム | |
| JPS62128534A (ja) | 半導体装置の封止方法 |