JPH08293524A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08293524A
JPH08293524A JP7096367A JP9636795A JPH08293524A JP H08293524 A JPH08293524 A JP H08293524A JP 7096367 A JP7096367 A JP 7096367A JP 9636795 A JP9636795 A JP 9636795A JP H08293524 A JPH08293524 A JP H08293524A
Authority
JP
Japan
Prior art keywords
pad
envelope
semiconductor element
concave portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7096367A
Other languages
English (en)
Inventor
Hideaki Maekawa
英明 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7096367A priority Critical patent/JPH08293524A/ja
Priority to TW085104384A priority patent/TW390004B/zh
Priority to US08/634,678 priority patent/US5834835A/en
Priority to KR1019960011934A priority patent/KR100200254B1/ko
Publication of JPH08293524A publication Critical patent/JPH08293524A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/01—Manufacture or treatment
    • H10W76/05—Providing fillings in containers, e.g. gas filling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【構成】 本発明の半導体装置は、中央が凹状に所定深
さにザグリ加工された外囲器３と、外囲器の凹状部内に
配列された複数のパッド５と、外囲器の凹状部内に、素
子領域が第１のパッドの列に対向するよう配置され、第
１のパッドに金属ボール１２を介して電気的に接続され
た第２のパッド１を有する半導体チップ６と、半導体チ
ップ６を完全に覆うよう凹状部内に流し込まれたポッテ
ィング部材２とを具備する。 【効果】 本発明を用いることにより、外囲器の外形寸
法の縮小、製造工程削減、及びポッティング剤の未充填
防止による信頼性の向上等の効果が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関する。特に、高密度化、高集積化に有利な半導
体装置の外囲器に関する。
【０００２】
【従来の技術】従来より半導体装置の外囲器として金属
リードフレームを有するＳＯＰ，ＳＯＪ等が存在する
が、このような構造は実際の半導体素子よりも外形寸法
が大きくなりがちであり、高密度化、高集積化の妨げに
なっていた。さらに、前述の半導体装置をプリント配線
板に実装した際、半導体装置に用いられているモールド
樹脂および金属リードフレームとプリント配線板の熱膨
張係数の違いから、長期にわたる高温／低温の温度サイ
クルが加わった場合に生じる応力により、半田接合部に
クラックが発生し電気的導通が保てなくなる。
【０００３】一方、高密度化、高集積化という点から
は、半導体素子を直接プリント配線板に実装するフリッ
プチップやＣＯＢといった構造が用いられている。しか
しながら、このような構造は半導体素子を直接プリント
配線板に実装しているため、樹脂封止型半導体装置と比
較すると機械的衝撃に弱く、製造装置や技術を新たに導
入する必要がある。
【０００４】従来は、半田接合部クラック対策として半
導体素子を保護する材料をモールド樹脂ではなく、プリ
ント配線板と同一材料であるガラスエポキシ材を用いる
ことで熱膨張係数の違いをなくしていた。さらに半導体
装置と外部との電気接触を金属リードフレームではな
く、図４（ａ）における半導体素子の構造の平面図に示
すように半導体装置側面に半円柱状の金属接触部１０を
設けることにより可能にしていた。また、図４の素子
は、高密度化、高集積化という点で、金属接触部１０を
通じて複数の半導体装置を積み重ねて接合することがで
き多段実装を可能としている。
【０００５】図４（ｂ）は図４（ａ）のＡ−Ａ’線にて
断面をとった図であり、ザグリ加工を施し、ボンディン
グパット５を設けたガラスエポキシ材３にマウント剤７
を介して半導体素子６と物理的に接続し、半導体素子６
上のコンタクトパッド１とボンディングパット５を金線
４にて電気的に接続している。さらに、半導体素子６の
外部との接触を防ぐためにポッティング剤２で封止して
いる。また、ポッティング剤２で封止後の電気的導通確
認のために、ガラスエポキシ材３に導通確認用パッド１
１を設けている。
【０００６】従来技術による樹脂封止型半導体装置の製
作工程を図５（ａ），（ｂ），（ｃ），（ｄ），
（ｅ），（ｆ）にて説明する。断面図は、図４（ａ）の
Ａ−Ａ’線にて断面をとったものである。図５（ａ）は
ザグリ加工を施し、ボンディングパッド５および電気接
続確認用パッド１１を設けたガラスエポキシ材３にマウ
ント剤７を塗布し、マウント剤７上に半導体素子６を載
せる工程を表している。図５（ｂ）はマウント剤７上に
載せた半導体素子６を固定させるために、加熱してマウ
ント剤を硬化させる工程を表している。図５（ｃ）は半
導体素子６上の各コンタクトパッド１と各ボンディング
パッド５を金線４にて電気的に接続する工程を表してい
る。図５（ｄ），（ｅ），（ｆ）は半導体素子を外部接
触から保護するために、ポッティング剤２の塗布後低圧
中にて脱泡し、加熱して硬化させる工程を表している。
【０００７】しかし、上述したような半導体素子の外囲
器構造は以下の様な問題点を有していた。第一に図４
（ｂ）に示すようにガラスエポキシ材３と半導体素子６
の電気的接合に金線４を用いていることである。金線４
にて電気的接合を行う場合、必ずガラスエポキシ材３上
に半導体素子６の外形寸法よりも外側にボンディングパ
ッド５を形成する必要がある。これは樹脂封止型半導体
装置の外形寸法が大きくなるため、高密度化、高集積化
という点において問題となる。
【０００８】第二に図５（ａ），（ｂ），（ｃ）に示す
ように金線４による電気的接合とガラスエポキシ材３へ
の半導体素子６の接着にマウント剤７を使用しているた
め製造工程が増加する。これは製造コスト上昇につなが
る。
【０００９】
【発明が解決しようとする課題】上記したように、従来
の半導体装置は、外形寸法が比較的大きくなる、製造工
程数が増大する等の問題点が存在した。本発明は上記欠
点を除去し外形寸法が比較的小さく、製造工程数を削減
することにより製造コストを低減した半導体装置及びそ
の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、中央が凹状に所定深さにザグリ加工さ
れた外囲器と、外囲器の凹状部内に配列された複数の第
１のパッドと、外囲器の凹状部内に、素子領域が前記第
１のパッドの列に対向するよう配置され、第１のパッド
に金属ボールを介して電気的に接続された第２のパッド
を有する半導体チップと、半導体チップを完全に覆うよ
う凹状部内に流し込まれたポッティング部材とを具備す
ることを特徴とする半導体装置を提供する。
【００１１】この半導体装置の外囲器はガラスエポキシ
材により構成されている。この様な半導体装置の製造方
法として、本発明においては、中央が凹状に所定深さに
ザグリ加工されこの凹状部内に複数のパッドが形成され
た外囲器の凹状部内に、半導体チップをこの素子領域が
パッドの列に対向するよう配置しつつ、パッドに金属ボ
ールを介して電気的に接続する工程と、凹状部内にポッ
ティング部材を流し込むとともに外囲器の中央に形成さ
れた貫通穴より吸引することにより半導体チップをポッ
ティング部材で完全に覆う工程とを具備する半導体装置
の製造方法を提供する。
【００１２】より詳細には、ガラスエポキシ板をこの中
央が凹状に所定深さになるようザグリ加工することによ
り外囲器を形成し、外囲器の凹状部内に複数のパッドを
形成する工程と、外囲器の凹状部内に所定高さの絶縁部
材を配置する工程と、半導体チップの複数のコンタクト
パッド上に金属ボールを配置する工程と、絶縁部材上に
半導体チップを載せつつ、複数のパッドとコンタクトパ
ッドとを互いに対向させ、金属ボールを介して電気的に
接続する工程と、凹状部内にポッティング部材を流し込
むとともに外囲器の中央に形成された貫通穴より吸引す
ることにより半導体チップをポッティング部材で完全に
覆う工程とを具備する半導体装置の製造方法を提供す
る。
【００１３】
【作用】本発明で提供する手段を用いることにより、第
１のパッドを半導体チップの直下に形成することがで
き、これが半導体装置の外形寸法を小さくする一助とな
っている。また、ボンディングワイヤを用いないため、
外囲器の高さを低くすることができる。これらはみな、
半導体装置の高密度化、高集積化に好適である。
【００１４】さらに、本発明は、金属ボールを用いて一
括したボンディングが可能となり、同時に絶縁部材によ
り半導体チップと外囲器との接着を行うため、製造工程
の削減、つまり製造コストの削減につながる。
【００１５】
【実施例】本発明における実施例の平面図を図１（ａ）
に示す。本発明における樹脂封止型半導体装置は、ザグ
リ加工を施したガラスエポキシ材料３上に半導体素子６
のコンタクトパッドと同一位置にボンディングパッド５
を設け、このボンディングパッド５の内側に半導体素子
６を接着するための絶縁接着テープ８を貼付けており、
さらに、半導体装置６を保護するためにポッティング剤
２を塗布した際に、ポッティング剤２が半導体素子６全
体を覆うことができるようにガラスエポキシ材３の底部
中央に吸引口９を有する構造となっている。
【００１６】図１（ａ）および図１（ｂ）には吸引面積
を広く確保するために絶縁接着テープ８の内側に半導体
素子６の長辺方向よりも大きい凹部２０を設けた構造が
示されている。
【００１７】次に、本発明における樹脂封止型半導体装
置の製造工程を図２（ａ），（ｂ），（ｃ），（ｄ），
（ｅ）を用いて説明する。断面図は、図１（ａ）のＢ−
Ｂ’線でとったものである。図２（ａ）は、ザグリ加工
と底部中央部に吸引口９を施し、ボンディングパッド５
および電気接続確認用パッド１１、さらに半導体素子６
接着のための絶縁接着テープ８を貼付けたガラスエポキ
シ材３に、球状金属１２をコンタクトパッド１に取り付
けた半導体素子６を載せる工程を表している。図２
（ｂ）は、ガラスエポキシ材３と半導体素子６の電気的
接合と絶縁接着テープ８の硬化を加熱することによって
同時に行う工程を表している。
【００１８】図２（ｃ），（ｄ），（ｅ）は、半導体素
子６を外部接触等から保護するためにポッティング剤２
を塗布し、同時に吸引口９から吸引することで半導体素
子６全体を覆い、脱泡、加熱して硬化させる工程を表し
ている。
【００１９】従来技術では、図４（ｂ）に示すようにガ
ラスエポキシ材３と半導体素子６の電気的接合に金線４
を用いていたため、半導体素子６よりも外側にボンディ
ングパッド５を形成しなければならず、半導体装置の外
形寸法が大きくなっていた。
【００２０】しかしながら、本発明においては図１
（ｂ）に示すように電気的接合に球状金属１２を用いる
ことにより、ボンディングパッド５を半導体素子６の下
部に形成することができるようになり、図３に示すよう
に半導体装置の外形寸法を従来技術より小さくできる。
さらに、電気的接合を球状金属１２にすることで電気的
接触部の高さをボンディングのループ高さから球状金属
１２の直径に置き換えることができ半導体装置の厚さを
薄くすることが可能となる。このことは、従来技術より
も半導体装置の高密度化、高集積化につなげることを示
唆している。
【００２１】さらに、金線４による電気接合では各コン
タクトパッド１をそれぞれ接合しなければならないが、
球状金属１２を用いることにより一括した接合が可能と
なり、同時に図２（ｂ）に示すように絶縁接着テープ８
による半導体素子６の接着も行うことができるため、製
造工程の削減、つまり製造コストの削減をすることがで
きる。
【００２２】一方、前述したように電気的接触部の高さ
を球状金属１２で置き換えるため、ガラスエポキシ材３
下部と半導体素子の間が非常に狭くなりポッティング剤
２が入りづらくなる。しかしながら、図１（ａ）に示す
ように、本発明の半導体装置はガラスエポキシ材３の底
部中央吸引口９と吸引面積を広く確保するために絶縁接
着テープ８の内側に半導体素子６の長辺方向よりも大き
い凹部２０を設けた構造をとっている。そのため、図２
（ｃ）に示すように、ポッティング剤２を塗布すると同
時に吸引口９から吸引することにより、ガラスエポキシ
材３下部と半導体素子６との間にポッティング剤２を引
き込むことができ半導体素子６を完全に覆うことが可能
となる。この時、吸引口９からポッティング剤２がはみ
出すことが懸念されるが、ポッティング剤２の粘度や吸
引力、吸引時間等の条件を考慮することにより、はみ出
しを防止することは可能である。
【００２３】以上、本発明を図１ないし図３を用いて説
明したが、本発明はこれに限られることはなく、本発明
の主旨を逸脱しない限り種々の変形が可能であることは
いうまでもない。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
パッドを半導体チップの直下に形成することができ、こ
れが半導体装置の外形寸法を小さくする一助となってい
る。また、ボンディングワイヤを用いないため、外囲器
の高さを低くすることができる。これらはみな、半導体
装置の高密度化、高集積化に好適である。
【００２５】さらに、本発明は、金属ボールを用いて一
括したボンディングが可能となり、同時に絶縁部材によ
り半導体チップと外囲器との接着を行うため、製造工程
の削減、つまり製造コストの削減につながる。さらに、
ポッティング剤の未充填防止による信頼性の向上等の効
果も得られる。
【図面の簡単な説明】
【図１】本発明の実施例を示した半導体装置の平面図及
び断面図である。
【図２】本発明の実施例の製造工程を示した半導体装置
の断面図である。
【図３】本発明と従来例の半導体装置を比較した断面図
である。
【図４】従来の半導体装置の平面図及び断面図である。
【図５】従来の半導体装置の製造工程を示した断面図で
ある。
【符号の説明】
１ コンタクトパッド ２ ポッティング剤 ３ ガラスエポキシ材 ４ 金線 ５ ボンディングパッド ６ 半導体素子 ７ マウント剤 ８ 絶縁接着テープ ９ 吸引口 １０ 金属接触部 １１ 導通確認用パッド １２ 球状金属 ２０ 吸引面積を確保するための凹部

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 中央が凹状に所定深さにザグリ加工され
    た外囲器と、前記外囲器の凹状部内に配列された複数の
    第１のパッドと、前記外囲器の凹状部内に、素子領域が
    前記第１のパッドの列に対向するよう配置され、前記第
    １のパッドに金属ボールを介して電気的に接続された第
    ２のパッドを有する半導体チップと、前記半導体チップ
    を完全に覆うよう前記凹状部内に流し込まれたポッティ
    ング部材とを具備することを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、前
    記外囲器はガラスエポキシ材により構成されていること
    を特徴とする半導体装置。
  3. 【請求項３】 中央が凹状に所定深さにザグリ加工され
    この凹状部内に複数のパッドが形成された外囲器の前記
    凹状部内に、半導体チップをこの素子領域が前記パッド
    の列に対向するよう配置しつつ、前記パッドに金属ボー
    ルを介して電気的に接続する工程と、前記凹状部内にポ
    ッティング部材を流し込むとともに前記外囲器の中央に
    形成された貫通穴より吸引することにより前記半導体チ
    ップを前記ポッティング部材で完全に覆う工程とを具備
    する半導体装置の製造方法。
  4. 【請求項４】 ガラスエポキシ板をこの中央が凹状に所
    定深さになるようザグリ加工することにより外囲器を形
    成する工程と、前記外囲器の凹状部内に複数のパッドを
    形成する工程と、前記外囲器の凹状部内に所定高さの絶
    縁部材を配置する工程と、半導体チップの複数のコンタ
    クトパッド上に金属ボールを配置する工程と、前記絶縁
    部材上に前記半導体チップを載せつつ、前記複数のパッ
    ドと前記コンタクトパッドとを互いに対向させ、前記金
    属ボールを介して電気的に接続する工程と、前記凹状部
    内にポッティング部材を流し込むとともに前記外囲器の
    中央に形成された貫通穴より吸引することにより前記半
    導体チップを前記ポッティング部材で完全に覆う工程と
    を具備する半導体装置の製造方法。
  5. 【請求項５】 前記絶縁部材はポリイミドテープにより
    構成されていることを特徴とする請求項４記載の半導体
    装置の製造方法。
JP7096367A 1995-04-21 1995-04-21 半導体装置およびその製造方法 Pending JPH08293524A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7096367A JPH08293524A (ja) 1995-04-21 1995-04-21 半導体装置およびその製造方法
TW085104384A TW390004B (en) 1995-04-21 1996-04-12 Device for storing semiconductor chip and method for making the same
US08/634,678 US5834835A (en) 1995-04-21 1996-04-18 Semiconductor device having an improved structure for storing a semiconductor chip
KR1019960011934A KR100200254B1 (ko) 1995-04-21 1996-04-19 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7096367A JPH08293524A (ja) 1995-04-21 1995-04-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08293524A true JPH08293524A (ja) 1996-11-05

Family

ID=14163012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7096367A Pending JPH08293524A (ja) 1995-04-21 1995-04-21 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5834835A (ja)
JP (1) JPH08293524A (ja)
KR (1) KR100200254B1 (ja)
TW (1) TW390004B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050416A (zh) * 2012-12-07 2013-04-17 中国电子科技集团公司第十一研究所 用于百万像素碲镉汞混成芯片的底部填充方法及装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335183A (ja) * 1992-05-28 1993-12-17 Murata Mfg Co Ltd 多層基板を備えた電子部品及びその製造方法
FR2748156B1 (fr) * 1996-04-26 1998-08-07 Suisse Electronique Microtech Dispositif comprenant deux substrats destines a former un microsysteme ou une partie d'un microsysteme et procede d'assemblage de deux substrats micro-usines
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6057175A (en) * 1997-12-04 2000-05-02 Medtronic, Inc. Method of making encapsulated package
US6586829B1 (en) * 1997-12-18 2003-07-01 Si Diamond Technology, Inc. Ball grid array package
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
JP3610787B2 (ja) * 1998-03-24 2005-01-19 セイコーエプソン株式会社 半導体チップの実装構造体、液晶装置及び電子機器
GB2340996B (en) * 1998-08-26 2003-07-09 Lsi Logic Corp Low skew signal distribution circuits
JP2000223657A (ja) * 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
US6392289B1 (en) 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
FR2805410B1 (fr) * 2000-02-23 2002-09-06 Andre Rene Georges Gennesseaux Systeme autonome de cogeneration d'electricite et de chaleur comportant un stockage d'energie par volant d'inertie
TW521555B (en) * 2000-08-25 2003-02-21 Hitachi Aic Inc Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
US6486561B1 (en) * 2000-09-12 2002-11-26 Luminary Logic, Ltd. Semiconductor light emitting element formed on a clear or translucent substrate
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
JP3866033B2 (ja) * 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
KR100506035B1 (ko) * 2003-08-22 2005-08-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI241696B (en) * 2004-11-26 2005-10-11 Delta Electronics Inc Chip package structure
US8138027B2 (en) * 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489544A (en) * 1987-09-30 1989-04-04 Nec Corp Cap for photosemiconductor device case
CA2092165C (en) * 1992-03-23 2001-05-15 Tuyosi Nagano Chip carrier for optical device
US5491362A (en) * 1992-04-30 1996-02-13 Vlsi Technology, Inc. Package structure having accessible chip
JP2856647B2 (ja) * 1993-09-20 1999-02-10 株式会社東芝 半導体チップバーンイン用ソケット
US5498906A (en) * 1993-11-17 1996-03-12 Staktek Corporation Capacitive coupling configuration for an intergrated circuit package
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050416A (zh) * 2012-12-07 2013-04-17 中国电子科技集团公司第十一研究所 用于百万像素碲镉汞混成芯片的底部填充方法及装置

Also Published As

Publication number Publication date
US5834835A (en) 1998-11-10
KR100200254B1 (ko) 1999-06-15
KR960039305A (ko) 1996-11-25
TW390004B (en) 2000-05-11

Similar Documents

Publication Publication Date Title
JPH08293524A (ja) 半導体装置およびその製造方法
US6118184A (en) Semiconductor device sealed with a sealing resin and including structure to balance sealing resin flow
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
JP5543086B2 (ja) 半導体装置及びその製造方法
US5448106A (en) Thin semiconductor integrated circuit device assembly
US6204564B1 (en) Semiconductor device and method for making the same
US7413926B2 (en) Methods of making microelectronic packages
JP2001036000A (ja) チップサイズスタックパッケージ及びメモリモジュールとその製造方法
US20140061895A1 (en) Multi-Chip Module and Method of Manufacture
US5296737A (en) Semiconductor device with a plurality of face to face chips
JPH0831988A (ja) テープキャリアパッケージの封止構造
JP2000031343A (ja) 半導体装置
JP3427874B2 (ja) 樹脂封止型半導体装置とその製造方法
US5278101A (en) Semiconductor device and method for manufacturing the same
US20040173903A1 (en) Thin type ball grid array package
JP3226244B2 (ja) 樹脂封止型半導体装置
JPH0964080A (ja) 半導体装置及びその製造方法
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP2000124401A (ja) 半導体装置
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
JPH08204048A (ja) 半導体チップの封止構造
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JP2974811B2 (ja) 半導体搭載用基板
JPH0579173B2 (ja)
JPH09134996A (ja) 樹脂封止型半導体装置及びその製造方法