JPS59176893A - デ−タ収集方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｔ８）　　発明の技侑分野 不発明はセンサ寺から出力されるアナログ信号をディジ
タル１ざ号に変換して収集するデータ収集方式に関する
。

（ｂ）　　従来技術と間厘点 センサから侍らｎたデータを処理（解析などうするシス
テムにおいては、通常セ／すからのアナログ信号ｉ、Ａ
／Ｄコンバータを用いてディジタル化したのち、これを
処理している０このよう、な従来方式では、Ａｌ１）コ
ンバータの最大許容人力１直が、センサから得られるア
ナログ１ｇ号の最大１１Ｎをカバーできるように、その
変換レンジ金設定しておく必要がめる０このためアナロ
グ１ｇ号の微少変化に対する情＠童が低く抑えられる欠
点があった０これに対し、センサから得られるアナログ
信号の変化分のみをディジタル化して収集する方式を採
れば、Ａ／Ｄコンバータの服大許谷人力匝を越える最大
値を有するアナログ信号の収集がロエｉととなり、得ら
れるデータの１＃報瀘が瑣加するオリ点を生ずる。

（ｅ）　　発明の目的 不発明は上記の点に着目したものでわり、晶分解耗のＡ
／Ｄ変侠を可能とするデータ収集方式の提供全目的とす
る０ （ｄ）　　発明の構成 、４１：発明は、センサと、Ａ１０変換器とを有し、セ
ンサからのアナログ１言号をディジタル信号に変換して
収集するシステムにおいて、前記センサがらのアナログ
信号を所定時間だけ遅延せしめる遅延回路と、該遅延回
路からの出方信号と１１１１記センサからのアナログ信
号とに＆分した信号を出力する差分回路とを備え、前記
ノッを定時間毎に、前記センサからのアナログ１−号と
前記遅延回路の出力信号との、４分１謬号を求め、該差
分信号を前Ｎｉ；Ａ　／　Ｄ変侯器にょ勺ディジタル信
号に変換してデータをｒＪｌ果することを特徴とするア
ナログディジタルｉ］Ａ方式でるる。

（ｅ）　　発明の実施例 以下、本発明を図面によって説明する。第１凶（ヴ不発
明全説明する信号波形図、第２図は本発明の一実施例？
説明するブロック図であり、ｌはセンサ、２は遅延回路
、３は差分回路、４はＡ／Ｄコンバータ、５はパルス発
生部、６はメモ１ハ　７は処、ｔｌｌ裟（献ＡＩ　、Ａ
２　＋　Ａｓ　＋はアナログデータ、砧、□。

△Ａ２３は差分データ、ＣＬはクロックパルス、Ｄは遅
延時間、Ｓはサンプリングパルス、Ｔは同報」、ｔｌｌ
　ｔ２１　ｔ、は時刻でおる。第１図は横柵に時１ｄ」
、ＭＩ軸にアナログ量をボし、図示のように時刻ｊｌ＋
ｔ２及びｔ３の各アナログデータ’ｉ　Ａ１　、Ａ２及
びＡｓとする。なお時刻ｔ１〜ｔ３の時間間隔は一定（
周期に人力してディジタル化する方法全採用している。

本発明は、相隣なる時に１］、例えば時刻ｔ１とｔ２と
ＶＣおけるアナログデータＡ、とんとの差分データムＡ
１２ｉＡ／Ｄコンバータによりディジタル化して、デー
タの収集を行うものでめる。

第２図において、時刻ｔ１にセンサで検出されたアナロ
グデータＡ１は遅延回路（遅延１々間　Ｄ）２に人力さ
れる。矢に、この遅延時ｉｊｌ　Ｄを経た時刻ｔ２に、
センサ１で検出されたアナログデータＡ２が青ら几た際
、差分回路３の出力側に左分データ△Ａ１゜が得られる
。この差分データ△Ａ４２はＡ／Ｄコ／パータ４により
ディンタルデータＶＣｉ　換されたのち、メぜり６に格
納される０同様に、時刻１ｓには、アナログデータＡ２
とＡ３との差分データ△Ａ２３が得られ、これがディジ
タル化されてメモリ６に格納ざＡる。μ＞　Ａ　／　Ｄ
コンバータ４に供給されるサンプリングパルスＳは周期
Ｔなる繰返しパルスであり、この周期Ｔと、遅延回路２
の遅延時間りとは弄しく選んである。またパルス発生ｇ
５は処理袋−７から元するクロックパルスＣＬにょ９駆
動される。上記の説明でに省略したが、初Ａ８時（時刻
：１．）のアナログデータ（ＡＯ）ハ、ディジタル化し
てメモリ６に格納して２くものとする。従って処理装置
７は、メモリ６円のアナログデータの初ＪＩＪＪ　Ｔｉ
１４（Ａｎ　）と、それ風神のサンプリング時の差分デ
ータ（ΔＡ、２．ΔＡ２３・・つとにょ９アナログデー
タ全書現して所安の解析処理を行うことが可能となる。

（ｆ）　　発明の効果 以上のように不尤明は、センサで傅らノした２時点間の
差分データを、Ａ／Ｄコンバータによりディジタル化す
るので、アナログデータの分解１と（換言ｆればＡ／Ｄ
コンバータの出力１ｇ号のビット当りの情報ｔ）ヲ者し
く同上しつるｔｌｌ点を有する０

【図面の簡単な説明】

第１図は本発明全瓶明する１４７．波形図、第２図は本
発明の一笑施例を説明するブロック図であり。 図中に用いた符号は次の週９である。 １はセ／す、２は遅延回路、３は差分回路、４ＨＡ／Ｄ
コンバータ、５はパルス発生部、６はメモリ、７は処理
装置、Ａ□、Ａ２．Ａ３はアナログデータ、Ｄは遅延時
間、ΔＡ１２．ΔＡ２３は差分データ、ＣＩ４クロック
パルス、Ｓはサンプリングパルス、ＴはＡ期、ｔｌｌ　
Ｌ！＋　ｔ３は時刻デポす。

Claims (1)

【特許請求の範囲】
1. センサと、Ａ／Ｄ変換器とを有し、センサからのアナロ
   グ信号をディジタル信号に変換して収集するシステムに
   おいて、前記センサからのアナログ１６号を所定時間だ
   け遅延せしめる遅延回路と、該遅延回路からの出力信号
   と前記センナからのアナログ信号とを差分した信号を出
   力する差分回路とを備え、前記所定時間毎に、前記セン
   サからのアナログ信号と、前記遅延回路の出力信号との
   差分ぼ号を求め、該差分１Ｃ号を前記Ａ／Ｄ変換器によ
   りディジタル信号に変換してデータを収集することを待
   機とするデータ収集方式。