JPS59178484A - 文字パタ−ン発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、ドツトパターンで記憶される文字を拡大、縮
小等して発生させる文字パターン発生方式％式％ 従来技術と問題点 表示または印刷される文字は画面または紙面のレイアう
ト上、大きい文字、小さい文字、果ては傾倒した文字な
ど各種のものが要求される。文字のドツトパターンを記
憶しておいてそれを読出してＣＲＴの画面に表示または
紙面に印刷する装置でか＼る要求に対処するには各文字
につき大、小、回転したパターンをメモリに記憶させて
おき、それを読出せばよいか、当然これではメモリ容量
が膨大になる。そこでメモリ、に格納する文字パターン
は１種（勿論少数種でもよい）とし、その読み出し出力
を信号処理して上記要求に応えるという方法が経済的で
あり、実用性が高い。

従来のか−る信号処理型文字発生方式では拡大、縮小、
回転に対するアルゴリズムが全文字共通であるのが多い
。しかし小さい文字と大きい文字は、単純に小さい文字
の各部をｎ倍にしたものが大きい文字ということではな
く、大きく拡大された（肉太にされた）部分とそれ程で
もない部分があり、単純ｎ倍では不自然もしくは奇異な
感じを与え、ものによっては見ずらくなる。そこで変換
アルゴリズムは複数種とし、字画などの特徴を基に文字
をグループ化し、それぞれに適当な変換アルゴリズムを
適用するという方式が提案されている。しかし実際には
どのアルゴリズムにも当て嵌まらない文字があり、可及
的に自然さを保持しようとするとアルゴリズムが複雑に
なり、変換時間も増加する。例えば横書きの単語の各文
字を９０°回転させて縦書きのイメージを出す場合、普
通の文字は単に９０°回転させる（文字パターンメモリ
中の当該文字をＸ方向に読出したものをＹ方向に表示す
る）だけでよいが、拗音、促音、句読点などを同じアル
コリズムで処理すると位置が逆になり、異様な感じを与
え、厳しくは誤りとなる。

発明の目的 本発明は自然さを失なわず、メモリ容量もそれ程増大し
ない拡大、縮小、回転文字パターン発生方式を提供しよ
うとするものである。

本発明では簡単な変換アルゴリズムで処理できる文字グ
ループとそれでは処理できない文字グループに分け、前
者に対しては予め用意した変換アルゴリズムを適用して
拡大、縮小、回転処理するが、後者に対しては専用メモ
リを用意してそれに拡大、縮小、回転した文字パターン
を格納しておき、それを読出して使用する。このように
すれば、全ての文字に対して極めて自然な文字を発生さ
せ、アルゴリズムを簡単化し、変換時間を短縮すること
ができる。

発明の構成 本発明の文字パターン発生方式は、複数個のドツトで表
わされる原文字パターンを格納するメモリと、該メモリ
が出力する。原文字パターンに対し所定の単純な変換ア
ルゴリズムで拡大、縮小、回転等の変換を施す変換回路
と、該変換回路では変換できない複雑な変換を施した文
字パターンを格納するメモリとを設け、これら原文字パ
ターンメモリ、変換回路、および変換パターンメモリの
各出力を選択信号で選択してその１つを出力させること
を特徴とするが、次に図面に示す実施例を参照しながら
これを詳細に説明する。

発明の実施例 第１図は本発明の第１の実施例を示し、１０は原または
標準文字パターンを格納するメモリ、１２は単純な変換
アルゴリズムでは拡大、縮小、回転処理できない文字の
拡大、縮小、回転パターン（これば特別にパターン作成
するので、どのような形状にでも所望通りにできる）を
格納する変換パターンメモリ、１４はメモリ１２をアク
セスするアドレスを発生ずるメモリ　（アドレス変換テ
ーブル）、１６ば簡単な変換アルゴリズムによる文字拡
大、縮小、回転を行なう変換回路、１８，２０゜２２ば
アンドゲート、２４ばインバータ、２６はマルチプレク
サである。Ｓｌはメモリ１０．１２のアドレス信号で例
えば文字コード信号である。

特殊な変換を要する文字は何千もしくは何方とある原文
字と比べると少数であり、同じアドレス信号を使うとメ
モリ１２の容量はメモリ１０の容量と同じになり（少な
く共アドレス空間が）不経済である。メモリ１４はこれ
を改善するもので、特殊変換文字のコードＳ１を小容量
メモリの当該アドレスへ変換する。Ｓ２は原文字パター
ンのま＼の出力か変換処理をするかの切換信号で、Ｈ（
ハイ）レベルなら変換、Ｌ（ロー）レベルなら原（標準
）である。マルチプレクサ２６は特殊変換側Ｓと原また
は汎用変換側Ｃとの切換えを行なう。

動作を説明するに、原文字パターンを発生するには信号
Ｓ２をＬにしてゲート１８を開きゲート２０．２２は閉
じ、マルチプレクサ２６はＣ側に切換え、文字コード信
号Ｓ１を入力する。信号Ｓ１でアクセスされ、メモリ１
０から読出された原文字パターンはゲート１８を通り、
マルチプレクサ２６を通って出力される。Ｓ３はこの出
力される文字パターン信号を示す。なお詳しくは文字は
例えば２４Ｘ２４ドツトで構成され、１回のメモリアク
セスで読出されるのはその１行分（出力対象はＣＲＴデ
ィスプレイとしてこれはそのｌラスタに組込まれる）で
あり、２４回読出されて（これらは２４ラスタに組込ま
れる）やっと１文字分のパターンが出力される。また一
般に文字は複数（１１）個並び、ＣＲＴの１ラスクにそ
のｎ個の文字の各１ラスク分の出力が組込まれるが、こ
＼では単純に上記のように説明する。

次に汎用変換をする場合は切換信号Ｓ２をＨにし、マル
チプレクサ２６はＣ側にする。文字コード信号Ｓ１でメ
モリ１０から読出された原文字パターンはゲート２０を
通って変換回路１６に入力し、こ＼で該変換回路にセン
トされているアルゴリズＪ・で拡大、縮小、回転処理を
受け（これらのいずれかを選択するのは図示してない制
御信号により指定される）、マルチプレクサ２６より出
力される。

次に特殊変換をする場合は信号Ｓ２をやはりＨにし、マ
ルチプレクサ２６はＳ側に切換える。文字コード信号Ｓ
１を入力すにとこれはメそり２４でアドレス変換されて
メモリ１２をアクセスし、該メモリ１２内蔵の特別に拡
大、縮小、回転された文字パターン（そのどれかは図示
しない制御信号こ＼ではアドレス信号により選択する）
が読出され、マルチプレクサ２６を通って出力される。

文字コード信号Ｓ１はメモリ１０へも入力してこれをア
クセスし、原文字パターンを続出して変換回路１６へ入
力するが、マルチプレクサ２６により変換回路１６の出
力は外部へ取出されることはない。

この回路によれば変換回路１６は簡単化でき、特殊変換
を要する文字パターンはメモリ１２から発生でき、自然
さを害なわずしかも手段が比較的簡単な、拡大、縮小、
回転文字パターン発生装置を提供できる。

第２図は特殊変換を要する単語の例を示す。（ａｌは促
音「っ」を持つ単語の例で、各文字を９０゜回転させて
寝た縦書きイメージの単語にする場合、各文字を単純に
９０°回転させると（ｂ）の如くなり、正しい変換例（
Ｃ）と比べて明らかなよう奇異な、誤ったものになる。

（ｅｌ読点「、」がある場合で、単純９０°回転ば＋ｒ
＋で、正しい９０°回転例（ｇｌと比べて奇異な、誤っ
たものとなる。これらの促音、句読点などはメモリ１２
を用いた特殊変換をするのが手取り早い。

特殊変換をする、汎用変換でよい等の選択つまり信号８
２等の入力は単純にはキーボードを操作して文字コード
信号Ｓ１を入力するオペレータがキー操作などで入力す
ればよい。しかし変換する、しないつまり原パターンで
よいの選択ならとも角、特殊変換か汎用変換かの選択は
各文字毎に行なわなければならないから甚だ厄介である
。文字コードが入力されたとき、これをソフトウェアで
チェックして特殊変換か否か判断させる方法も考えられ
るが、これでは各文字コード毎にチェックせねばならず
、時間がか＼る。第□３図はこれを改善した本発明の実
施例を示す。

第３図で第１図と同じ部分には同じ符号を付してあり（
企図を通して、同じ部分には同じ符号を付しである）、
そして２８は変換情報検出回路である。文字パターンは
２４Ｘ２４ドツトなどで構成されるが、その全ドツトが
文字パターン用に使用されるのではなく、文字を密着配
置しても相互の間には空白が存在するように周囲１ビツ
トは“０”　（白）ビットとしておく。第３図（ｂ）は
これを説明する図で、原文字パターン３０ば全周３０ａ
が１ビツト幅で“０″になっている。この余白部３０ａ
は文字パターンには使用しない遊びの部分であるから、
本発明ではこの余白部に１ビツト３０ｂをとり、これを
特殊変換／汎用変換の指定ピントとする。検出回路２８
はこれを検出し、ビット３０ｂが特殊変換を指示する“
１”ならゲート２２を開くＨレベル信号を生じ、変換パ
ターンメモリ１２に文字コード信号Ｓ１により選択され
た変換パターンメモリアドレスが入力される。ヒツト３
０ｂが“０″なら検出回路２８はケート２２を閉じるＬ
レベル信号を生じ、この場合は変換−回路１６で汎用変
換された文字パターンがマルチプレクサ２６を通って出
力される。

このようにすればオペレータは信号Ｓ２で変換する、し
ないを選択するだけでよく、汎用変換か特殊変換かは各
文字パターンの余白部ビット３０ｂに予め書込んだ情報
により自動的に決定される。

なおアンドゲート２２は省略して信号Ｓ１を直接メモリ
１４へ加え、検出回路２８の出力でマルチプレクサ２６
をＣ側、Ｓ側に切換えるようにしてもよい。

第１図および第３図では変換パターンメモリ１２のアド
レス発生用のメモリ１４を用いたが、第２図（ｂｌに示
すように原文字パターンの余白部ビットはかなりあり、
これを利用すれば特別なメモリ１４を設けなくても変換
パターンメモリ１２のアドレスを発生さゼることが可能
である。第４図はこの実施例を示す。原文字パターンメ
モリ１０に格納する原文字パターンの余白部には第５図
に示すように、当該文字の変換パターンメモリ１２にお
けるアドレスを書込んでおく。３０ｃがそのアドレスを
書込んだ領域である。なお３０ｂは前述の特殊／汎用変
換を指定するビットである。検出回路２８は領域３０Ｃ
を読んで（こればヒツト３０ｂがＨであることを条件と
して行なうとよい）その読取ったアドレスをメモリ１２
へ入力し、該メモリ格納の特殊変換パターンを出力させ
る。これはマルチプレクサ２６を通って外部へ供給され
る。検出回路２８はヒツト３０ｂも読取り、図示しない
がその読取り出力をマルチプレクサ２６へ加えて、該出
力がＨならマルチプレクサ２６をＳ側に切換える。

余白部３０ａに設げた制御ビット３０ｂ及びアドレス３
０ｃはマルチプレクサ２６の出力ｓ３には含まれないよ
うにするのがよく、図示しないがか＼る処理を行なう周
辺ヒツトｏ北回路を設けるとよい。

原文字パターンの周辺ヒントは多数あるのでアドレス等
の他に種々利用できる。第６図は変換パターンを格納す
るようにした例を示す。第６図（ａｌの同図ｆｂ）に示
す如き斜線部３０ｂは多数ビットからなる変換パターン
情報を、また同図（ｃ）に示す如き網線部３０ｃは前述
のメモリ１２のアドレス情報を格納する領域である。同
図（ｄｌに示す矢印は縦、横続出し方向を示す。

第７図は原文字パターンに書込んだか＼る情報を利用し
て文字パターン周囲へのＯ埋込み及びマルチプレクサ２
６の切換えを行なう回路の例を示す。３６は情報分析回
路、３８は“０”パターン埋込み回路、４０はアドレス
生成回路、４２はアドレスレジスタ、４４はアドレスレ
ジスタ、４６はテストカウンタである。情報分析回路３
６は第８図（ａｌの如く構成され、横方向に読出した原
文字パターン３０の最初のビットＦｂと最後のビットＬ
ｂ（いずれも第６図に示すように原文字パターンの周辺
余白部にある）を用いて第８図（ｂ）に示す如きヒソＩ
−ＭＯ，Ｍｌ、Ｍ２を出力する。０パターン埋込み回路
３８は、第９図ｆａ）の如く構成される。ごの図で５１
．５２．・・・・・・は（Ｎ−１）（Ｉｌｊのケート回
路で、各々２個のアンド回路ＡＩ、Ａ２を備え、常に０
である入力ＤＯ，Ｄ　（Ｎ−１）と、情報分析回路３６
の出力ＭＯ，Ｍ２と、原文字パターン３０を横方向に読
出した出力ドツトの最初と最後（これらは上述のＦｂと
Ｌｂ）を除くビットＤＩ、　Ｄ２．・・・・・・Ｄ（Ｎ
−２）の１つが加えられる。各ゲートの２つのアンド回
路の出方はオア回路６１，６２．・・・・・・で論理和
をとられ、処理済出力となる（これらは同じ符号ＤＩ、
Ｄ２．・・・・・・で示す）。第１０図と第１１図はマ
ルチプレクサ２６の具体例とその制御回路を示し、該制
御回路７０はアンドゲート７２，７４とインバータ７６
゜７８からなり、前述の信号Ｍｌ、Ｓ２を受けて信号８
５〜Ｓ７を出力する。マルチプレクサ２６は第１１図で
は信号８５〜ｓ７で開閉されるアンドゲート８２，８４
．８６とオアケート８ｏからなる。

第９図で０埋込みの要領を説明するに、原文字パターン
はＮｘＮドツトで表わされるとして、これを横方向に読
んだ最初のビットＦｂと最後のピッ１−Ｌｂは第０行と
第Ｎ−１行では共に１としておくと第８図（ｂｌから明
らがなようにＭＯ＝０であるからＤＯ〜Ｄ（Ｎ−１）の
全ピントが０となり、原文字パターン３０の第０行読出
し出力はオール０となる。最終行（Ｎ−１）でも同様で
ある。中間部の第１行〜第Ｎ−２行ではＦｂ、Ｌｂの一
方または両方をＯにしておくと第８図（ｂｌに示される
ようにＭＯ＝１となりケート５１，５２．・・・・・・
のアンド回路の一方Ａ１が開いて入力Ｄ１．Ｄ２を通す
が、最初と最後のピッ１−ＤＯとＤ（Ｎ−１）は當に０
であるから結局全周が０ビツトとされ、中間部が入力通
り即ちメモリ１０からの原文字パターン通りになる。こ
れが周囲をＯ化された原文字パターン出力ＤＣである。

出力Ｍ１は、変換する／しないを指定する信号Ｓ２と共
にマルチプレクザ制御信号８５〜Ｓ７を作る。前述のよ
うに３２＝Ｈは変換する、であり、Ｍ］＝Ｈ（“１”）
は特殊変換、Ｍ１＝Ｌ（’“０゛）ばθを用変換とすれ
ば第１０図の回路構成から明らかなように３５はメモリ
１２の出力ＤＡ選択用、Ｓ６は変換回路１６の出力ＤＢ
選択用、Ｓ７はメモリ１０の出力（詳しくは前記ＤＣ）
選択用の信号となる。従ってマルチプレクサ２６を第１
１図の回路とすれば、所望の切換出力ｓ３を得ることが
できる。出力Ｍ１に上記の意味を持たせるには第８図（
ｂ）から明らがなように中間部１〜Ｎ−２にオＬｔ　ル
Ｆ　ｂ　、　　Ｌ　’ｂをＦ　ｂ　＝　１　、　　Ｌ　
ｂ　＝　０６．ｍずればよく、第９図（ｂｌはこのよう
に選択した制御情報を示す。

第１２図は変換パターンメモリ１２のアクセスアドレス
を生成する回路４ｏを示す。実質的にはこれは加算器で
あってアドレスレジスタ４２の内容とラスタカウンタ４
６の内容とを加算して該アクセスアドレスとする。文字
はＣＲＴティスプレィに表示するとし、１文字は２４Ｘ
２４ドツト、ラスタ方向に８０文字表示すると仮定する
と４、アドレスレジスタ４２には８０文字分の文字アド
レスを格納し、これをアドレスカウンタ４４によりｌラ
スタ中に全部、そして２４ラスタで１文字になるから２
４回繰り返しＫＩＥ　ｅ’ｊ出ず。ラスタカウンタ４６
は各ラスタ毎に内容を→−１し、これらの和力月回目う
スクにおける８０文字分のアドレス、２回目のラスタに
おける８０文字分のアドレス、・・・・・・となる。こ
のアドレス発生の仕方は原パターンメモリ１０に対する
それと同じである。

発明の詳細 な説明したように本発明によれば変換手段をそれ程複雑
化することなくまた不自然な所のない拡大、縮小、回転
文字パターンを発生することができ、非常に有効である
。

【図面の簡単な説明】

第１図、第３図、第４図、第７図は本発明の実施例を示
すブロック図、第２図は文字回転で生じる不都合を説明
する図、第５図および第６図はメモリ上の原文字パター
ンの説明図、第８図〜第１２図は第７図の各部の説明図
である。 図面で、１０は原文字パターンメモリ、１６は変換回路
、１２は変換パターンメモリ、Ｓ２．３５〜Ｓ７は選択
信号、３０は原文字パターン、３０ａはその余白部であ
る。 出願人　富士通株式会社 代理人弁理士　　　青　　　柳　　　　　稔第８ （Ｑ） 第９ （Ｑ） Ｄ（Ｎ−１）

Claims (1)

1. 【特許請求の範囲】 （１，１複数個のドツトで表わされる原文字パターンを
   格納するメモリと、該メモリが出力する原文字パターン
   に対し所定の単純な変換アルゴリズムで拡大、縮小、回
   転等の変換を施す変換回路と、該変換回路では変換でき
   ない複雑な変換を施した文字パターンを格納するメモリ
   とを設け、これら原文字パターンメモリ、変換回路、お
   よび変換パターンメモリの各出力を選択信号で選択して
   その１つを出力させることを特徴とする文字パターン発
   生方式。 （２）変換回路の出力と変換パターンメモリの出力のい
   ずれをとるかを指定する選択信号が、原文字パターンメ
   モリの文字バクーン周囲の余白部に格納されることを特
   徴とする特許請求の範囲第１項記載の文字パターン発生
   方式。 （３）変換パターンメモリをアクセスするアドレスが、
   原文字パターンメモリの文字パターン周囲の余白部に格
   納されることを特徴とする特許請求の範囲第１項または
   第２項記載の文字パターン発生方式。