JPS59181532A - 表面処理法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は各種半導体装置の製造工程において用いられる
表面処理法に係わる。

背量技術とその問題点 各種半導体装置の製造工程において、その半導体基体に
、相互に所定の位置関係をもって或いはその一部が共通
するように２種以上のパターン、例えば第１のパターン
を有する不純物導入領域パターンと、第２の・母ターン
を有する電極・セターンとを異なる処理工程で形成する
必要がある場合が多々ある。

この場合、両パターンの相互の位置関係を高精度に設定
できるように、例えば両パターンの開口を有する第１の
フォトレジスト層ヲ、各パターンの処理を施すべき半導
体基体表面に形成し、これの上にこの第１のフォトレジ
スト層の一方の／？パターン開口を閉塞し、他方を開放
する開口を有する第２のフォトレジスト層を形成し゛て
１、第１及び第２のレジスト層をマスクとして１の・ヤ
ターンの処理を施し、その後筒２のレノスト層を除去し
て第２の処理を施すことが考えられている。ところが、
この場合、例えば第２のフォトレジストに対する露光、
現像による／’Ｐターン化において、下層の第１のフォ
トレジスト層が、第２のフォトレノスト層に対する溶剤
によって侵かされることがないように、第１及び第２の
フォトレジスト層の材料選定が難しいなどの欠点がある
。

発明の目的 本発明は上述したように相互に所定の位置関係を有する
或いは一部が共通う“るパターンを有する各種選択的処
理を半導体基体に対して行う場合に適用して確実に２種
類以上のパターンを正確に形成することができるように
し、廿た製造の簡易化を図ることができるようにした表
面処理法を提供するものである。

発明の概襞 本発明においては、例えば半導体弾体の一主面上にｊ！
８１の開口と第２の開口を廟する第１のフォトレジスト
層を形成する工程と、この第１のフォトレノスト層衣匍
に無機物層を形成する工程と、この無機物層上に上述し
た第１の開口に対応する第３の開口を廟する第２のフォ
トレジスト層を形成する工程と、−上述した第１及び第
２のマスクとして上述した例えば半導体基体に不純物等
のイ、オン注入を行う工程とを有する。

実施例 第１図ないし第８図を参照して本発明による表面処理法
の一例を説明する。この例においては、共通の半導体基
体例えば１の導電型、例えばＮ型のシリコン基体（１）
の１主面（１ａ）に対して、第１のパターンを翁゛する
他の導電型、図の例ではＰ型の不純物導入領域を形成す
る処理工程と、更にどれら第１のパターンの領域と他の
選択された第２のパターンの領域との両者に対して金属
層例えばＭ℃極或いはショットキ接合を形成する金属層
を被着する処理工程とを有する半導体装置の製造方法に
適用する場合について説明する。

捷ず第１図に示すように、１の導電型例えばＮ型のシｉ
）コ／半導体基体（１）の１主面（１ａ）に第１のフォ
トレジスト層（２）を例えば全面的に塗布し、これに対
して周知の露光現像処理を施こして最終的に得ようとす
る上述した第１及び第２の各パターンに対応する第１及
び第２の開口（３）及び（４）を形成する。（尚、図に
おいては、各・セター／の開口（３）及び（４）は夫々
１つの開口のみを示しているが、これは、夫々１つの開
口に限定されるものではない。）第２図に示すように、
第１のフォトレノスト層（２）上に、５ｉ０２　、　Ｓ
ｉＮ　、金属等の無機物層（５）をフォトレジスト層（
２）の表面を覆って形成する。この無機物層（５）の被
着は、例えばプラズマＣＶＤ法（ケミカルブニー・や−
デポジット）のように等方的に付着できる方法によって
行う。

次に第３図に示すように、この無機物層（５）を介して
基体（１）の第１のフォトレノスト層（２）上に全面的
に第２のフォトレノスト層（６）を形成する。ここに第
１及び第２のフォトレノスト層（２）及び（６）ハ、同
−月料よシなるフォトレジスト層或いは異種のものなど
任意のフォトレノスト材より選定することができる。

第４図に示すように、第２のフォトレノスト層（６）に
対して同様に露光現像処理を施して少くとも？Ａ＜　１
の７オトレノスト層（２）の第２の開口（４）上を残し
てこの開口（４）を閉塞とするも、第１の開口（３）は
、これを開放するようなパターンすなわちこの開口（３
）に対応する部分にのみ第３の開口（７）を形成する。

この場合、開口（力は開口（４）上に至ることない大き
さとするも開口（３）よシは充分大きな開口となし得る
ので、このパターン形成の精度は左程高い精度は要求さ
れない。

そして、第５図に示すように、第１及び第２のフォトレ
ノスト層（２）及び（６）をマスクとしてすなわち第３
及び第１の開口（７）及び（３）を通じて酸化物層（５
）を貫通して半導体基体（１）の−全面（ｌａ）に第２
導電型例えばＰ型の不純物をイオン注入して第１のパタ
ーンを有する不純物導入領域（８）を形成する。

次に第６図に示すように、第２のフォトレノスト層（６
）と無機物Ｘ層（５）とを除去して第１のフォトレノス
ト層（２）を残してそのｐＡｆ；１及び第２の開口（３
）及び（４）を露呈する。

次に第７図に示すように基体（１）上に第１の７メトレ
ノスト層（２）の第１及び第２の開口（３）及び（４）
を通じて金属層例えば不純物導入領域（８）に対しては
オーミック接続ができ、またこの領域（８）が存在しな
い部分、基体領域に対してはショットキ接合を形成し得
る金属層（９）を例えば全面蒸着によって被着形成する
。

次に第８図に示すように７オトレノスト層（２）を除去
し、これと共にこれの上の金属層（９）を除去する。す
なわちリフトオフする。このようにすれば金属層（９）
の一部によって不純物導入領域（８）に対［７てオーミ
ック接触をもって電極が形成され、また基体領域（１）
に対しては、ショットキー接合（１０）を形成する電＠
１２ｔ：形成された目的とする半導体装置が得られる。

尚、上述の無機物層Ｃ５）は、これを第１のフォトレノ
スト層（２）の開口（３）及び（４）の内周面を含んで
層（２）を完全に覆うことのできるように等方的に被着
できること、この被着に際して、その熱や、エネルギー
によって下層の第１のフォトレジスト層（２）が損傷し
たシ変質することが々いこと、更に、第２のフォトレノ
スト（６）に対する現像処理に際して侵かされることの
ない杓料よシ選ばれる。

上述した例においでは、第１のフォトレジスト層によっ
て’Ｆｌｔ＆金属のリフトオフマスクとして用いた場合
であるが、更にこのリフトオフによって、金属層をパタ
ーン化する場合、これの基体（１）に対する・母ターン
の縁部のいわゆる”きれ“が良く々るように第１のフォ
トレノスト層下にひさしを形成する方法を採ることもで
きる。この場合の一例を第９図ないし第１４図を参照し
て説明する。この場合、まず、第９図に示すように、１
の導電型例えばＮ型を有する半導体基体（１）を設け、
その−主面（１ａ）上に８１０２或いはＳｉＮ等の無機
物マスク層（１１）を形成し、これの上に第１のフォト
レノスト層（２）を塗布し、この第１のフォトレノスト
層（２）に対して前述した例の第１図で説、明した第１
及び第２の開口（３）及び（４）を穿設する。

そして、第１のレジスト層（２）の第１及び第２の開口
（３）及び（４）を通じてマスク層旧）をエツチングし
て、これに開口（３）及び（４）に対応する開口（１３
）及び（１４）を穿設する。この場合のエツチングは、
オーバーエツチングさせて開口（！９及び側が、夫々開
口（３）及び（４）よシ幅広とされて開口（３）及び（
４）の内縁が開口（１３）及び（１４）の内縁より内１
ｕｌｌに突出してひさしを形成するようにする。

次に第１１図に示すように前述した実施例における第２
図及び第３図で説明したと同様の無機物層（５）を全面
的に形成し、この無機物層（５）を介して、第２のレノ
スト層（６）を形成する。

次に、第１２図に示すように前述した実施例の第４図に
おけると同様に第１のレノスト層（２）の第２の開口（
４）は少くとも閉塞し、第１の開口（３）を開放するよ
うにこれに対応する第３の開口（力を形成する。そして
、第２及び第１のフォトレジスト層（６）及び（２）を
マスクとして酸化物層（５）を通じて半導体基体（１）
の主面（Ｉａ）　＆て例えばＰ型の不純物をイオン注入
して、第１の・ぞターンを有する不純物導入領域（８）
を形成する。

次に、第１３図に示すように、第２のフォトレジスト層
（６）とこれの下の酸化物層、すなわち無機物層（５）
を除去して全面的に第７図で説明したと同様な金属層（
９）を例えば蒸着によって被着する。この揚台基体（１
）の上方よシの基体（１）の主面に対して例えば垂直方
向からの蒸着によって金属層（９）の形成ヲ行って、こ
の金属層（９）が第１の７オトレジストｒｆ！ｉ（２＋
のマスク層（ｌυの窓（１３１１及び（１４１より突出
したひさしの下には金属層（９）が形成されない空洞部
（ｌ渇が形成されるようにする。

その後第１４図に示すように、第１のフオトレソス）７
ｍ（２＋を除去して、これの上の金＋＠Ｍ（９１を除去
すなわちリフトオンする。このようにして、例えば第１
のパターンの不純物導入領域（８）に対してはオーミッ
ク接触をもって、まだ基体（１）自体の基体領域に対し
てはショットキ接合（１０）を有する電極（９）を同時
に形成することができる。この場合、前述したように第
１のフォトレノスト層（２）の除去によるリフトオフに
よって電極金ｌ／ｆｉ層の・セターン化を行うものであ
るが、この例においては、金属層（９）をリフトオフす
る第１のフォトレノスト！　（２）　Ｋひさしを設けて
これの下に電極金属層（９）の空洞部（１２を形成する
ようにしたので、そのリフトオフに当たって金属層（９
）の基体（１）に対する縁部が鮮明ないわゆる１きれ”
のよい・母ターンを形成することができる。

発明の効果 上述した本発明方法によれば、下層の第１のフォトレジ
スト層（２）に第１及び第２のノ９ターンを有する開口
（３）及び（４）を形成しおき、一方のパターンの第２
の開口（４）を、第２の７オトレノスト層（６）によっ
て閉塞した第１及び第２のフォトレノスト層（２）及び
（６）による選択的表面処理、すなわち上述した例にお
いては不純物の選択的導入と、第１のフオトレ・シスト
層（２）のみによる選択的処理、上述した例においては
選択的電極の形成を行うようにしたので両ノやターンの
相互の位置合わせが正確に行われると共に、上述し７た
ように、本発明においては、両フメトレノスト層（２）
及び（６）間に両者を隔離する無機物層（５）を介在さ
せるようにしたので上層の第２のフォトレジスト層（６
）に対する第３の開口（７）の穿設に当って、このフォ
トレジスト層（６）に対する溶剤によって第１のフォト
レノスト層（２）が侵されるようなおそれを回避でき、
従って第１及び第２のフォトレノスト層（２）及び（６
）は夫々その溶液が相違するような異質のフォトレジス
ト層よシ選択する必要がなく、同一材料の７オトレノス
ト層を使用し得るので、材料の選定の自由度が高く、ま
た信頼性の高い・卆ター／の形成を行うことができると
いう利益があシ、製造の簡易化、信頼性の高い半導体装
置を得ることができて実用に供してその利益は犬である
。

尚、上述した例においては、第１及び第２のフォトレジ
スト層（２）及び（６）に夫々開口（３）（４）及び（
力を形成して彼に、各処理、この例では、イオン注入処
理と電極形成処理とを行った場合であるが、目的とする
半導体装置、処理の種類に応じて、例えば各処理を、開
口（３）及び（４）を廟する第１の７オトレジスト層（
２）の形成の次の工程で行うとか、無機物層（５）の形
成の次の工程で行うとか種々の変更をなし得ることは云
う迄もないところであろう。

【図面の簡単な説明】

第１図ないし第８図は本発明による表面処理法の一例の
各工程における拡大断面図、第９図表いし第１４図は本
発明による表面処理法の他の例の各工程における拡大断
面図である。 （１）は半導体基体、（２）及び（６）は第１及び第２
のフォトレジスト層、（３）　、　（４）及び（７）は
夫々第１、第２及び第３の開口である。 第１４図 −１４；

Claims (1)

【特許請求の範囲】
1. 基体の一生面上に第１と第２の開口を有する第１のフォ
   トレジスト層を形成する工程と、該第１のフォトレジス
   ト層表面に無機物層を形成する工程と、該無機物層上に
   上記第１の開口に対応する第３の開口を翁する第２のフ
   ォトレジスト層を形成する工程と、上記第１及び第２の
   フォトレジスト層をマスクとして上記基体にイオン注入
   する工程とを有する表面処理法。