JPH0226385B2 - - Google Patents
Info
- Publication number
- JPH0226385B2 JPH0226385B2 JP58197047A JP19704783A JPH0226385B2 JP H0226385 B2 JPH0226385 B2 JP H0226385B2 JP 58197047 A JP58197047 A JP 58197047A JP 19704783 A JP19704783 A JP 19704783A JP H0226385 B2 JPH0226385 B2 JP H0226385B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- photoresist layer
- forming
- layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置における立体配線の形成
方法に関し、さらに詳しくは空気絶縁された立体
配線の形成方法に関するものである。
方法に関し、さらに詳しくは空気絶縁された立体
配線の形成方法に関するものである。
半導体素子、特に化合物半導体であるGaAsを
用いた接合ゲート型電界効果トランジスタ（以下
GaAsMESFETと称する）はSiバイポラトランジ
スタの特性限界を打破するマイクロ波トランジス
トとして実用化されている。このようなマイクロ
波でのGaAsMESFETの出力電力は全ゲート幅
を増やすことによつて増加させることができる。
そのため通常、電力用のGaAsMESFETは第１
図ａの平面図に示すように櫛型のドレイン電極１
１およびソース電極１２を交互に配置し、その間
にゲート電極１３を配置する構造がとられてい
る。このような構成にするには必然的にソース電
極１２への配線１２１とゲート電極１３への給電
用配線１３１とは点１４のような位置で立体配線
（クロスオーバー）されなければならない。通常
これらクロスオーバーは第１図ｂに第１図ａのＡ
−A′部の断面を示すようにSiO2膜１５により両
配線電極間を絶縁する構造がとられている。
用いた接合ゲート型電界効果トランジスタ（以下
GaAsMESFETと称する）はSiバイポラトランジ
スタの特性限界を打破するマイクロ波トランジス
トとして実用化されている。このようなマイクロ
波でのGaAsMESFETの出力電力は全ゲート幅
を増やすことによつて増加させることができる。
そのため通常、電力用のGaAsMESFETは第１
図ａの平面図に示すように櫛型のドレイン電極１
１およびソース電極１２を交互に配置し、その間
にゲート電極１３を配置する構造がとられてい
る。このような構成にするには必然的にソース電
極１２への配線１２１とゲート電極１３への給電
用配線１３１とは点１４のような位置で立体配線
（クロスオーバー）されなければならない。通常
これらクロスオーバーは第１図ｂに第１図ａのＡ
−A′部の断面を示すようにSiO2膜１５により両
配線電極間を絶縁する構造がとられている。
しかしながらＸ帯以上の超高周波になると、こ
れら立体配線部に生じる寄生容量はFET自身が
もつゲート・ソース間空乏層容量CGSに比べて無
視できなくなり、誘電体損と相俟つて利得あるい
は帯域特性低下の一因となる。立体交差する電極
幅を小さくすればある程度寄生容量を低減できる
が、配線抵抗の増加しいては配線電極のエレクト
ロマイグレーシヨンをきたすので好ましくない。
寄生抵抗の増加なしに寄生容量を大幅に低減する
方法としては、誘電体を介さずに立体交差部を空
気絶縁する（エアークロスオーバー構造）のが最
も有効である。
れら立体配線部に生じる寄生容量はFET自身が
もつゲート・ソース間空乏層容量CGSに比べて無
視できなくなり、誘電体損と相俟つて利得あるい
は帯域特性低下の一因となる。立体交差する電極
幅を小さくすればある程度寄生容量を低減できる
が、配線抵抗の増加しいては配線電極のエレクト
ロマイグレーシヨンをきたすので好ましくない。
寄生抵抗の増加なしに寄生容量を大幅に低減する
方法としては、誘電体を介さずに立体交差部を空
気絶縁する（エアークロスオーバー構造）のが最
も有効である。
これまでにエアークロスオーバー構造をもつた
デバイスが幾つか報告されているが、それらの形
成方法はいずれもエツチングの選択性を主に利用
したものである。即ち、スペーサ材となる金属
（一般に銅が多用されている）を両配線電極間に
電解めつき等で形成した後、スペーサ材のみを選
択的にエツチング除去することによりエアークロ
スオーバー構造を得る方法である。
デバイスが幾つか報告されているが、それらの形
成方法はいずれもエツチングの選択性を主に利用
したものである。即ち、スペーサ材となる金属
（一般に銅が多用されている）を両配線電極間に
電解めつき等で形成した後、スペーサ材のみを選
択的にエツチング除去することによりエアークロ
スオーバー構造を得る方法である。
このような従来の方法を用いて
GaAsMESFETのエアークロスオーバー化を図
ろうとした場合、以下に述べるような問題点を生
じる。即ち、(1)酸あるいはアルカリ溶液に弱い
GaAsあるいはAlから成るゲート電極等を全く侵
さずスペーサ材のみを選択的に除去できるエツチ
ング液が得難い。(2)数μｍの厚さに形成されたス
ペーサ材をウエー内で均一性よく加工することが
困難等である。
GaAsMESFETのエアークロスオーバー化を図
ろうとした場合、以下に述べるような問題点を生
じる。即ち、(1)酸あるいはアルカリ溶液に弱い
GaAsあるいはAlから成るゲート電極等を全く侵
さずスペーサ材のみを選択的に除去できるエツチ
ング液が得難い。(2)数μｍの厚さに形成されたス
ペーサ材をウエー内で均一性よく加工することが
困難等である。
本発明の目的は、空気絶縁された新規な立体配
線の形成方法を提供するものである。
線の形成方法を提供するものである。
本発明によれば、基板上の第１の配線となる帯
状の電極上に厚膜から成る第１のホトレジスト層
を形成し、CF4プラズ中にさらすことにより表面
に弗素原子を多く含む変質層を形成する工程、該
第１のホトレジスト層をマスクとして電解めつき
を施すことにより該第１のホトレジスト層と同程
度の厚さの厚膜配線を形成する工程、全面に給電
用の金属膜を被着した後、前記第１の配線との交
差部が開口した第２のホトレジスト層を形成し、
再度電解めつきを施すことにより前記第１の配線
と立体交差した第２の配線を形成する工程、前記
第２のホトレジスト層を除去した後、前記第２の
配線をマスクとして前記給電用の金属膜をイオン
エツチングあるいは化学エツチングで除去し、さ
らに露出した前記第１のホトレジスト層をO2プ
ラズマ処理して変質層を除去し、しかる後有機溶
剤で除去する工程を含むことを特徴とする空気絶
縁された立体配線の形成方法が得られる。
状の電極上に厚膜から成る第１のホトレジスト層
を形成し、CF4プラズ中にさらすことにより表面
に弗素原子を多く含む変質層を形成する工程、該
第１のホトレジスト層をマスクとして電解めつき
を施すことにより該第１のホトレジスト層と同程
度の厚さの厚膜配線を形成する工程、全面に給電
用の金属膜を被着した後、前記第１の配線との交
差部が開口した第２のホトレジスト層を形成し、
再度電解めつきを施すことにより前記第１の配線
と立体交差した第２の配線を形成する工程、前記
第２のホトレジスト層を除去した後、前記第２の
配線をマスクとして前記給電用の金属膜をイオン
エツチングあるいは化学エツチングで除去し、さ
らに露出した前記第１のホトレジスト層をO2プ
ラズマ処理して変質層を除去し、しかる後有機溶
剤で除去する工程を含むことを特徴とする空気絶
縁された立体配線の形成方法が得られる。
前記本発明によれば、通常のホトリソグラフイ
工程で簡単に処理できるホトレジスト自体をスペ
ーサ材として使用するため、立体配線形成に要す
る工程が従来法に比べ大幅に簡略化される。
工程で簡単に処理できるホトレジスト自体をスペ
ーサ材として使用するため、立体配線形成に要す
る工程が従来法に比べ大幅に簡略化される。
以下、本発明の一実施例として
GaAsMESFETのエアークロスオーバー化を例
にとり詳しく説明する。
GaAsMESFETのエアークロスオーバー化を例
にとり詳しく説明する。
第２図、第３図は本発明の一実施例を説明する
ための図で、第２図ａ〜ｆは製作工程の要部平面
図、第３図ａ〜ｆは各々第２図におけるＡ−A′，
Ｂ−B′，Ｃ−C′，Ｄ−D′，Ｅ−E′，Ｆ−F′の要部
断面図を示す。まず最初に、半絶縁性GaAs基板
２０上にエピタキシヤル成長された動作層２１を
形成し、この上にシヨツトキーバリア形成用の
Alから成るゲート電極２２、およびAuGeNiから
成るオーム性のソース電極２３、ドレイン電極２
４を通常の光学露光によりリフトオフ法で形成す
る（第２図ａ）。次にAlゲート電極２２の保護膜
となるSiO2膜２５をCVD法により3000Å程度ウ
エーハ全面に被着させ、ソースおよびドレイン電
極取り出し部２３１，２４１およびゲート電極取
り出し部２２１に窓をあける。次にAlから成る
ゲートパツド部２２２とそこから引き出される
Auから成るボンデイング線との反応を防止する
ために、例えばTi／Pt等の反応防止用電極２２
３を選択的にゲートパツド部２２２に形成した
後、電解めつきのための給電用金属膜２６とし
て、例えばTi／Auを各々約500Å蒸着する（第
３図ｂ）。ウエーハ全面にAZ1375（商品名）等の
ポジ型ホトレジスト２７を４〜6μｍの厚さに塗
布後、ゲート電極２２への給電用配線２２４を選
択的に被覆するようにパターニングを行う（第２
図ｃで斜線を施した領域）。次に120℃、60分程度
ベーキングを施した後、CF4ガス圧0.3Torr、RF
電力200Wの条件下でCF4プラズマ処理を２分程
度行つて表面に約200Åの弗素原子を多く含む変
質層２８を形成する。この変質層２８はAZ系レ
ジストの溶剤であるｎ−ブチルアセテート等の有
機溶媒やAZ系レジストの現像液に不溶であるが、
O2プラズマ処理で容易に除去できる。このCF4プ
ラズマ処理はこの後のホトプロセス工程において
レジストパターン２７が変形するのを防止する効
果をもつものである。次に第２図ｄの斜線部に
Auめつきを施すことにより、ホトレジスト層２
７と同程度の厚さの厚膜配線２９を形成する。後
に形成されるクロスオーバー電極の完成後の変形
を防ぐ目的から、厚膜配線２９の厚みはホトレジ
スト層２７と同等かあるいは若干厚めに形成する
ことが望ましい。次に全面に前述したと同様の給
電用金属膜３０を再度蒸着によつて形成した後、
AZ1350J等のホトレジスト３１を塗布し、第２図
ｅの斜線部が選択的に覆われるようにパターニン
グを行う。第１層目のホトレジスト２７にCF4プ
ラズマ処理を施さない従来法では、段差部の形状
が複雑なために被覆性が劣るのが原因で段切れを
起しやすく、この２層目のホトレジスト３１のパ
ターニングの際、第１層目のレジストを溶解して
給電用金属膜３０が変形あるいはリフトオフされ
てしまい、後のクロスオーバー電極の形成が困難
であつた。次にホトレジスト層３１をマスクに再
度Auめつきを施して例えば２〜3μｍ厚のクロス
オーバー電極３２を形成する（第３図ｅ）。次に
アセトン等の有機溶剤でホトレジスト３１を除去
した後、クロスオーバー電極３２をマスクとし
て、ArイオンビームエツチングあるいはI2：
KI：H2O系およびH2SO4系のエツチング液を用
いてクロスオーバー電極３２部以外の不要な給電
用金属膜３２を除去する。次にO2ガス圧
0.5Torr、RF電力200Wの条件下でO2プラズマ処
理を２分間程度行つて露出したホトレジスト層２
７表面の変質層２８を除去した後、レジスト剥離
剤（Ｊ−100）を用いて完全にホトレジスト２７
を除去し、最後に、前記同様のエツチング液を用
いて選択的に不要な給電用金属膜２６を除去する
ことにより、第３図ｆに示すようなゲート給電用
配線２２４とクロスオーバー電極３２とが空気絶
縁されたエアークロスオーバー構造が完成する。
ための図で、第２図ａ〜ｆは製作工程の要部平面
図、第３図ａ〜ｆは各々第２図におけるＡ−A′，
Ｂ−B′，Ｃ−C′，Ｄ−D′，Ｅ−E′，Ｆ−F′の要部
断面図を示す。まず最初に、半絶縁性GaAs基板
２０上にエピタキシヤル成長された動作層２１を
形成し、この上にシヨツトキーバリア形成用の
Alから成るゲート電極２２、およびAuGeNiから
成るオーム性のソース電極２３、ドレイン電極２
４を通常の光学露光によりリフトオフ法で形成す
る（第２図ａ）。次にAlゲート電極２２の保護膜
となるSiO2膜２５をCVD法により3000Å程度ウ
エーハ全面に被着させ、ソースおよびドレイン電
極取り出し部２３１，２４１およびゲート電極取
り出し部２２１に窓をあける。次にAlから成る
ゲートパツド部２２２とそこから引き出される
Auから成るボンデイング線との反応を防止する
ために、例えばTi／Pt等の反応防止用電極２２
３を選択的にゲートパツド部２２２に形成した
後、電解めつきのための給電用金属膜２６とし
て、例えばTi／Auを各々約500Å蒸着する（第
３図ｂ）。ウエーハ全面にAZ1375（商品名）等の
ポジ型ホトレジスト２７を４〜6μｍの厚さに塗
布後、ゲート電極２２への給電用配線２２４を選
択的に被覆するようにパターニングを行う（第２
図ｃで斜線を施した領域）。次に120℃、60分程度
ベーキングを施した後、CF4ガス圧0.3Torr、RF
電力200Wの条件下でCF4プラズマ処理を２分程
度行つて表面に約200Åの弗素原子を多く含む変
質層２８を形成する。この変質層２８はAZ系レ
ジストの溶剤であるｎ−ブチルアセテート等の有
機溶媒やAZ系レジストの現像液に不溶であるが、
O2プラズマ処理で容易に除去できる。このCF4プ
ラズマ処理はこの後のホトプロセス工程において
レジストパターン２７が変形するのを防止する効
果をもつものである。次に第２図ｄの斜線部に
Auめつきを施すことにより、ホトレジスト層２
７と同程度の厚さの厚膜配線２９を形成する。後
に形成されるクロスオーバー電極の完成後の変形
を防ぐ目的から、厚膜配線２９の厚みはホトレジ
スト層２７と同等かあるいは若干厚めに形成する
ことが望ましい。次に全面に前述したと同様の給
電用金属膜３０を再度蒸着によつて形成した後、
AZ1350J等のホトレジスト３１を塗布し、第２図
ｅの斜線部が選択的に覆われるようにパターニン
グを行う。第１層目のホトレジスト２７にCF4プ
ラズマ処理を施さない従来法では、段差部の形状
が複雑なために被覆性が劣るのが原因で段切れを
起しやすく、この２層目のホトレジスト３１のパ
ターニングの際、第１層目のレジストを溶解して
給電用金属膜３０が変形あるいはリフトオフされ
てしまい、後のクロスオーバー電極の形成が困難
であつた。次にホトレジスト層３１をマスクに再
度Auめつきを施して例えば２〜3μｍ厚のクロス
オーバー電極３２を形成する（第３図ｅ）。次に
アセトン等の有機溶剤でホトレジスト３１を除去
した後、クロスオーバー電極３２をマスクとし
て、ArイオンビームエツチングあるいはI2：
KI：H2O系およびH2SO4系のエツチング液を用
いてクロスオーバー電極３２部以外の不要な給電
用金属膜３２を除去する。次にO2ガス圧
0.5Torr、RF電力200Wの条件下でO2プラズマ処
理を２分間程度行つて露出したホトレジスト層２
７表面の変質層２８を除去した後、レジスト剥離
剤（Ｊ−100）を用いて完全にホトレジスト２７
を除去し、最後に、前記同様のエツチング液を用
いて選択的に不要な給電用金属膜２６を除去する
ことにより、第３図ｆに示すようなゲート給電用
配線２２４とクロスオーバー電極３２とが空気絶
縁されたエアークロスオーバー構造が完成する。
以上述べてきたように、本発明による形成方法
を用いれば、従来のような複雑な工程を必要とす
るスペーサ材の形成を通常のホトプロセスで簡単
に行なえるため、生産性、歩留り及び信頼度の大
幅な向上が可能となつた。
を用いれば、従来のような複雑な工程を必要とす
るスペーサ材の形成を通常のホトプロセスで簡単
に行なえるため、生産性、歩留り及び信頼度の大
幅な向上が可能となつた。
第１図ａ，ｂはそれぞれ一般の電力用
GaAsMESFETの構造を示す平面図および要部
断面図で、１１，１２，１３はそれぞれドレイ
ン、ソース、ゲート電極、１５はSiO2膜、１２
１はソース配線、１３１はゲート配線１４はソー
ス配線１２１とゲート配線１３１の立体配線部を
示す。第２図ａ〜ｆ、第３図ａ〜ｆは本発明の一
実施例を説明するための図で、第２図ａ〜ｆは製
作工程の要部平面図、第３図ａ〜ｆは第２図の要
部断面図である。 各図において、２０……半絶縁性GaAs基板、
２１……動作層、２２，２３，２４……それぞれ
ゲート、ソース、ドレイン電極、２５……SiO2
膜、２６，３０……給電用金属膜、２７，３１…
…ポジ型ホトレジスト、２８……変質層、２９…
…厚膜配線、３２……クロスオーバー電極、２２
１，２３１，２４１……それぞれSiO2膜２５に
開けられたゲート、ソース、ドレイン電極用の
窓、２２２……ゲートパツド、２２３……反応防
止用金属膜、２２４……ゲート給電用配線を示
す。
GaAsMESFETの構造を示す平面図および要部
断面図で、１１，１２，１３はそれぞれドレイ
ン、ソース、ゲート電極、１５はSiO2膜、１２
１はソース配線、１３１はゲート配線１４はソー
ス配線１２１とゲート配線１３１の立体配線部を
示す。第２図ａ〜ｆ、第３図ａ〜ｆは本発明の一
実施例を説明するための図で、第２図ａ〜ｆは製
作工程の要部平面図、第３図ａ〜ｆは第２図の要
部断面図である。 各図において、２０……半絶縁性GaAs基板、
２１……動作層、２２，２３，２４……それぞれ
ゲート、ソース、ドレイン電極、２５……SiO2
膜、２６，３０……給電用金属膜、２７，３１…
…ポジ型ホトレジスト、２８……変質層、２９…
…厚膜配線、３２……クロスオーバー電極、２２
１，２３１，２４１……それぞれSiO2膜２５に
開けられたゲート、ソース、ドレイン電極用の
窓、２２２……ゲートパツド、２２３……反応防
止用金属膜、２２４……ゲート給電用配線を示
す。
Claims (1)
- 【特許請求の範囲】 １ 基板上に設けられた第１の配線を覆つて第１
のホトレジスト層を選択的に形成する工程と、該
第１のホトレジスト層の表面を弗素原子を多く含
む変質層とする工程と、前記第１のホトレジスト
層をマスクとしてこれと同程度の厚さの厚膜配線
を選択的に形成する工程と、前記第１の配線との
交差部が開口した第２のホトレジスト層を選択的
に形成する工程と、前記第２のホトレジスト層を
マスクとして前記第１の配線と立体交差した第２
の配線を選択的に形成する工程と、前記第２のホ
トレジスト層を除去する工程と、その後前記第１
のホトレジスト層を除去する工程とを含むことを
特徴とする空気絶縁された立体配線の形成方法。 ２ 前記第１および第２のホトレジスト層がポジ
型のレジストである特許請求の範囲第１項に記載
の立体配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19704783A JPS6088444A (ja) | 1983-10-21 | 1983-10-21 | 立体配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19704783A JPS6088444A (ja) | 1983-10-21 | 1983-10-21 | 立体配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6088444A JPS6088444A (ja) | 1985-05-18 |
| JPH0226385B2 true JPH0226385B2 (ja) | 1990-06-08 |
Family
ID=16367825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19704783A Granted JPS6088444A (ja) | 1983-10-21 | 1983-10-21 | 立体配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6088444A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240744A (ja) * | 1985-08-19 | 1987-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路配線の製作方法 |
| JP4736014B2 (ja) * | 2004-04-07 | 2011-07-27 | 大日本印刷株式会社 | 発光素子およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54115065A (en) * | 1978-02-28 | 1979-09-07 | Mitsubishi Electric Corp | Semiconductor device |
-
1983
- 1983-10-21 JP JP19704783A patent/JPS6088444A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6088444A (ja) | 1985-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637937B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0334547A (ja) | 半導体装置の製造方法 | |
| GB2222308A (en) | A method of producing a semiconductor device | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JPH0226385B2 (ja) | ||
| JPH0472381B2 (ja) | ||
| JP2712340B2 (ja) | 半導体装置の製造方法 | |
| JPH0226386B2 (ja) | ||
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6088445A (ja) | 立体配線の形成方法 | |
| JP2825284B2 (ja) | 半導体装置の製造方法 | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| JPH07107906B2 (ja) | 半導体装置の製造方法 | |
| JPS58197883A (ja) | 半導体装置の製造法 | |
| JPS5833714B2 (ja) | 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS58135678A (ja) | 電界効果トランジスタの製造方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JP2002043317A (ja) | 半導体装置の製造方法 | |
| JPH0260213B2 (ja) | ||
| JPH0330438A (ja) | 半導体装置の製造方法 | |
| JPS6050967A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05275454A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS613466A (ja) | 半導体装置の製造方法 | |
| JPS58112373A (ja) | ＧａＡｓ集積回路の製造方法 | |
| JPH0713978B2 (ja) | 半導体装置の製造方法 |