JPS5918749B2 - 擬似エラ−送出方式 - Google Patents
擬似エラ−送出方式Info
- Publication number
- JPS5918749B2 JPS5918749B2 JP54166531A JP16653179A JPS5918749B2 JP S5918749 B2 JPS5918749 B2 JP S5918749B2 JP 54166531 A JP54166531 A JP 54166531A JP 16653179 A JP16653179 A JP 16653179A JP S5918749 B2 JPS5918749 B2 JP S5918749B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- address
- memory
- register
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は磁気ディスク装置等において記憶媒体に不良が
ある場合の動作を簡易に擬似するためのＩＣメモリを使
用した擬似列部記憶装置に係り、特にエラー・アドレス
レジスタとエラー・データレジスタとを備えてＩＣメモ
リ読出しデータに換えて擬似エラーを送出する方式に関
する。
ある場合の動作を簡易に擬似するためのＩＣメモリを使
用した擬似列部記憶装置に係り、特にエラー・アドレス
レジスタとエラー・データレジスタとを備えてＩＣメモ
リ読出しデータに換えて擬似エラーを送出する方式に関
する。
コンピュータ・システムの外部記憶装置に使用される磁
気ディスク装置等において、記憶媒体に不良があつた場
合、コンピュータの中央処理装置に接続するチャネル装
置及び磁気ディスク制御装置はその不良内容に応じた動
作をするように定められている。
気ディスク装置等において、記憶媒体に不良があつた場
合、コンピュータの中央処理装置に接続するチャネル装
置及び磁気ディスク制御装置はその不良内容に応じた動
作をするように定められている。
従来、この不良内容に関するチャネル装置等の試験にお
いては媒体そのものに物理的にΠをつけることにより行
なつていたが、この方法では発生できる不良内容に限り
があること、媒体そのものを不良にしてしまうので費用
のかかること、更に試みられている方法では媒体不良を
擬似するＩＣメモリヘその不良内容に応じたデータをそ
の都度書込み、その後読出しする方法によつているため
に、多数の不良内容を短時間内に擬似する上で難点のあ
るものであつた。本発明の目的は磁気記憶媒体を擬似す
る擬似外部記憶装置において、効率的な不良発生方式を
提供することにある。
いては媒体そのものに物理的にΠをつけることにより行
なつていたが、この方法では発生できる不良内容に限り
があること、媒体そのものを不良にしてしまうので費用
のかかること、更に試みられている方法では媒体不良を
擬似するＩＣメモリヘその不良内容に応じたデータをそ
の都度書込み、その後読出しする方法によつているため
に、多数の不良内容を短時間内に擬似する上で難点のあ
るものであつた。本発明の目的は磁気記憶媒体を擬似す
る擬似外部記憶装置において、効率的な不良発生方式を
提供することにある。
本発明によればチャネル装置へ接続する磁気ディスク装
置等の磁気記憶媒体に換えてＩＣメモリを使用し、クロ
ック信号をカウントして媒体アドレスとするアドレスカ
ウンタを有してチャネル装置よりのアドレス指示とアド
レスカウンタとの一致によつてＩＣメモリを読出し書込
みする擬似外部記憶装置において、エラー ・データを
記憶するエラー ・データレジスタとエラー ・アドレ
スを指示するエラー・アドレスレジスタとを設け、前記
チャネル装置を経由しない外部より前記エラー・データ
レジスタとエラー ・アドレスレジスタにエラー情報を
書込み、前記チャネル装置による読出し信号によつてエ
ラー ・アドレスレジスタとアドレスカウンタの一致接
点でＩＣメモリ読出しデータに換えてエラー ・データ
レジスタの内容を送出する擬似エラー送出方法が得られ
る。
置等の磁気記憶媒体に換えてＩＣメモリを使用し、クロ
ック信号をカウントして媒体アドレスとするアドレスカ
ウンタを有してチャネル装置よりのアドレス指示とアド
レスカウンタとの一致によつてＩＣメモリを読出し書込
みする擬似外部記憶装置において、エラー ・データを
記憶するエラー ・データレジスタとエラー ・アドレ
スを指示するエラー・アドレスレジスタとを設け、前記
チャネル装置を経由しない外部より前記エラー・データ
レジスタとエラー ・アドレスレジスタにエラー情報を
書込み、前記チャネル装置による読出し信号によつてエ
ラー ・アドレスレジスタとアドレスカウンタの一致接
点でＩＣメモリ読出しデータに換えてエラー ・データ
レジスタの内容を送出する擬似エラー送出方法が得られ
る。
以下図面を参照して本発明を詳細に説明する。第１図は
本発明の一実施例構成を示すシステムブロック図である
。ディスク制御装置ＤＰＣはコンピュータ・システムの
中快処理装置ＣＰＵの命令に基づきチヤネル装置ＣＨＣ
を通して送られるデイスクユニツト番号、トラツク指示
および動作モードを受けとり指定されたデイスクユニツ
ト、ここでは擬似ディスク装置１を選択してトラツク指
定をする。擬似デイスク装置１は磁気記憶媒体の代わり
をするＩＣメモリ３と、Ｃメモリ３をデイスクユニツト
として擬似制御する擬似デイスクユニツト２とにより構
成される。更に、擬似デイスク装置１はコンピユータ・
システムを監視するサービスプロセツサＳＶＰｌおよび
信号線Ｔ２，ｔ３を介して中央処理装置ＣＰＵに接続し
ている。サービスプロセツサＳＶＰは信号請Ｔ２を通じ
、チヤネル装置℃ＨＣ及び磁気デイスク制御装置ＤＰＣ
へ接続しており中央処理装置ＣＰＵがチヤネル装置ＣＨ
Ｃｌ磁気デイスク制御装置ＤＰＣについて実行するテス
トプログラムに対する応答について監視することが出来
る。第２図は本発明の一実施例を示す擬似デイスク装置
のプロツク図である。
本発明の一実施例構成を示すシステムブロック図である
。ディスク制御装置ＤＰＣはコンピュータ・システムの
中快処理装置ＣＰＵの命令に基づきチヤネル装置ＣＨＣ
を通して送られるデイスクユニツト番号、トラツク指示
および動作モードを受けとり指定されたデイスクユニツ
ト、ここでは擬似ディスク装置１を選択してトラツク指
定をする。擬似デイスク装置１は磁気記憶媒体の代わり
をするＩＣメモリ３と、Ｃメモリ３をデイスクユニツト
として擬似制御する擬似デイスクユニツト２とにより構
成される。更に、擬似デイスク装置１はコンピユータ・
システムを監視するサービスプロセツサＳＶＰｌおよび
信号線Ｔ２，ｔ３を介して中央処理装置ＣＰＵに接続し
ている。サービスプロセツサＳＶＰは信号請Ｔ２を通じ
、チヤネル装置℃ＨＣ及び磁気デイスク制御装置ＤＰＣ
へ接続しており中央処理装置ＣＰＵがチヤネル装置ＣＨ
Ｃｌ磁気デイスク制御装置ＤＰＣについて実行するテス
トプログラムに対する応答について監視することが出来
る。第２図は本発明の一実施例を示す擬似デイスク装置
のプロツク図である。
第１図に同じ部分には同一符号を付している。擬似デイ
スク装置１は磁気記憶媒体の代わりをするＣメモリ３、
Ｃメモリ３を磁気デイスク制御装置ＤＰＣに接続し制御
する制御部４、ＩＣメモリ３の読出しデータを言？する
データレジスタＲ１、サービスプロセッサＳＶＰから転
送されるエラー内容を記憶するエラー・データレジスタ
Ｒ２、エラー・アドレスレジスタＲ３，Ｒ３″、連続す
るクロツク信号はカウンタするアドレスカウンタＡＣｌ
及びアドレス比較を行なうアドレス比較回路などから構
成されているＯここでアドレスカウンタＡＣはランダム
アクセスメモリである１Ｃメモリ３に仮想的なトラツク
上のバイトアドレスを与えている。
スク装置１は磁気記憶媒体の代わりをするＣメモリ３、
Ｃメモリ３を磁気デイスク制御装置ＤＰＣに接続し制御
する制御部４、ＩＣメモリ３の読出しデータを言？する
データレジスタＲ１、サービスプロセッサＳＶＰから転
送されるエラー内容を記憶するエラー・データレジスタ
Ｒ２、エラー・アドレスレジスタＲ３，Ｒ３″、連続す
るクロツク信号はカウンタするアドレスカウンタＡＣｌ
及びアドレス比較を行なうアドレス比較回路などから構
成されているＯここでアドレスカウンタＡＣはランダム
アクセスメモリである１Ｃメモリ３に仮想的なトラツク
上のバイトアドレスを与えている。
エラー・データレジスタＲ２はエラーを発生させる１バ
イトのエラー・データを記憶し、エラー・アドレスレジ
スタＲ３はエラーを発生させるトラツク上のアドレスを
記憶し、Ｒ３″はそのトラツクを記憶する。図において
、データ書込みにおいては信号線ｔ１を通してビツトシ
リアルに送られてくる書込みデータは、制御部４でバイ
ト単位に集められ信号線Ｔ４を通じてＩＣメモリ３へ送
られる。ＩＣメモリ３のアドレス入力はトラツク指定の
情報が制御部４から信号線Ｔ５を経由して与えられ、ト
ラツク上のアドレスがアドレスカウンタＡＣから信号線
Ｔ６によつて与えられている。制御部４はチヤネル装置
ＣＨＣから受信し記憶しているトラツク土のバイトアド
レスとアドレスカウンタＡＣとの一致を検出することに
よつて、その一致したタイミングからＩＣメモリ３へ前
記書込みデータを書込むことが出来る。擬似デイスク装
置１から中快処理装置ＣＰＵへのデータの読出しにおい
ては、制御部４に記憶しているバイトアドレスとアドレ
スカウンタＡＣの一致タイミングからＩＣメモリ３がバ
イト単位で読出しされ、データレジスタＲ１、制御部４
、信号線ｔ１を経由してビツトシリアルに送出される〇
この様にしてＩＣメモリ３の書込み読出しにおいて、ア
ドレスカウンタＡＣの働きによつてあたかも磁気デイス
クに対して書込み読出しを実施するように擬似すること
が出来る。
イトのエラー・データを記憶し、エラー・アドレスレジ
スタＲ３はエラーを発生させるトラツク上のアドレスを
記憶し、Ｒ３″はそのトラツクを記憶する。図において
、データ書込みにおいては信号線ｔ１を通してビツトシ
リアルに送られてくる書込みデータは、制御部４でバイ
ト単位に集められ信号線Ｔ４を通じてＩＣメモリ３へ送
られる。ＩＣメモリ３のアドレス入力はトラツク指定の
情報が制御部４から信号線Ｔ５を経由して与えられ、ト
ラツク上のアドレスがアドレスカウンタＡＣから信号線
Ｔ６によつて与えられている。制御部４はチヤネル装置
ＣＨＣから受信し記憶しているトラツク土のバイトアド
レスとアドレスカウンタＡＣとの一致を検出することに
よつて、その一致したタイミングからＩＣメモリ３へ前
記書込みデータを書込むことが出来る。擬似デイスク装
置１から中快処理装置ＣＰＵへのデータの読出しにおい
ては、制御部４に記憶しているバイトアドレスとアドレ
スカウンタＡＣの一致タイミングからＩＣメモリ３がバ
イト単位で読出しされ、データレジスタＲ１、制御部４
、信号線ｔ１を経由してビツトシリアルに送出される〇
この様にしてＩＣメモリ３の書込み読出しにおいて、ア
ドレスカウンタＡＣの働きによつてあたかも磁気デイス
クに対して書込み読出しを実施するように擬似すること
が出来る。
ところで、磁気デイスクの記憶媒体表面・に膓］あるい
は「チＩ月等の．あるため、データが満足に書込み読出
し出来ない場合を擬似する方法は次の様にして実施され
る。即ち、上述の方法によつて正しいデータが擬似デイ
スク装置１に既に書込みされているとするとき、中快処
理装置ＣＰＵはサービスプロセツサＳＶＰによつて、エ
ラー発生アドレスとエラー・データとを信号線Ｔ２を通
じて、エラー・アドレスレジスタＲ３，Ｒ３′及びエラ
ー・データレジスタＲ２へ転送する。次いで中央処理装
置ＣＰＵは読出し命令を与え、擬似デイスク装置１は前
述のようにアドレスカウンタＡＣと制御部４に記憶して
いるバイトアドレスの一致タイミングからＩＣメモリ３
を読出しデータ送出を開始する。アドレス比較回路ＣＭ
において、エラー・アドレスレジスタＲ３に記憶してい
るアドレスとアドレスカウンタＡＣのアドレスとを比較
して一致タイミングを知つてエラー・データレジスタＲ
２のエラー・データをＣメモリ３の読出し出力に換えて
制御部４から信号線ｔ１を通じて送出する。このあと、
アドレスカウンタＡＣで指示される１Ｃメモリ３の内容
が読出しされレコードの区切りが識別されると、読出し
動作が終了する。ここで、制御部４において、再試行に
よる読出し指示を受信したときはエラー・データレジス
タＲ２の出力を送出せず、ＩＣメモリ３の読出し出力を
送出することにより簡単に再試行成功の確認が可能であ
る。
は「チＩ月等の．あるため、データが満足に書込み読出
し出来ない場合を擬似する方法は次の様にして実施され
る。即ち、上述の方法によつて正しいデータが擬似デイ
スク装置１に既に書込みされているとするとき、中快処
理装置ＣＰＵはサービスプロセツサＳＶＰによつて、エ
ラー発生アドレスとエラー・データとを信号線Ｔ２を通
じて、エラー・アドレスレジスタＲ３，Ｒ３′及びエラ
ー・データレジスタＲ２へ転送する。次いで中央処理装
置ＣＰＵは読出し命令を与え、擬似デイスク装置１は前
述のようにアドレスカウンタＡＣと制御部４に記憶して
いるバイトアドレスの一致タイミングからＩＣメモリ３
を読出しデータ送出を開始する。アドレス比較回路ＣＭ
において、エラー・アドレスレジスタＲ３に記憶してい
るアドレスとアドレスカウンタＡＣのアドレスとを比較
して一致タイミングを知つてエラー・データレジスタＲ
２のエラー・データをＣメモリ３の読出し出力に換えて
制御部４から信号線ｔ１を通じて送出する。このあと、
アドレスカウンタＡＣで指示される１Ｃメモリ３の内容
が読出しされレコードの区切りが識別されると、読出し
動作が終了する。ここで、制御部４において、再試行に
よる読出し指示を受信したときはエラー・データレジス
タＲ２の出力を送出せず、ＩＣメモリ３の読出し出力を
送出することにより簡単に再試行成功の確認が可能であ
る。
第３図は擬似ディスク装置からエラー・データを送出す
る過程を示すフロー図である。
る過程を示すフロー図である。
記憶媒体の書込み読出しエラーを擬似するために中央処
理装置ＣＰＵはステツプ１０において、サービスプロセ
ツサＳＶＰによつてエラー内容をエラー・データレジス
タＲ２、エラー・アドレスレジスタＲ３，Ｒ３ｌに設定
する。次いでステツプ１１において擬似デイスク装置１
は読出し指示を受信して、アドレスカウンタＡＣとエラ
ー・アドレスカウンタＲ３との一致するタイミングでス
テツプ１５に示すようにエラー・データレジスタＲ２の
内容を中央処理装置ＣＰＵへ送出する。アドレスが不一
致のときはＩＣメモリ３の内容を読出し、ステツプ１４
においてレコードの区切りが識別されると読出し動作を
終了する。上記実施例に説明のように、磁気デイスクを
擬似する擬似デイスク装置において読出しの際に、チヤ
ネル装置を経由しない男部よりエラー内容を任意に設定
して、エラー発生を擬似しているので、チヤネル装置を
経由してエラー内容を書込む方法と比較して短時間内に
書込みが出来る上、他に大容量メモリを必要としない効
果がある。
理装置ＣＰＵはステツプ１０において、サービスプロセ
ツサＳＶＰによつてエラー内容をエラー・データレジス
タＲ２、エラー・アドレスレジスタＲ３，Ｒ３ｌに設定
する。次いでステツプ１１において擬似デイスク装置１
は読出し指示を受信して、アドレスカウンタＡＣとエラ
ー・アドレスカウンタＲ３との一致するタイミングでス
テツプ１５に示すようにエラー・データレジスタＲ２の
内容を中央処理装置ＣＰＵへ送出する。アドレスが不一
致のときはＩＣメモリ３の内容を読出し、ステツプ１４
においてレコードの区切りが識別されると読出し動作を
終了する。上記実施例に説明のように、磁気デイスクを
擬似する擬似デイスク装置において読出しの際に、チヤ
ネル装置を経由しない男部よりエラー内容を任意に設定
して、エラー発生を擬似しているので、チヤネル装置を
経由してエラー内容を書込む方法と比較して短時間内に
書込みが出来る上、他に大容量メモリを必要としない効
果がある。
以上本発明によつて、磁気記憶媒体を擬似する擬似欠部
記憶装置において媒体不良を擬似する為の効率的な不良
発生方式が得られる。
記憶装置において媒体不良を擬似する為の効率的な不良
発生方式が得られる。
第１図は本発明の一実施例構成を示すシステムプロツク
図、第２図は本発明の一実施例を示す擬似デイスク装置
のプロツク図、第３図は擬似デイスク装置からエラー・
データを送出する過程を示すフロー図である。 ＣＰＵ・・・・・・中央処理装置、ＣＨＣ・・・・・・
チヤネル装置、ＤＰＣ・・・・・・磁気デイスク制御装
置、ＳＶＰ・・・・・・サービスプロセツサ、１・・・
・・・擬似デイスク装置、２・・・・・・擬似デイスク
ユニツト、３・・・・・・ＩＣメモリ、Ｒ２・・・・・
・エラー゜データレジスタ、Ｒ３，Ｒ３′・・・・・・
エラー・データレジスタ、ＡＣ・・・・・・アドレスカ
ウンタ。
図、第２図は本発明の一実施例を示す擬似デイスク装置
のプロツク図、第３図は擬似デイスク装置からエラー・
データを送出する過程を示すフロー図である。 ＣＰＵ・・・・・・中央処理装置、ＣＨＣ・・・・・・
チヤネル装置、ＤＰＣ・・・・・・磁気デイスク制御装
置、ＳＶＰ・・・・・・サービスプロセツサ、１・・・
・・・擬似デイスク装置、２・・・・・・擬似デイスク
ユニツト、３・・・・・・ＩＣメモリ、Ｒ２・・・・・
・エラー゜データレジスタ、Ｒ３，Ｒ３′・・・・・・
エラー・データレジスタ、ＡＣ・・・・・・アドレスカ
ウンタ。
Claims (1)
- １ チャネル装置へ接続する磁気ディスク装置等の磁気
記憶媒体に換えてＩＣメモリを使用し、クロック信号を
カウントして媒体アドレスとするアドレスカウンタを有
してチャネル装置よりのアドレス指示とアドレスカウン
タとの一致によつてＩＣメモリを読出し、書込みする擬
似外部記憶装置において、エラー・データを記憶するエ
ラー・データレジスタとエラー・アドレスを指示するエ
ラー・アドレスレジスタとを設け、前記チャネル装置を
経由しない外部より前記エラー・データレジスタとエラ
ー・アドレスレジスタにエラー情報を書込み、前記チャ
ネル装置による読出し信号によつてエラー・アドレスレ
ジスタとアドレスカウンタの一致時点でＩＣメモリ読出
しデータに換えてエラー・データレジスタの内容を送出
することを特徴とする擬似エラー送出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54166531A JPS5918749B2 (ja) | 1979-12-21 | 1979-12-21 | 擬似エラ−送出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54166531A JPS5918749B2 (ja) | 1979-12-21 | 1979-12-21 | 擬似エラ−送出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5688550A JPS5688550A (en) | 1981-07-18 |
| JPS5918749B2 true JPS5918749B2 (ja) | 1984-04-28 |
Family
ID=15833017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54166531A Expired JPS5918749B2 (ja) | 1979-12-21 | 1979-12-21 | 擬似エラ−送出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918749B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012066636A1 (ja) * | 2010-11-16 | 2012-05-24 | 富士通株式会社 | 情報処理装置、送信装置及び情報処理装置の制御方法 |
-
1979
- 1979-12-21 JP JP54166531A patent/JPS5918749B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5688550A (en) | 1981-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3016490B2 (ja) | Ｉｃメモリカード | |
| JP4187470B2 (ja) | 半導体装置の開発支援連携装置及び開発支援方法 | |
| JPS5918749B2 (ja) | 擬似エラ−送出方式 | |
| JPS5918748B2 (ja) | 擬似エラ−書換え方式 | |
| JPS5938930A (ja) | 光デイスク制御装置 | |
| JP2677407B2 (ja) | ディスク媒体の検査方法及びディスク装置 | |
| JP4484417B2 (ja) | デバッグシステム | |
| JPS6347937Y2 (ja) | ||
| JPS59158450A (ja) | プログラムテスト装置 | |
| JPS6225344A (ja) | デイジタル信号記録装置 | |
| JPH01106370A (ja) | エラー検査装置 | |
| SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
| JPS629444A (ja) | 計算機システムにおけるフロツピイ媒体間の複写および検証制御方法 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPS6236269B2 (ja) | ||
| JPS61283074A (ja) | 光学式情報装置 | |
| JPS6218943B2 (ja) | ||
| JPH0217555A (ja) | メモリ診断方式 | |
| JPS63104160A (ja) | デ−タ転送方式 | |
| JPS6292039A (ja) | デ−タ処理装置 | |
| JPS59226954A (ja) | メモリ・アクセス種別記録装置 | |
| JPS6130356B2 (ja) | ||
| JPS6043544B2 (ja) | メインメモリエラ処理方式 | |
| JPS62168241A (ja) | マイクロプログラム制御装置 | |
| JPH01321529A (ja) | 装置初期診断方式 |