JPS59189633A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59189633A
JPS59189633A JP58064719A JP6471983A JPS59189633A JP S59189633 A JPS59189633 A JP S59189633A JP 58064719 A JP58064719 A JP 58064719A JP 6471983 A JP6471983 A JP 6471983A JP S59189633 A JPS59189633 A JP S59189633A
Authority
JP
Japan
Prior art keywords
film
aluminium
gas
ion etching
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58064719A
Other languages
English (en)
Inventor
Chuichi Takada
高田　忠一
Katsunori Shimizu
清水　活憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58064719A priority Critical patent/JPS59189633A/ja
Priority to US06/598,741 priority patent/US4547260A/en
Priority to EP84302493A priority patent/EP0122776B1/en
Priority to DE8484302493T priority patent/DE3483847D1/de
Publication of JPS59189633A publication Critical patent/JPS59189633A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は半導体装置の製造方法に於けるアルば方法に関
する。
（ｂ）　　従来技術と問題点 ＬＳＩ等の半導体装置に於いてはアルミニウム（Ａｔ）
若しくはＡｔ合金からなる膜配線（以後ＡＡ膜配線呼ぶ
）が一般的に用いられる。
該Ａｔ配線は従来から一般的に、蒸着若しくはスパッタ
リング法により絶縁膜上に形成したＡｔ薄膜（Ａｔ合金
を含む）を、レジスト膜をマスクにして公知の塩素系ガ
スを用いるリアクティブ−イオンエツチング技術により
パターンニングすることによって形成されていた。
しかしながら該従来方法に於ては、エツチング処理中Ａ
ｔ薄膜の側面（エツチング面）に吸着される活性塩素（
Ｃｔ−）によってサイド・エツチング（アンダ拳カット
）を生じたり、又エツチング処理を終ってレジスト・マ
スク膜を除去する迄の間に、主としてレジスト膜に吸着
されている活性塩素（ＣＬ−）と水分との反応によって
生じた塩酸（ＨＣｌ）によってＡｌｌ膜が溶解され、形
成されたＡｔ配線に虫食い状の欠陥を生ずるという問題
がある。
又Ａｔ薄膜がシリコン（Ｓｔ）等を含むＡｔ合金からな
る場合は、Ｓ量が上記塩素系のガスではＡｔに比較して
エツチングされにくいために、パターンニングが完成し
た時点で配線パターン間の絶縁膜上に８１を上部に有す
るＡｔの残層が形成され１配線パターン間の電気的な絶
縁分離が不兄全になるという問題もあった。
（ｃ）　　発明の目的 不発明は上記問題点の発生を防止するＡ７膜（Ａｔ合金
を含む）のパターンニング方法ｆ：提供するものであり
、その目的とするところは特にＬＳＩ等高密度化された
半導体装置の歩留まり及び信頼性全向上せしめるにある
。
（ｄン　発明の（Ｉ１１成 即ち本発明は半導体装置の製造方法に於て、アルミニウ
ム、若しくはアルミニウム合金からなる薄膜を、塩素系
のガスによるリアクティブ・イオンエツチングにより選
択的に除去する工程の途中でふつ化炭素系のガスによる
プラズマ処理を行うことを特徴とする。
＜８）　　発明の実施例 以下本発明全実施例について、図を用いて詳細に説明す
る。
第１図（イ）乃至（へ）は不発明の方法に於ける一実施
例の工程断面図で、第２図は同実施例に用いたリアクテ
ィブ・イオンエツチング装置の模式断面図である。
例えばバイボーンＩＣの製造工程に於いて、本発明の方
法を用いて該ＩＣの配線を形成するに際しては、通常の
製造方法に従って例えば第１図（イ）に示すような機能
素子の形成全完了し、表面の絶縁膜に電極コンタクト・
ホールの形成を終った半導体被処理基板を形成する。な
お第１図（イ）に於て１はシリコン基板、２は分離領域
、３は埋込み拡散層、４はコレクタ領域、５はベース領
域、６はエミッタ領域、７はコレクタ・コンタクト領揄
、８は二酸化シリコン（Ｓｔへ）絶縁膜、９ａ　ｙ　９
ｂ　＃９８は電極コンタクト・ホールを示す。
次いで第１図←）に示すように、該被処理基板上に通常
通り蒸着成るいはスパッタリング等の方法を用いて厚さ
１〔μｍ〕程度のアルミニウム（Ａｔ）膜１０を形成し
、次いで通常のフォト・プロセスにより該Ａｔ膜１０上
に配線パターンニング用のレジスト・マスク膜１１を形
成する。なお該レジスト・マスク膜１１はネガ型、ポジ
型いずれでも良い。
次いで該被処理基板を第３図に示すような通常のりアク
ティブ晦イオンエツチング装置内に挿入する。なお同図
において、２１はエツチング室、２２はガス導入管、２
３は真空排気管、２４はシールド板、２５は陽極、２６
は陰極、２７はサセプタ、２８は絶縁体、２９は被処理
基板、３，０はプラズマ、ＲＦは高周波発振器（１３，
５６い／ＩＨｚ　］）、Ｇは接地、Ｗは水冷機構を示し
ている。
そして例えば先ず該エツチング装置のエツチング室２１
内へ所定の流量で通常用いられる所定混合比の４塩化炭
素（ＣＣ４）と３塩化硼素（ＢＣｌ、）との混合ガスを
流入し、所？の排気を行って該エツチング室２１内の混
合ガスの圧力を通常用いられる圧力例えばＯ−１（Ｔｏ
　ｒ　ｒ　〕程度とし、陽極２５とｆａｔ　＄Ｘ　２６
間に１３．５６　（ＭＨｚ　〕４００　［Ｗ）８度の高
周波パワーを印加し、第１図（ハ）に示すように、レジ
スト・マスク膜１１から成田しているＡｔ膜１０を例え
ばその厚さの１／２の０．５〜０．６〔μｍ〕程度リア
すティブΦイオンエツチングする。なおこの際Ａｔ膜ｌ
Ｏのエツチング面及びレジス）−マスクｇ１１の表面に
活性塩素（Ｃ１−）が吸着される。
ング処理と呼ぶ。
次いで該エツチング室２１内のガスを０．３〔Ｔｏｒｒ
３程度のガス圧を有する例えば４ふつ化炭素（ＣＦ４）
と酸素（０，）の混合ガス（０□混合比１０〜ｘ２（％
Ｅ程度）と置換し、３００（Ｗ）程度の高周波パワーを
印加し、被処理基板の表面即ちレジスト面及びＡｔ膜の
エツチング面金例えば１２０（ｓｅｅ）　程度プラズマ
処理する。このプラズマ処理により前記レジスト面及び
Ａｔ膜のエツチング面に吸着されているＣｔ・は叩き出
され、その代りに第１囚に）に示すようにレジスト１１
面及びＡｔ膜１０のエツチング面には活性化されたふっ
素（Ｆ−）が注入される。
次いで再びエツチング室２１内のガスを前述した０、１
（Ｔｏｒｒ３程度の圧力のＣＣｔ＋とＢＣｌｓの混合ガ
スに切換え、前記第１回目のりアクティブ・イオンエツ
チングと同一条件で第２回目のリアクテイブ・イオンエ
ツチング処理を施し、第１図（ホ）に示−１ようにレジ
スト・マスク膜１１から表出しているＡｔ膜１０を底部
（Ｓ　ｉ　Ｏ！絶縁膜８面）までエツチングし、該Ａｔ
膜１ｏのパターンニングを完了する。
なお該第２回目のリアクティブ゛・イオンエツチング処
理に於て、前記プラズマ処理によって第１回目のりアク
ティブ・イオンエツチング処理で形成されたＡｔ膜１０
の四部側面に注入されている活性ふっ素（Ｆ−）が、該
側面への活性塩素（Ｃｔりの吸着を阻止する之め、該側
面のエツチングが防止されてアンダカットは減少する。
又前記７ラズマ処理によってレジスト・マスク膜１１面
に注入されている活性ふっ素（Ｆ’−）は、該レジスト
・マスク膜１１への活性塩素＜Ｃｔ−）の吸着を阻止し
、その吸着量を大幅に減少させる。
次いで上記Ａｔ膜のパターンニングを終った被処理基板
を例えば通常用いられている円筒型プラズマ装置内へ移
し、通常の酸素（ｏ２）プラズマ処理を施してレジスト
・マスク膜１１を灰化除去し、第１図（へ）に示すよう
にＳ　ｉ　Ｏ２膜８上に電極コンタクト−ホール９ａ、
９ｂ、９ｃに於てベース領域５、エミッタ領域６．コレ
クタ・コンタクト領域７にそれぞれ接触するＡｔ膜配線
パターン１２ａ。
１２ｂ、１２ｃを形成する。
なお前記ＣＦ４＋Ｏ□によるプラズマ処理によってレジ
スト・マスク膜面注入された活性ふっ素（Ｆつによって
前述したように第２のりアクティブΦイオンエツチング
処理に於けるレジスト・マスク膜への活性塩素の吸着量
は大幅に減しているので、該レジスト・マスク膜が水分
に接した場合に生成するＨＣｌの量は大幅に減少する。
従って第２のりアクティブ・イオンエツチングを終って
から上記レジスト・マスク膜の除去を完了するまでの間
に起るＡｔ膜の腐蝕は従来に比べ大幅に減少し、Ａ／＝
膜配線バター／　１２　ａ　ｓ　１２　ｂ　ｅ　１２　
ｃに虫食い状の欠陥が形成されることが防止される。
以後図示しないが、表面保護絶縁膜の形成等がなされて
、バイポーラＩＣが完成する。
上記実施例に於ては、レジスト・マスク膜の表面及びＡ
ｔ膜の表出面にふっ素（Ｆ−）を吸着せしめるためのＣ
Ｆ、＋鳴ガスによるプラズマ処理を、゛リアクティブ・
イオンエツチングの途中に１回だけ行ったがＳ本発明の
方法に於て該プラズマ処理は１回に限定されるものでは
なく、リアクティブ・イオンエツチングの途中に複数回
に分けて挿入しても良い０又該プラズマ処理をリアクテ
ィブ・イオンエツチングの前後にも付加すれば更に有効
である。
そして該プラズマ処理による効果は、ＣＦ４＋不活性ガ
スｐ　ＧＨＦｓ　＊　Ｃ２Ｆ６　、ｅ　Ｃ５Ｆａ等上記
実施例以外のふつ化炭素系のガスを用いても達成するこ
とができる。
なお又本発明の方法は、多層配線構造に於ける上層Ａｔ
配線のパターンニングに際しても勿論適用することがで
きる。
又不発明の方法はＡｔ−８ｉ、Ａｔ−Ｃｕ等Ａｔ合金層
からなる配線パターンを形成する−にも勿論有効でオフ
、更に又Ａｔ−８ｔ合金配線を形成する際には、上記リ
アクティブ・イオンエツチング処理によってエツチング
されずに析出して米たＳｔがぶつ化炭素系のガスによる
プラズマ処理によりエツチング除去されるので、従来起
っていた上記析出ＳＩＭの下部にＡｔ層が残留し配線間
の絶縁分離を不完全にする現象がなくなり、配線間の絶
縁耐圧が向上する。
（ｆ）　　発明の詳細 な説明したように本発明によれば、アルミニウム合金を
含むアルミニウム膜配線の形成に際して、サイド−エツ
チングによる配線幅の減少、腐食による虫し食い状膜欠
陥の発生、アルミニウム残層１による配線耐圧の低下等
が防止できる。
従って本発明は、ＬＳＩ等高密度化された半導体装置の
歩留まり及び信頼性の向上に極めて有効である。
【図面の簡単な説明】
第１図（イ）乃至（へ）は本発明の方法に於ける一実施
例の工程断面図で、第２図は同実施例に用いたりアクテ
ィブ・イオンエツチング装置の模式断面図である。 図に於て、５はベース領域、６はエミッタ領域、７はコ
レクタ・コンタクト領域、８は二酸化シリコン絶縁膜、
９ａ、９ｂ＋９ｃは電極コンタクト・ホール、１０は７
ルミニウム膜、１１はレジストｅマスク層、１２ａ＋１
２ｂ、１２ｃはアルミニウム膜配線パターン、Ｆ−は活
性ふつ素、Ｃｔ−は活性塩素を示す。 峯　Ｉ　閉 １３６一 番Ｉ　詔 拳２阻 ＲＦ’＝Ｇ

Claims (1)

    【特許請求の範囲】
  1. アルミニウム若しくはアルミニウム合金からなる薄膜を
    、塩素系のガスによるリアクティブ・イオンエツチング
    により選択的に除去する工程の途中で、ぶつ化炭素系の
    ガスによるプラズマ処理を行なうことを特徴とする半導
    体装置の製造方法。
JP58064719A 1983-04-13 1983-04-13 半導体装置の製造方法 Pending JPS59189633A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58064719A JPS59189633A (ja) 1983-04-13 1983-04-13 半導体装置の製造方法
US06/598,741 US4547260A (en) 1983-04-13 1984-04-10 Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
EP84302493A EP0122776B1 (en) 1983-04-13 1984-04-12 Dry etching aluminum or aluminum alloy layer
DE8484302493T DE3483847D1 (de) 1983-04-13 1984-04-12 Trockenaetzen von schichten aus aluminium oder aus einer aluminiumlegierung.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58064719A JPS59189633A (ja) 1983-04-13 1983-04-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59189633A true JPS59189633A (ja) 1984-10-27

Family

ID=13266234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58064719A Pending JPS59189633A (ja) 1983-04-13 1983-04-13 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4547260A (ja)
EP (1) EP0122776B1 (ja)
JP (1) JPS59189633A (ja)
DE (1) DE3483847D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202521A (ja) * 1986-02-28 1987-09-07 Tokyo Denshi Kagaku Kk 有機膜の除去方法及び装置
JPH01215986A (ja) * 1988-02-24 1989-08-29 Hitachi Ltd ドライエッチング方法
JPH047829A (ja) * 1990-04-26 1992-01-13 Sony Corp 多層レジスト層のエッチング方法
US6225602B1 (en) * 1997-05-02 2001-05-01 Advanced Semiconductor Materials International N.V. Vertical furnace for the treatment of semiconductor substrates

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4592800A (en) * 1984-11-02 1986-06-03 Oerlikon-Buhrle U.S.A. Inc. Method of inhibiting corrosion after aluminum etching
US4668335A (en) * 1985-08-30 1987-05-26 Advanced Micro Devices, Inc. Anti-corrosion treatment for patterning of metallic layers
JPS63268258A (ja) * 1987-04-24 1988-11-04 Nec Corp 半導体装置
US4786359A (en) * 1987-06-24 1988-11-22 Tegal Corporation Xenon enhanced plasma etch
US5290733A (en) * 1988-06-23 1994-03-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices including depositing aluminum on aluminum leads
US4985113A (en) * 1989-03-10 1991-01-15 Hitachi, Ltd. Sample treating method and apparatus
JP3092185B2 (ja) * 1990-07-30 2000-09-25 セイコーエプソン株式会社 半導体装置の製造方法
JPH04221825A (ja) * 1990-12-24 1992-08-12 Nec Corp 選択ドライエッチング方法
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
DE4107006A1 (de) * 1991-03-05 1992-09-10 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5221424A (en) * 1991-11-21 1993-06-22 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corosion-forming materials remaining from previous metal etch
US5533635A (en) * 1994-10-11 1996-07-09 Chartered Semiconductor Manufacturing Pte. Ltd. Method of wafer cleaning after metal etch
JP2953974B2 (ja) * 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法
US5627193A (en) * 1995-02-09 1997-05-06 Mitsui Toatsu Chemicals, Inc. Quinoline-4-carbonylguanidine derivatives, process for producing the same and pharmaceutical preparations containing the compounds
JP2996159B2 (ja) * 1995-10-26 1999-12-27 ヤマハ株式会社 ドライエッチング方法
US5843289A (en) 1996-01-22 1998-12-01 Etex Corporation Surface modification of medical implants
US6033582A (en) * 1996-01-22 2000-03-07 Etex Corporation Surface modification of medical implants
US5780363A (en) * 1997-04-04 1998-07-14 International Business Machines Coporation Etching composition and use thereof
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6150282A (en) * 1997-11-13 2000-11-21 International Business Machines Corporation Selective removal of etching residues
US6033996A (en) * 1997-11-13 2000-03-07 International Business Machines Corporation Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
US6200891B1 (en) 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
CN104810279B (zh) * 2014-01-23 2018-07-10 北大方正集团有限公司 一种铝刻蚀方法及装置
JP7342702B2 (ja) * 2017-06-30 2023-09-12 凸版印刷株式会社 フィルムの処理方法及びフィルムの製造方法
US11062921B1 (en) * 2020-09-11 2021-07-13 Applied Materials, Inc. Systems and methods for aluminum-containing film removal
CN118610075B (zh) * 2024-08-08 2024-10-15 上海陛通半导体能源科技股份有限公司 一种半导体晶圆剥铝返工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158343A (en) * 1978-06-05 1979-12-14 Hitachi Ltd Dry etching method for al and al alloy
JPS55158275A (en) * 1979-05-28 1980-12-09 Hitachi Ltd Corrosion preventing method for al and al alloy
EP0023429B1 (en) * 1979-07-31 1985-12-18 Fujitsu Limited Dry etching of metal film
US4325984B2 (en) * 1980-07-28 1998-03-03 Fairchild Camera & Inst Plasma passivation technique for the prevention of post-etch corrosion of plasma-etched aluminum films
US4380488A (en) * 1980-10-14 1983-04-19 Branson International Plasma Corporation Process and gas mixture for etching aluminum
US4412885A (en) * 1982-11-03 1983-11-01 Applied Materials, Inc. Materials and methods for plasma etching of aluminum and aluminum alloys

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202521A (ja) * 1986-02-28 1987-09-07 Tokyo Denshi Kagaku Kk 有機膜の除去方法及び装置
JPH01215986A (ja) * 1988-02-24 1989-08-29 Hitachi Ltd ドライエッチング方法
JPH047829A (ja) * 1990-04-26 1992-01-13 Sony Corp 多層レジスト層のエッチング方法
US6225602B1 (en) * 1997-05-02 2001-05-01 Advanced Semiconductor Materials International N.V. Vertical furnace for the treatment of semiconductor substrates

Also Published As

Publication number Publication date
EP0122776A3 (en) 1987-09-23
EP0122776A2 (en) 1984-10-24
US4547260A (en) 1985-10-15
DE3483847D1 (de) 1991-02-07
EP0122776B1 (en) 1990-12-27

Similar Documents

Publication Publication Date Title
JPS59189633A (ja) 半導体装置の製造方法
JP2541851B2 (ja) 有機物の剥離方法
JPH10223608A (ja) 半導体装置の製造方法
JP2913936B2 (ja) 半導体装置の製造方法
JPH03204928A (ja) コンタクトホール形成方形
US6645852B1 (en) Process for fabricating a semiconductor device having recess portion
JP2004247675A (ja) 半導体装置の製造方法
JP3318801B2 (ja) ドライエッチング方法
US6491042B1 (en) Post etching treatment process for high density oxide etcher
JPH07230993A (ja) 半導体装置の配線の形成方法
US6638833B1 (en) Process for the fabrication of integrated devices with reduction of damage from plasma
JPH0677178A (ja) 半導体装置の製造方法
JPH1041276A (ja) 半導体装置の製造方法
JP3082396B2 (ja) 半導体装置の製造方法
JPH09162172A (ja) エッチングダメージの除去方法
JP3637564B2 (ja) 導電コンポーネント及び導電ラインの形成方法
JP3079656B2 (ja) ドライエッチング方法
JP3428927B2 (ja) ドライエッチング方法
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
JPH0745587A (ja) 半導体装置の製造方法
CN115036218B (zh) 铜互连结构的制备方法
JP3440599B2 (ja) ビアホール形成方法
JPH05217965A (ja) 半導体装置の製造方法
JPH05326515A (ja) 半導体装置の製造方法
JPS584930A (ja) ホトレジスト剥離方法