JPS59191633A - 入出力装置のデ−タ転送優先順位指定方式 - Google Patents
入出力装置のデ−タ転送優先順位指定方式Info
- Publication number
- JPS59191633A JPS59191633A JP6540683A JP6540683A JPS59191633A JP S59191633 A JPS59191633 A JP S59191633A JP 6540683 A JP6540683 A JP 6540683A JP 6540683 A JP6540683 A JP 6540683A JP S59191633 A JPS59191633 A JP S59191633A
- Authority
- JP
- Japan
- Prior art keywords
- input
- priority
- output devices
- output
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、処理装置と入出力装置間でデータ8転送を行
う場合のデータ転送方式に係り、特に優先する入出力装
置を変更する必要がある場合に好適な方式を提供するも
のである。
う場合のデータ転送方式に係り、特に優先する入出力装
置を変更する必要がある場合に好適な方式を提供するも
のである。
従来は、処理装置と入出力装置間のデーi転送時におけ
る各入出力装置の優先順位はハード。
る各入出力装置の優先順位はハード。
的に決定されており、通常処理装置上ディジー゛チェー
ンで接続された入出力装置中処理装置K。
ンで接続された入出力装置中処理装置K。
最も近い入出力装置から順に優先順位が定めら。
れていた。
この場合1つのシステムにおいて多様なプロ。
グラムを実行する場合、各々処理するデータ形。
式が異り入出力装置の優先順位を変更したくて・も簡単
に変更できず、プログラム毎にデータの・処理方式を考
慮したものとし、代表的なプログ1c・ラムに合わせた
接続位置とするしかなかった。。
に変更できず、プログラム毎にデータの・処理方式を考
慮したものとし、代表的なプログ1c・ラムに合わせた
接続位置とするしかなかった。。
本発明の目的は、1つのシステムにおいて、。
多種の処理を行う場合で、各処理毎に優先して。
処理すべく入出力装置が異る場合に、各処理毎15に優
先する入出力装置を任意に指定することを。
先する入出力装置を任意に指定することを。
可能とした方式を提供するものである。
従来は、処理装置に接続される入出力装置の。
データ処理に対する優先順位は、ノ・−ド的に接続され
た接続順により決定されていたため、シ゛ステムを組み
上げる場合そのっど各入出力装置のデーi転送スピード
、オーバーラン時間およ。
た接続順により決定されていたため、シ゛ステムを組み
上げる場合そのっど各入出力装置のデーi転送スピード
、オーバーラン時間およ。
び実行するプログラムにて処理するデー〃形式“等によ
って入出力装置の接続順位を検討する必要があった。
って入出力装置の接続順位を検討する必要があった。
また1度システムを組み上げるとそのシステムにおいて
別な処理を実行しようとしても、入・出力装置の優先順
位を容易に変更することかで・きなかった、 以上のような欠点を補うため各入出力装置内。
別な処理を実行しようとしても、入・出力装置の優先順
位を容易に変更することかで・きなかった、 以上のような欠点を補うため各入出力装置内。
に優先順位を決定するためのレジスタを持たせ、。
−toレジスタにプログラムにて優先順位をセラ。
トすることにより、ハード的接続順を意識する。
ことなくその処理内容に応じた各入出力装置の、優先順
位を決めることを可能とした。
位を決めることを可能とした。
以下本発明の実施例を図を用いて説明する。
図は1の処理装置と2.3の入出力装置A、Bを6のデ
ータバスによりディジーチェーンで接続したシステムを
示す。この場合データバスに。
ータバスによりディジーチェーンで接続したシステムを
示す。この場合データバスに。
接続される入出力装置の台数は、各々システム。
の接続台数により決められるものであり、台数。
の制限はない。
このようなシステムにおいて、通常は10 、11 ’
で示す各人出の装置内より発生するデータ転送。
で示す各人出の装置内より発生するデータ転送。
要求信号により、処理装置に対し80デ−i要゛求信号
線を介して転送要求を行い、6のデータ・バスによりデ
ータの転送を行う。
線を介して転送要求を行い、6のデータ・バスによりデ
ータの転送を行う。
この場合で各入出力装置からのデータ転送要!り・求が
同時に発生すると、処理装置に最も近い位。
同時に発生すると、処理装置に最も近い位。
置に接続された入出力装置(図によれば入出力。
装置A)が優先してデータの転送を行う。この。
ように優先順位は接続順位と同一となり不動な。
ものとなる。 19本
発明は、この優先順位をプログラムによシ。
発明は、この優先順位をプログラムによシ。
任意に指定できるようにするために、各入出力。
装置内に4で示す優先順位指定レジ7iおよび選択回路
をもうける。この優先順位指定レジ7゜りには、7の優
先順位セット信号線により、処9.。
をもうける。この優先順位指定レジ7゜りには、7の優
先順位セット信号線により、処9.。
・ 3 ・
理装置から各装置の入出力命令により、優先順位を各レ
ジスiにセットする。
ジスiにセットする。
1度プログラムによ如優先順位がセットされ。
ると、その値に基いてデータ転送の実行段階に。
各入出力装置の転送要求が発生した場合、90゛優先順
位セレクト信号と4の選択回路忙より、・優先する転送
要求を決定するものである。 ・以上説明したよう
に本発明によれば、物理的・接続順位に関係なく、また
1つのシステムにお・いても使用方法に合わせてプログ
ラムにより任・。
位セレクト信号と4の選択回路忙より、・優先する転送
要求を決定するものである。 ・以上説明したよう
に本発明によれば、物理的・接続順位に関係なく、また
1つのシステムにお・いても使用方法に合わせてプログ
ラムにより任・。
意にまた簡単に各入出力装置の優先順位を決め。
ることか可能となる。
本発明によれば、システムを組む場合に、人。
出力装置の接続順位を考慮する必要がなく常に9同一接
続順位または任意の接続順位で良くなる。
続順位または任意の接続順位で良くなる。
ことからシステムを組み上げるためのシステム設計が必
要でなくなると共に入出力装置の増設特等接続順位を変
更する等の作業工数が不必要。
要でなくなると共に入出力装置の増設特等接続順位を変
更する等の作業工数が不必要。
となる。
、 4 。
また組み上げられた1つのシステムにおいて、。
処理内容に応じて簡単に最適なシステム構成と。
することが可能となる。
図は本発明の一実施例の処理装置と複数台の5人出力装
置の接続図である。 1・・・処理装置、 2・・・入出力装置A1
。 3・・・入出力装置B1 4・・・優先順位レジス〃および選択回路、 。 5・・・NANDゲート、6・・・処理装置データバス
く07・・・優先順位セット信号線、 8・・・処理装置に対するデーよ転送要求信号線、・9
・・・優先順位セレクト信号線、
置の接続図である。 1・・・処理装置、 2・・・入出力装置A1
。 3・・・入出力装置B1 4・・・優先順位レジス〃および選択回路、 。 5・・・NANDゲート、6・・・処理装置データバス
く07・・・優先順位セット信号線、 8・・・処理装置に対するデーよ転送要求信号線、・9
・・・優先順位セレクト信号線、
Claims (1)
- 【特許請求の範囲】 1、 処理装置とこれに接続される複数個の人出5力装
置から構成されるシステムにお込て、人出・力装置内に
選択回路を設けることにより、処理・装置と入出力装置
間でデータ転送を行う場合に、・複数個の入出力装置の
デーi転送を優先して行・うかをプログラムにより、任
意に指定すること。 を可能としたことを特徴とする入出力装置のデ。 −夕転送優先順位指定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6540683A JPS59191633A (ja) | 1983-04-15 | 1983-04-15 | 入出力装置のデ−タ転送優先順位指定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6540683A JPS59191633A (ja) | 1983-04-15 | 1983-04-15 | 入出力装置のデ−タ転送優先順位指定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59191633A true JPS59191633A (ja) | 1984-10-30 |
Family
ID=13286108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6540683A Pending JPS59191633A (ja) | 1983-04-15 | 1983-04-15 | 入出力装置のデ−タ転送優先順位指定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191633A (ja) |
-
1983
- 1983-04-15 JP JP6540683A patent/JPS59191633A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107415A (en) | Microprocessor which automatically rearranges the data order of the transferred data based on predetermined order | |
| US4542455A (en) | Signal-processing multiprocessor system | |
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| US5432911A (en) | Controllers request access within one bus cycle causing hardware-wait to stall second controller when first controller is accessing and second controller is still requesting access | |
| JPH0433066B2 (ja) | ||
| US4180855A (en) | Direct memory access expander unit for use with a microprocessor | |
| EP0660229A1 (en) | Method and apparatus for modifying the contents of a register | |
| JPH05189232A (ja) | 自動化装置およびその作動方法 | |
| GB2412767A (en) | Processor with at least two buses between a read/write port and an associated memory with at least two portions | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPS6224830B2 (ja) | ||
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPS6252336B2 (ja) | ||
| JP2566139B2 (ja) | バスインタフエ−ス回路 | |
| JPS6125249A (ja) | 排他制御方式 | |
| JP2793411B2 (ja) | 入出力処理装置 | |
| JPS58184629A (ja) | デイジタル計算機のための優先度制御回路 | |
| JP2976358B2 (ja) | バス獲得制御方式 | |
| JPH0113575B2 (ja) | ||
| JPH04308955A (ja) | マルチプロセッサ装置 | |
| JPH0434187B2 (ja) | ||
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JPH0724044B2 (ja) | Dmaアクセスが可能なコンピユータ・システム | |
| JPS61210469A (ja) | 共通メモリ制御方式 | |
| JPS6336543B2 (ja) |