JPS5919370A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は光電変換素子を含む半導体装置の改良に係わる
。従来固体デバイスによるイメージセンサ−はＣＣＤ型
、　ＭＯＳ型の２種類が存在する。ＣＣＤ型では、光情
報はＭＯＳキャパシタ電極下の半導体領域に生じたポテ
ンシャル井戸の中に蓄積され、読み出しは蓄積された電
荷がＣＣＤシフトレジスタによって転送される事によっ
て行われる。

一方、ＭＯＳ型においては、元情報はホトダイオードに
蓄積され、読み出しはマトリックス状に配列されたＭＯ
Ｓトランジスタをスイッチングする事によって行われる
。

これらのいずれの場合もそれまでに蓄積されていた光情
報は、読み出しによって破壊されてしまう。

光情報を非破壊に読み出す方法として例えば、フォトト
ランジスタとスイッチングトランジスタを組み合わせた
半導体装置が提案されているが、かかる構造はシリコン
基板の中に数回にわたって不純物濃度の異なるＰ領域あ
るいはＮ領域を作り込む必要があり、結晶欠陥などを極
力少なくする必要があり、且つ基本素子を小さくする必
要のあるイメージセンサ−用の固体デバイスとしては好
適とはいえない。

本発明は、この様な従来技術の欠点を解消し得る、而も
例えば光情報を非破壊に読み出すことが可能であって構
造的にも簡単な、固体撮像装置を提供する事を目的とし
たものであり、その為に本発明の実施例によれば例えば
、シリコン基板内に形成された光情報検出用のＰＮ接合
とシリコン基板表面を被覆する、例えば８ｉ０２膜など
の絶縁膜上に形也 成されたトランジスタとを組み合わ桜ている。　。

第１図（ａ）〜（ｄ）は、本発明の１つの実施例を示す
図であり、光情報を検出する為にシリコン基板の中に形
成したＰＮ接合を用い、蓄積された光情報を読み出す為
に８ｉ０２膜上に堆積させたシリコン膜上に作られたＭ
ＯＳ　−ＦＢＴを用いたものである。このシリコン膜は
必要に応じてブリッジングφエピタキシー、グラフオ・
エピタキシー等の技術を用いて結晶化されている。以下
各部分を説明する。

１は例えばＮｕシリコン基体であり、２は表面を被覆す
る例えばＳ　ｉｏ２膜である。３ａ、３ｂは光を入射さ
せる窓である。

窓の下はＰ属領域であり、基体１との間にＰＮ接合を形
成している。領域３ａ、３ｂの部分は例えば、所定の部
分のＳ　ｉ０２膜をエツチングによって取り除いた後に
、例えばボロンを熱拡散法あるいはイオン打ち込み法に
よって導入する事によって形成する事が可能である。

４．５．６はＳ　ｉＯｚ膜上に堆積させられたシリコン
膜に形成されたＭＯＳ−ＰＥＴの各部分を示す。即ち６
はゲート部分を形成する例えばＡＩなどの金属膜である
。４と５の領域はソース会ドレインとなり、例えばＮ型
領域である。金属膜乙の下のポリＯシリコン膜はＰ属領
域である。第１図ｆａｌをη−Ｐ′方向に切断した断面
図を第１図（Ｃ）に示す。金属膜６はＳ　ｉ０２膜９を
介してシリコン膜のＰ領域１００表固型位を制御する。

第１図（１））は第１図（ａ）を八−へ′方向に切断し
た断面図を示す。（ｂ）図に示したように金属膜６は、
シリコン基体１の中に形成されたＰ１領域１１　ａ　、
１１ｂと電気的につながっている。

第１図（ａ）の７，８はソース・ドレインの金属配線用
コンタクトである１２はシリコン基体１の電位を制御し
、且つリフレッシュを行う電気配線端子を意味する。

第１図（ｄ）は第１図（ａ）の等価回路図である。

尚Ｊｕ上の構成において、ＮとＰｕ入れ替えても同様な
機能を有する事は勿論である。

次に動作を説明する。

基体１の電位を例えば、負電圧例えば−１■から急激に
正電位例えば＋５■に上げると、フローティング状態に
あるＰ領域１１ａ、１１ｂは基体１との間で逆バイアス
状態になり、Ｐ領域１１ａ。

１１ｂと基体１の間には空乏層が広がる。

窓３ａ、３ｂより光が入射すると電子−正孔対が発生し
電子は基体１の方へ、正孔はＰ領域１１ａ。

１１ｂの方に流れる。したがってＰ領域６は蓄積された
正孔の量に応じた正電位となる。

Ｐ領域１１ａ、１１ｂと電気的に結合された金属膜６も
当然正電位になる。

金属膜乙の電圧によって金属膜下のシリコン膜の表面ポ
テンシャルが変化し、ソース参ドレイン４゜５に所定の
電圧を印加すれば、金属膜６の電圧に応じた電流が流れ
元情報が非破壊に読み出される。

尚フローティング状態ＫＰ領域１ｉａ、１１ｂをリフレ
ッシュするには基体１の電位を負電位にすればよい。

第２図（ａｌ〜（ｄ）は、本発明の他の実施例である。

各部分を説明する。

１３はＮ型シリコン基体であり、１４は表面を被覆する
８ｉ０２膜である。１５ａ、１５ｂは光を入射させる為
の窓である。

第２図山）は第２図（ａ）を八−Ｎ方向に切断した断面
構造を示す。一方、第２図（Ｃ）は第２図（ａ）をバー
μ′方向に切断した断面構造を示す。第２図（ｄ）は第
２図（ａ）の等価回路図である。

第２図（ｂ）に示すように窓１５ａ、１５ｂの下のシリ
コン基体はＰ型不純物が導入されており、Ｐ型頭域２１
となっている。

１（Ｓ、１７．１８は５ｉ０２膜上に堆積させられたシ
リコン膜の各部分を示す。この例では１６．１８はＮ型
領域となっており、１７はＰ属領域となっている。

シリコン膜のＰ型頭域１７は、第２図（ｂ）に示したよ
うに酸化膜２２を介して、シリコン基体中のＰ領域２１
と容量的に結合されている。

すなわちＰ領域２１の電位によって、シリコン膜のＰ領
域１７の表面電位が変化する。

換言すれば１６，１７．１８及び２２．２１によってＭ
ＯＳ　−ＦＥＴが形成されていることになる。

１６．１８はソース・ドレインであり、１９．２０はそ
の金属端子をあられす。

端子２６はシリコン基体の電位を制御する為のものであ
る。

動作はおおむね第１図に示した例と同じであるが、シリ
コン基体中のＰ領域２１の電位によって、シリコン膜の
Ｐ領域の表面電位が直接Ｓ　ｉ０２膜２２を介して変化
させられる点が異なる。

以上説明した如く本発明の撮像装置によれば、（１）光
電変換部と増巾部とを同一基板に形成しようとした場合
構造が簡単である。

（２）リフレッシュも容易である。

（３）　５ｉ０２膜上に形成されたシリコン膜の質が多
少悪くても、元情報によって変化するＰ領域の電位が読
み出し用ＭＯ８−ＦＩＢＴのゲートに入力される為Ｋ、
リークなどＫより光情報が損なわれることがない。

（４）而も読み出し用ＭＯ８−ＦＥＴがシリコン基体と
Ｓ　ｉ０２膜によって分離されている為に、読み出し用
ＭＯ８＠ＦＥＴのソース彎ドレインに印加する電圧に自
由度がある。

（５）更罠平面型である為に微細化に適する。

（６）非破壊読み出しが可能となる。

（ハ微細化しても容量もそれに伴って低下するので、光
感度が低下することがない、 等多くの効果をもたらすものである。

第３図は本発明に係る半導体装置を適用した固体撮像装
置の一例を示す図であって、Ｘ−Ｙアドレスタイプのイ
メージセンサを構成しており、６０゜６１は夫々Ｘ位置
、Ｙ位置選択用レジスタ、６２゜６６は夫々レジスタ３
０．３１により選択的に駆動される読み出し用（４）Ｓ
スイッチ、３４は出力アンプ、３５は本発明の半導体装
置である。読み出し用ＭＯＳスイッチ３２．３３は、各
々シフトレジスタ３０．３１によって走査され、光情報
がソース拳フォローの形でアンプ６４から出力される。

【図面の簡単な説明】

第１図（ａｌ〜（ｄ）は本発明の半導体装置の第１の実
施例を示す図で、同図（ａ）は斜視図、同図（ｂ）は同
図（ａｌのＡ　−Ａ’断、面図、同図（ｃ）は同図（ａ
）のＢ　−Ｂ’断面図、同図（ｄ）は等何回路である。 第２図（ａ）〜（ｄ）は本発明の半導体装置の第２の実
施　　　　−例を示す図で、同図（ａ）は斜視図、同図
（ｂ）は同図（ａ）のＡ　−Ａ’断面図、同図（Ｃ）は
同図（ａｌのＢ　−Ｂ’断面図、同図（ｄｌは尋価回路
である。 第３図は本発明の半導体装置を適用した撮像装置の一例
を示す図である。 １・・・半導体基板、２・・中絶縁膜、３ａ、３ｂｓ・
・・光入射窓、６１」ゲート、４　、５　＋＋　＋１　
＠ソース（ドレイン）。 特許出願人　キャノン株式会社

Claims (1)

【特許請求の範囲】
1. 半導体基板内に形成した光電変換部と、前記基板表面を
   被覆する絶縁膜上に形成した増中部とから成る半導体装
   置。