JPH0760895B2 - 電荷結合素子及びその駆動方法 - Google Patents
電荷結合素子及びその駆動方法Info
- Publication number
- JPH0760895B2 JPH0760895B2 JP17343685A JP17343685A JPH0760895B2 JP H0760895 B2 JPH0760895 B2 JP H0760895B2 JP 17343685 A JP17343685 A JP 17343685A JP 17343685 A JP17343685 A JP 17343685A JP H0760895 B2 JPH0760895 B2 JP H0760895B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor region
- conductivity type
- diffusion layer
- floating diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 59
- 238000009792 diffusion process Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 24
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000001444 catalytic combustion detection Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電荷結合素子及びその駆動方法に関し、特に、
出力部の高密度化を可能とする電荷結合素子及びその駆
動方法に関する。
出力部の高密度化を可能とする電荷結合素子及びその駆
動方法に関する。
（従来技術） 電荷結合素子（以下CCDと記す）は、従来からの高度の
集積回路技術を基盤とし、その発展とともに急速な開発
が進められ、近年固体撮像，メモリ等の各種の応用がな
されるようになった。特にCCDを用いた固体撮像素子
は、低消費電力，小型，軽量など多くの特徴を有し近年
その開発が盛んである。現在、固体撮像素子は、多画
素，高密度化されるが一般的傾向である。これにともな
い、ダイナミックレンジの低下,S/Nの劣化等が問題とな
っている。
集積回路技術を基盤とし、その発展とともに急速な開発
が進められ、近年固体撮像，メモリ等の各種の応用がな
されるようになった。特にCCDを用いた固体撮像素子
は、低消費電力，小型，軽量など多くの特徴を有し近年
その開発が盛んである。現在、固体撮像素子は、多画
素，高密度化されるが一般的傾向である。これにともな
い、ダイナミックレンジの低下,S/Nの劣化等が問題とな
っている。
第２図は従来の電荷結合素子の出力部の模式的断面図を
示す。なお、以下の説明では便宜上Ｎ型半導体基板を用
いたＮチャネルの素子について説明する。第２図におい
て、１はＮ型の半導体基板2,3はこの半導体基板上に形
成される反対導電型すなわちＰ型の第１および第２の半
導体領域で、ここでは第１および第２のＰウエルと呼
ぶ。４はこれらＰウエル内に形成されるＮ型の半導体層
（Ｎウエル）で、埋込みチャネルCCDを構成する。５お
よび６は高濃度のＮ型不純物を拡散した領域で、とくに
５は浮遊拡散層としてCCDの出力構造の一部を構成し、
転送電荷の検出を行なうのに用いられる。７はＰ型の高
濃度拡散層でチャネルストッパーを形成している。８は
絶縁膜,9はリセット電極,10は出力ゲート電極、11,12は
転送ゲート電極である。本素子の動作においては通常前
記第1,第２のＰウエル2,3と前記Ｎ型半導体基板１との
間には逆バイアス電圧VSUBが印加されている。本素子に
おける第２のＰウエルはＮウエル４直下に形成され、CC
Dの転送電荷量の増大あるいは固体撮像におけるスミア
の抑制に有効に作用する。また本素子のCCDは便宜上４
相駆動パルスφ１〜φ４によって駆動されるものと仮定
し、図では出力付近のφ3,φ４に対応する転送ゲート電
極11,12のみが示されている。出力ゲート電極10には通
常電圧VOGが印加されている。またリセット電極９には
周期的なリセットパルスφＲが印加され、リセット電極
直下のチャネルを導通させ、浮遊拡散層５の電位を周期
的に基準電位VRDにセットする。以下に本素子の動作に
ついて説明する。CCDのチャネルを転送されてきた信号
電荷は出力ゲート電極10直下を経由して浮遊拡散層５へ
と流入する。このとき浮遊拡散層５の電位は、信号電荷
量に比例、浮遊拡散層の容量に反比例して変化する。こ
の電位変化が、浮遊拡散層と結合された出力アンプ（図
示せず）を介して外部にとり出される。この後、リセッ
ト電極９にリセットパルスφＲが印加され浮遊拡散層５
の電位は基準電位VRDにセットされ、再び、信号電荷検
出可能な状態となる。
示す。なお、以下の説明では便宜上Ｎ型半導体基板を用
いたＮチャネルの素子について説明する。第２図におい
て、１はＮ型の半導体基板2,3はこの半導体基板上に形
成される反対導電型すなわちＰ型の第１および第２の半
導体領域で、ここでは第１および第２のＰウエルと呼
ぶ。４はこれらＰウエル内に形成されるＮ型の半導体層
（Ｎウエル）で、埋込みチャネルCCDを構成する。５お
よび６は高濃度のＮ型不純物を拡散した領域で、とくに
５は浮遊拡散層としてCCDの出力構造の一部を構成し、
転送電荷の検出を行なうのに用いられる。７はＰ型の高
濃度拡散層でチャネルストッパーを形成している。８は
絶縁膜,9はリセット電極,10は出力ゲート電極、11,12は
転送ゲート電極である。本素子の動作においては通常前
記第1,第２のＰウエル2,3と前記Ｎ型半導体基板１との
間には逆バイアス電圧VSUBが印加されている。本素子に
おける第２のＰウエルはＮウエル４直下に形成され、CC
Dの転送電荷量の増大あるいは固体撮像におけるスミア
の抑制に有効に作用する。また本素子のCCDは便宜上４
相駆動パルスφ１〜φ４によって駆動されるものと仮定
し、図では出力付近のφ3,φ４に対応する転送ゲート電
極11,12のみが示されている。出力ゲート電極10には通
常電圧VOGが印加されている。またリセット電極９には
周期的なリセットパルスφＲが印加され、リセット電極
直下のチャネルを導通させ、浮遊拡散層５の電位を周期
的に基準電位VRDにセットする。以下に本素子の動作に
ついて説明する。CCDのチャネルを転送されてきた信号
電荷は出力ゲート電極10直下を経由して浮遊拡散層５へ
と流入する。このとき浮遊拡散層５の電位は、信号電荷
量に比例、浮遊拡散層の容量に反比例して変化する。こ
の電位変化が、浮遊拡散層と結合された出力アンプ（図
示せず）を介して外部にとり出される。この後、リセッ
ト電極９にリセットパルスφＲが印加され浮遊拡散層５
の電位は基準電位VRDにセットされ、再び、信号電荷検
出可能な状態となる。
（従来技術の問題点） 以上述べた一連の動作から、本素子の信号電荷の検出感
度は、浮遊拡散層容量が小さいほど大きいことがわか
る。浮遊拡散層５の容量は、第1,第２のＰウエルに対す
る容量，リセット電極９に対する容量，出力ゲート電極
10に対する容量，出力アンプ（図示せず）の入力容量等
の合成容量となる。
度は、浮遊拡散層容量が小さいほど大きいことがわか
る。浮遊拡散層５の容量は、第1,第２のＰウエルに対す
る容量，リセット電極９に対する容量，出力ゲート電極
10に対する容量，出力アンプ（図示せず）の入力容量等
の合成容量となる。
通常、第２のＰウエル３は比較的高濃度である。このた
め従来素子では浮遊拡散層からＰウエルに向って空乏層
があまり延びず、対Ｐウエルの容量が比較的大きくな
り、結果的に浮遊拡散層の容量が大となり、信号検出感
度の劣化あるいはS/N比の低下等の問題が生じていた。
め従来素子では浮遊拡散層からＰウエルに向って空乏層
があまり延びず、対Ｐウエルの容量が比較的大きくな
り、結果的に浮遊拡散層の容量が大となり、信号検出感
度の劣化あるいはS/N比の低下等の問題が生じていた。
（発明の目的） 本発明の目的は、このような従来の問題点を解消するこ
とにより、信号検出感度が高く、S/N比のより電荷結合
素子とその駆動方法を提供することにある。
とにより、信号検出感度が高く、S/N比のより電荷結合
素子とその駆動方法を提供することにある。
（発明の構成） 本発明の第１の発明の電荷結合素子は、一導電形の半導
体基板と、該半導体基板の表面部に形成された該半導体
基板と反対導電形の第１の半導体領域と、該第１の半導
体領域の表面部にその所定箇所を除き形成された前記第
１の半導体領域と同一導電形でこれより高濃度の第２の
半導体領域と、前記所定箇所および前記第２の半導体領
域の表面部に形成された一導電形の埋込みチャネルの半
導体層と、該半導体層の前記所定箇所に対応する部分と
その近傍に浮遊拡散層として形成された一導電形の半導
体拡散層を備えた出力構造を有するというものである。
体基板と、該半導体基板の表面部に形成された該半導体
基板と反対導電形の第１の半導体領域と、該第１の半導
体領域の表面部にその所定箇所を除き形成された前記第
１の半導体領域と同一導電形でこれより高濃度の第２の
半導体領域と、前記所定箇所および前記第２の半導体領
域の表面部に形成された一導電形の埋込みチャネルの半
導体層と、該半導体層の前記所定箇所に対応する部分と
その近傍に浮遊拡散層として形成された一導電形の半導
体拡散層を備えた出力構造を有するというものである。
また本発明の第２の発明の電荷結合素子の駆動方法は、
一導電形の半導体基板と、該半導体基板の表面部に形成
された該半導体基板と反対導電形の第１の半導体領域
と、該第１の半導体領域の表面部にその所定箇所を除き
形成された前記第１の半導体領域と同一導電形でこれよ
り高濃度の第２の半導体領域と、前記所定箇所および前
記第２の半導体領域の表面部に形成された一導電形の埋
込みチャネルの半導体層と、該半導体層の前記所定箇所
に対応する部分とその近傍に浮遊拡散層として形成され
た一導電形の半導体拡散層を備えた出力構造を有する電
荷結合素子の駆動方法であって、前記半導体基板と前記
第１の半導体領域との間に逆バイアス電圧を印加すると
いうものである。
一導電形の半導体基板と、該半導体基板の表面部に形成
された該半導体基板と反対導電形の第１の半導体領域
と、該第１の半導体領域の表面部にその所定箇所を除き
形成された前記第１の半導体領域と同一導電形でこれよ
り高濃度の第２の半導体領域と、前記所定箇所および前
記第２の半導体領域の表面部に形成された一導電形の埋
込みチャネルの半導体層と、該半導体層の前記所定箇所
に対応する部分とその近傍に浮遊拡散層として形成され
た一導電形の半導体拡散層を備えた出力構造を有する電
荷結合素子の駆動方法であって、前記半導体基板と前記
第１の半導体領域との間に逆バイアス電圧を印加すると
いうものである。
（構成の詳細な説明） 本発明の第１の発明の電荷結合素子は、従来浮遊拡散層
直下にあった二つのＰウエルの一方を除去することによ
り浮遊拡散層直下のＰウエルの不純物濃度を低下させ空
乏層がより広がりやすくさせていることに特徴がある。
直下にあった二つのＰウエルの一方を除去することによ
り浮遊拡散層直下のＰウエルの不純物濃度を低下させ空
乏層がより広がりやすくさせていることに特徴がある。
そして、本発明の第２の発明の電荷結合素子の駆動方法
により以下の動作を行わしめることにより本発明の目的
を達成するものである。すなわち、ＰウエルとＮ型基板
との間に印加する逆バイアス電圧を充分に大きくし、浮
遊拡散層直下のＰウエルが完全に空乏化されるように
し、浮遊拡散層直下の空乏層をＮ型基板まで達せしめる
ようにする。
により以下の動作を行わしめることにより本発明の目的
を達成するものである。すなわち、ＰウエルとＮ型基板
との間に印加する逆バイアス電圧を充分に大きくし、浮
遊拡散層直下のＰウエルが完全に空乏化されるように
し、浮遊拡散層直下の空乏層をＮ型基板まで達せしめる
ようにする。
かくして、本発明によれば、浮遊拡散層直下の空乏層を
大きくすることができ、もって浮遊拡散層の容量の低下
が可能となり、信号検出感度の向上,S/N比の向上等がは
かれる。
大きくすることができ、もって浮遊拡散層の容量の低下
が可能となり、信号検出感度の向上,S/N比の向上等がは
かれる。
（実施例） 以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の第１の発明による一実施例の模式的
断面図を示し、素子出力部の要部について示している。
第１図において、第２図と同一番号は同一対象物を示
す。第１図において、13,14は第２のＰウエルであり、
浮遊拡散層５直下は欠除して構成されている。15は浮遊
拡散層５直下の第１のＰウエル領域を示す。本素子の構
成において領域15は、素子主要部のＰウエル領域よりも
全体としてその不純物濃度がより低濃度となっている。
また、Ｐウエル15とＮ型基板１との間には逆バイアス電
圧VSUBが印加されている。この逆バイアス電圧は、浮遊
拡散層５直下の領域15が完全に空乏化されるように充分
にバイアスされていることに特徴がある。この領域15
は、本発明の素子においては、前記したように素子主要
部よりも低濃度となっているため、比較的容易に空乏化
され得る。この空乏層は、浮遊拡散層５からＰウエルへ
向って延びる空乏層とＮ型基板１からＰウエルへ向って
延びる空乏層とが直列に結合された構成となっている。
したがって浮遊拡散層５直下の空乏層幅は、従来素子と
比べて極めて大きくなる。すなわち、従来素子において
は、空乏層は浮遊拡散層５と第１および第２のＰウエル
2,3との間に形成されその幅はせいぜい２〜５μｍ程度
であった。これに対して本発明による素子およびその駆
動方法によれば空乏層は浮遊拡散層５とＮ型基板１との
間に形成されるためその幅は15μｍあるいは20μｍ以上
に容易になし得る。このため本発明による素子の浮遊拡
散層直下の空乏層容量は極めて小さくなり信号検出感度
の向上、S/N比の向上等が達成される。
断面図を示し、素子出力部の要部について示している。
第１図において、第２図と同一番号は同一対象物を示
す。第１図において、13,14は第２のＰウエルであり、
浮遊拡散層５直下は欠除して構成されている。15は浮遊
拡散層５直下の第１のＰウエル領域を示す。本素子の構
成において領域15は、素子主要部のＰウエル領域よりも
全体としてその不純物濃度がより低濃度となっている。
また、Ｐウエル15とＮ型基板１との間には逆バイアス電
圧VSUBが印加されている。この逆バイアス電圧は、浮遊
拡散層５直下の領域15が完全に空乏化されるように充分
にバイアスされていることに特徴がある。この領域15
は、本発明の素子においては、前記したように素子主要
部よりも低濃度となっているため、比較的容易に空乏化
され得る。この空乏層は、浮遊拡散層５からＰウエルへ
向って延びる空乏層とＮ型基板１からＰウエルへ向って
延びる空乏層とが直列に結合された構成となっている。
したがって浮遊拡散層５直下の空乏層幅は、従来素子と
比べて極めて大きくなる。すなわち、従来素子において
は、空乏層は浮遊拡散層５と第１および第２のＰウエル
2,3との間に形成されその幅はせいぜい２〜５μｍ程度
であった。これに対して本発明による素子およびその駆
動方法によれば空乏層は浮遊拡散層５とＮ型基板１との
間に形成されるためその幅は15μｍあるいは20μｍ以上
に容易になし得る。このため本発明による素子の浮遊拡
散層直下の空乏層容量は極めて小さくなり信号検出感度
の向上、S/N比の向上等が達成される。
（発明の効果） 以上、詳細に述べたように、本発明によれば、上記の構
成および駆動方法により、信号検出感度が高く、S/N比
のよい電荷結合素子及びその駆動方法が実現できる。
成および駆動方法により、信号検出感度が高く、S/N比
のよい電荷結合素子及びその駆動方法が実現できる。
第１図は本発明の第１の発明の一実施例の要部を示す模
式的断面図、第２図は従来の電荷結合素子の要部の模式
的断面図である。 １……Ｎ型半導体基板、２……第１のＰウエル、3,13,1
4……第２のＰウエル、４……埋込みチャネル、５……
浮遊拡散層、６……高濃度Ｎ型不純物拡散層、７……チ
ャネルストッパー、８……絶縁膜、９……リセットゲー
ト電極、10……出力ゲート電極、11,12……転送ゲート
電極。
式的断面図、第２図は従来の電荷結合素子の要部の模式
的断面図である。 １……Ｎ型半導体基板、２……第１のＰウエル、3,13,1
4……第２のＰウエル、４……埋込みチャネル、５……
浮遊拡散層、６……高濃度Ｎ型不純物拡散層、７……チ
ャネルストッパー、８……絶縁膜、９……リセットゲー
ト電極、10……出力ゲート電極、11,12……転送ゲート
電極。
Claims (2)
- 【請求項１】一導電形の半導体基板と、該半導体基板の
表面部に形成された該半導体基板と反対導電形の第１の
半導体領域と、該第１の半導体領域の表面部にその所定
箇所を除き形成された前記第１の半導体領域と同一導電
形でこれより高濃度の第２の半導体領域と、前記所定箇
所および前記第２の半導体領域の表面部に形成された一
導電形の埋込みチャネルの半導体層と、該半導体層の前
記所定箇所に対応する部分とその近傍に浮遊拡散層とし
て形成された一導電形の半導体拡散層を備えた出力構造
を有することを特徴とする電荷結合素子。 - 【請求項２】一導電形の半導体基板と、該半導体基板の
表面部に形成された該半導体基板と反対導電形の第１の
半導体領域と、該第１の半導体領域の表面部にその所定
箇所を除き形成された前記第１の半導体領域と同一導電
形でこれより高濃度の第２の半導体領域と、前記所定箇
所および前記第２の半導体領域の表面部に形成された一
導電形の埋込みチャネルの半導体層と、該半導体層の前
記所定箇所に対応する部分とその近傍に浮遊拡散層とし
て形成された一導電形の半導体拡散層を備えた出力構造
を有する電荷結合素子の駆動方法であって、前記半導体
基板と前記第１の半導体領域との間に逆バイアス電圧を
印加することを特徴とする電荷結合素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17343685A JPH0760895B2 (ja) | 1985-08-06 | 1985-08-06 | 電荷結合素子及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17343685A JPH0760895B2 (ja) | 1985-08-06 | 1985-08-06 | 電荷結合素子及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6233463A JPS6233463A (ja) | 1987-02-13 |
| JPH0760895B2 true JPH0760895B2 (ja) | 1995-06-28 |
Family
ID=15960428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17343685A Expired - Fee Related JPH0760895B2 (ja) | 1985-08-06 | 1985-08-06 | 電荷結合素子及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760895B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5706212B2 (ja) * | 2011-03-29 | 2015-04-22 | シャープ株式会社 | 固体撮像素子およびその製造方法、電子情報機器 |
| JP6399301B2 (ja) | 2014-11-25 | 2018-10-03 | セイコーエプソン株式会社 | 固体撮像装置およびその製造方法 |
-
1985
- 1985-08-06 JP JP17343685A patent/JPH0760895B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6233463A (ja) | 1987-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0666446B2 (ja) | 固体撮像素子 | |
| JPH0444465B2 (ja) | ||
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| JPS58138187A (ja) | 固体イメ−ジセンサ | |
| JP3320335B2 (ja) | 光電変換装置及び密着型イメージセンサ | |
| JP2504504B2 (ja) | 光電変換装置 | |
| US5774182A (en) | Solid-state image sensor device with pixel array structure of interline transfer CCD image sensor | |
| US4808834A (en) | Solid-state image sensor | |
| JPS59108344A (ja) | 固体撮像素子 | |
| JPH01243462A (ja) | 固体撮像素子 | |
| JPH0760895B2 (ja) | 電荷結合素子及びその駆動方法 | |
| JP2870467B2 (ja) | 電荷結合装置 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP3006022B2 (ja) | 固体撮像素子 | |
| JPS62206878A (ja) | 固体撮像素子 | |
| JP2594923B2 (ja) | 固体撮像素子 | |
| JPS5965470A (ja) | 電荷結合素子の出力構造 | |
| JPH0468789B2 (ja) | ||
| JPH0715986B2 (ja) | 固体撮像素子 | |
| JPH02119266A (ja) | 縦形オーバフロードレイン構造の固体撮像装置 | |
| JPS5850874A (ja) | 固体撮像装置およびその駆動法 | |
| JPH0424872B2 (ja) | ||
| JPS62156859A (ja) | 固体撮像装置 | |
| JP2611634B2 (ja) | 電荷転送素子 | |
| JPH07202171A (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |