JPS59194526A - 自動利得制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は自動利得制御装置に関する。更に詳述すると入
力信号が広範囲にわたり変化する対象に応することがで
き、かつ高速応答性を有した自動利得制御装置に関する
ものである。

まず従来の自動利得制御装置を第１図〜第３図を用いて
説明する。自動利得制御（Ａ　ｕｔｏｍａｔｉｃＱ　ａ
ｉｎ　　Ｃｏｎｔｒｏｌ以下単にＡＧ以下略す）は通信
機などで多用されている技術であり、その代表的４７Ｉ
Ｘ成例を第１図に示す。同図において、Ａ１は可変ゲイ
ン要素であり、加えられた制御信号ｅｃによりそのゲイ
ンを変化さ「、人力信号Ｏｉを所定の人きざに制ｔｆＩ
ｌづるものである。Ｄ　Ｅ−１は検出器であり、出力信
号ＣＯを検出し、それをレベル変換（例えば交流−直流
変換）するしのである。Ａ２は誤差増幅器であり、検出
器１〕ＥＴの出力信号ｅＯと基準値ｅｒとを比較してそ
のＮｌ差を増幅し、この誤差がｙ　ｃ＋とるような極性
の制御信号Ｏｃを出力する。

第２図は可変ゲイン要素の具体的な構成例を示したもの
であり、（ａ）は電圧制御抵抗Ｒｖと一コ定グ、インア
ンプＡ１の組合わせ、（ｂ）は差動増幅器形式の可変ゲ
インアンプであってエミッタ電流を変えることでゲイン
を変化さゼるようにしたもの、（Ｃ）はアバランシＩフ
Ａ１〜ダイオード（以−１・単にＡＰＤど略す）を用い
、そのバイアス電圧を変えることで増幅率を変えるよう
にしたちのである。

第３図（ａ）は従来の自動利得制御装置であって、可変
ゲイン要素として、アバランシェダイオードＡＰＤと３
段からなる増幅器（Ａ　＋〜Ａ３）とを用いた例を示す
図である。ここでプリアンプＡｏとメインアンプＡ４と
は定ゲインのものである。Ｂはフィルタ、Ａ５は誤差増
幅器、ＣはＤＣ／ＤＣコンバータである。

この第３図の装置によれば、ＡＰＤの増幅率Ｍは同図（
ｍ）のようにバイアス電圧に対して大きな被直線性を有
している。また増幅器Ａ＋〜Ａ３までの合成のゲインを
Ｇとすると、このＧが制御信号ｅ（に比例する場合、増
幅器３段ではＯｃの特性を示すくこれを第３図（ｄ　）
に示す）。そして、通常は、制御系の安定性を確保する
ために、第３図（ｂ）に示すように増幅器Ａｌ〜Ａ３の
合成ゲインＧとＡＰＤの増幅率Ｍの可変範囲を分離する
ようにしている。

このような従来の自動利得制御装置は入力信号ｅｉによ
りループの動作点や巡ゲインが大きく変化するので、入
力信号ｅ０の広い範囲にわたって応答性や安定性を満足
させることは難しく、従来の誤差増幅器による線形制御
手段には限界があった。

本発明は以上の点に鑑みてなさねたものである。

双手図面を参照しイ≧がら本発明の詳細な説明覆る。第
４図＜ａ　＞は本発明に係る自動利得制御装置の要部構
成例を示した図である。同図において、Ａ１は前記した
ものど同じのけ変ゲイン要素であり、人力信号ｅ１と制
御信号ｅｃとを導入して信５−３ｃｏを出力している。

ここで、これらの信号の間にｉ、ｔ　（１）式の関係が
ある。

Ｇｏ＝Ｆ（ｅｃ）・ｅｌ　　　　　　　　（１）なお、
ここでいう信号は必ずしも電気信号に限るしの（はない
。ＤＥＴは前記したＪ、うな検出器であり、信号のレベ
ル変換をするものである。ＤｖはＦｉｌｌ　Ｇ−”　′
ａであり検出器［）ＥＴの出力信号Ｏｏと塁！′（（ｌ
ｌｌ′＋（！Ｔとで割棹を行なうものである。Ｕは演算
器で・あり制御信号を発生させるものである。

以１−のように構成された第４図の装置の動作をＪメ＋
ＩＪ説明覆る。まず説明をわかり易くするためにＬ！　
Ｑ　”−ｅ　Ｑどする。これは例えばピーク値検出回路
を用いたような場合が該当する。即ち、次式％式％ ） であるから割算器Ｄｖの出力ｅｄは、（２）式となる。

ｅｄ＝ｅ　ｒ　／ｆｏ　＝ｅ　１−　／ｅ　ｏ　　　　
　（２＞ここで本発明の演算器Ｕは、例えば（３）式の
演算を行なう。

ｅｃ’＝Ｑｄ−（３） すると次の（４）式が成立する。

ｅ　　ｃ　　−［８ｒ　　／ｅ　　ｏ　　コ　　　　　
　　　　　　　　　　　（４）（１）式から　ｅ　ｃ　
−Ｆ−’　　（ｅ　ｏ　／ｅ　ｔ　）　−（’アルより
［Ｆ−１は逆関数Ｊ、ｅ’Ｏは次式で求めることができ
る。

Ｆ”　　　（Ｏｏ／ｅ　　ｌ　　）＝　　［ｅＴ／ｅｏ
　　コ　　　　（５）■〉〉１あれば入力信号ｅ、ｉの
値の如何にかかわらずｅｏ−＋ｅτが達成される。

Ｆ（ｅｃ）がｅｃ（べき乗）の場合（例えば第工 ３図のＧのような場合）、Ｆ−’−（）ｆＬとなるので
（５）式は ＋ｉｏ　　　　−（！Ｔ−ｅｉ −」− （上　。　＝ｅ　　Ｔ　（ｅ　□　１０ｒ＞　　　　　
　　　　（６）ま／ｊ↑ｏ　＝ｅ　ｏ２（ｒｉｌｌｓ形
の検出回路）の場合は、（５）〉式の川を２　Ｉｎに置
き替えるだ（プで全く１１１１様の結果が１９られる。

即ｌ）、第４図（ａ　＞に示すｊ、うな本発明に係る自
動利得制御装置はＡＧＣ系と適合性がよく（掛（プ樟）
ゝ）べき乗の特性が多いので）、通１ン（の線形制御と
同等以上の精度が得られ、人力信号ｅ１の影？９．！　
（応答１／１などへの）が軽減される。

第４図（ａ　）の演咋器Ｕは、割算器Ｄ　Ｖの出力（ｅ
ｄ）と制御信号Ｏｃ（現在１ｉＦｉ　）に基づいて新し
い制御出力Ｏｃ、−を決定している。例えば〈７）式の
関係Ｃあるとすれば、 ０ｃ−−ｅｃ　（ｅｒ／’ｅｏ）　　　　　（７’）？
。−ｅｒとイたるまでフィードバック作用があり、１−
（Ｏｃ）＝ｅｃの場合、ｍ　−１、、／　ｎであれば有
１ｋに整定りる。

第４図（１））は、第４図（ａ　＞の割算器Ｄｖと演ｎ
　Ａ　ＬＪの部分に変更を加えた図であり、その部分の
みを示したものである。第４図の（ｂ）図において、Ｄ
ｖは割算器、Ｕは演算器であり、とららも前で説明した
ものと同様なものである。「は対数変換器であり導入し
た信号を対数に変換するものである。またＥＸＩ）は逆
変換器であり前に対数変換された信号を元に戻すもので
ある。このような第４図（ｂ）の回路では、割算器Ｕの
出力を対数変換し、演算した後に逆変換して元のディメ
ンジョンに戻している。この場合、対数変換後はｌｎｅ
　ｄ＝　ｌｎｅ　τ／ｅ　。

＝ｌｎｅ　Ｔ−ｌｎｅ　１−１ｎＦ　（ｌｃ　）　　　
（ε３）と０１が分離される。従って、−巡ゲインはｅ
ｉによらなくなり、応答性の問題は解決される。また対
数変換後にその差をとれば割算器は省略用能となる。

また第４図（Ｃ）は演算器Ｕの別の構成例を示したもの
で（９）式により制御を行なう。なお、（Ｃ）図におい
て、１」は制御信号ｅｃを一定時間保持するホールド要
素である。

６ｃ′＝Ｆ−’　　（Ｆ（ｅｃ）・ｅ７／ｅｏ）・・・
　（９） ｅ□　　　＝ｅ　　１　Ｆ（ｅｃ−） −ｅ　□　”Ｏｒ／′ｅｏ　　・ＦＣｅｃ　　）−−ｅ
　　Ｔ　　−ｅ　ｌＦ　　（ｅ　ｃ　　）　　／　ｅ　
。

・・・　（１０） ｅ工の変化が緩やか（入力レベルはステップ状に変るこ
とが多い）であればｅｏ＝ｅｉＦ（ｅｃ）であるから（
１０）式はこの変化に即応できることを示している。

以上のように本発明によれば、入力信号の変化が広範囲
にわたる場合でも、かつ拘束な応答を要求される場合で
も満すことができるので極めて大きな効果が得られる。

【図面の簡単な説明】

第１図〜第３図は従来の制御手段を説明覆るための図、
第４図の（ａ）〜（Ｃ）は本発明に係る自動利得制御Ｉ
装置の構成例を示した図である。 Ａ１・・・可変ゲイン要素、ＤＥＴ・・・検出器、Ｄｖ
・・・割算器、Ｕ・・・演算器、Ｌ・・・対数変換器、
Ｅｘｐ・・・逆変換器。 茅　　ｌ　　図 （ａ）　　　　　　　　　　　　　　　　　　　　　　
　　（ｂ）　　　　　　　　　　　　　　　　　ｔｃン
廊　３　　図 （ｂ）　　　　　　　　　　　　　（Ｃ）　　　　　　
　　　　　（ｄ）牝　　　　　　　ｖＢ　　　　　　　
　ｅｃ茅　４　図 可変ゲイン呼系 （Ｃ）

Claims (3)

【特許請求の範囲】
1. （１）　入力信号（ｅｌ）と制御信号（ｅｃ）と出力信
   号〈ｅＯ）との間に〈イ）式の関係を有する可変ゲイン
   要素を制御して、所定の大きさの出力１を号（ｅＯ）を
   得るようにした′４Ａ置において、この出力信号（ｅｏ
   ）に基づく信号と基準信号（ｅ　ｒ　）とを導入して割
   り算をする割算器と、この割鋒器の出力信号（ｅｄ）を
   導入して（ロ）式の演惇を行なう演算器とを備え、この
   演算器の出ツノ信号（ｅｃ）で前記可変ゲイン要素を制
   御するようにし／ｊ自動利得制御装置。 ｅｏ−Ｆ（ｅｃ）”ｅｔ　　　　　　　　（イ）（！　
   ｃ　＝ｅ　ｄ″　　　　　　　　　　　（ロ）ただし、
   ｍ〉〉１である
2. （２）　前記制御装置において、対数変換器と逆変換器
   とを備え、前記割算器の出力信号を対数変換器に導入し
   て、この対数変換器の出力信号を前記演算器に導入し、
   この演算器の出力信号を逆変換器に導入し、この逆変換
   器の出力信号を制御信号（ｅｃ）とするようにした特許
   請求の範囲第１項記載の自動利得制御装置。
3. （３）　前記制御装置の演算器において、（ハ）式の演
   算を行なう演算器を備え、この演算器の出力信号（ｅｃ
   ）で前記可変ゲイン要素を制御するようにした特許請求
   の範囲第１項記載の自動利得制御装置。 ｆ３ｃ　−＝Ｆ−’　　（Ｆ　（ｅｃ　）　・ｅｒ／ｅ
   ’ｏ　）・・・（ハ）