JPS59196616A - print filter - Google Patents

print filter

Info

Publication number
JPS59196616A
JPS59196616A JP58071819A JP7181983A JPS59196616A JP S59196616 A JPS59196616 A JP S59196616A JP 58071819 A JP58071819 A JP 58071819A JP 7181983 A JP7181983 A JP 7181983A JP S59196616 A JPS59196616 A JP S59196616A
Authority
JP
Japan
Prior art keywords
capacitor
coil
pattern
circuit
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58071819A
Other languages
Japanese (ja)
Inventor
Chihiro Kawaguchi
川口 千廣
Akira Onizuka
鬼塚 昌
Fukuichi Shoji
庄司 福一
Mitsuyoshi Sakuragawa
満義 桜川
Yasuhiro Saeki
佐伯 安弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58071819A priority Critical patent/JPS59196616A/en
Publication of JPS59196616A publication Critical patent/JPS59196616A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components
    • H03H5/02—One-port networks comprising only passive electrical elements as network components without voltage- or current-dependent elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1783—Combined LC in series path

Landscapes

  • Filters And Equalizers (AREA)

Abstract

PURPOSE:To obtain a BPF having a pass band of 60-72MHz on a dielectric board by decreasing an inductance of a coil through the impedance conversion, converting the circuit into a circuit having lots of capacitors and using the plane circuit. CONSTITUTION:The impedance conversion is attained by providing a tap B' to a coil L1, and the circuit including capacitors and an ideal transformer required for the conversion is converted B into a pi circuit comprising capacitors Ca-Cc by means of the Norton conversion. Then, this conversion B is attained by the plane circuit. That is, the coil is made spiral so as to have an inductance and the capacitor is formed by a plane electrode and a distributed capacitance of coil pattern. Coils 11, 13 are formed by the pattern of L1 and coils 10, 12 have a pattern of L4. Then, the capacitor Cb is formed by the distributed capacitance of plane electrodes 26a, 26b. A capacitor C4 is formed between patterns 28a and 28b. A capacitor C1 is formed equivalently between patterns 27a and 27b, between patterns 31a and 31b, or the like. The short amount of coils is formed by patterns 8, 9 on the board 6.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波信号の伝送通路に挿入するバンドパスフ
ィルタ、例えばVTR用RFコンバータに使用するバン
ドパスフィルタに関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a bandpass filter inserted into a high frequency signal transmission path, such as a bandpass filter used in an RF converter for a VTR.

従来例の構成とその問題点 VTR用RFコンバータ等で使用する周波数帯は、日本
1 、2 ch (90〜102λ1ll)、アメリカ
8,4ch (60〜72 ch l&& )、西欧8
 、’ 4 ch (54〜6814k)が使用されて
いる。
Conventional configuration and its problems The frequency bands used in VTR RF converters, etc. are Japan 1,2 ch (90-102λ1ll), America 8,4ch (60-72 λ1ll), and Western Europe 8.
,'4ch (54-6814k) are used.

ところで、プリント回路はスパイラル状のコイルパター
ン(渦巻き状コイル)や平行電極のコンデンサパターン
等が容易に作れるので、これら周波数帯のフィルタ素子
すなわちコイル素子と特にコンデンサ素子を平面回路(
プリント回路)で誘電体基板両面に設ければ、空間をほ
とんど占有することなく、しかも量産性の良いフィルタ
が実現できる。したがって、第1図の回路構成例などは
このプリント回路のフィルタに好適である。
By the way, printed circuits can easily create spiral coil patterns (spiral coils), parallel electrode capacitor patterns, etc., so filter elements for these frequency bands, that is, coil elements, and especially capacitor elements can be used in planar circuits (
By providing a filter (printed circuit) on both sides of a dielectric substrate, a filter that occupies almost no space and can be mass-produced can be realized. Therefore, the circuit configuration example shown in FIG. 1 is suitable for this printed circuit filter.

しかし、周波数帯の低い54〜68111h、 60〜
72計などは小形化する上で障害がある。例えば60〜
72計帯の回路定数を第1図において例示すると、L1
=62nH,C1= 98pE、 L2 = 191n
H,C2=12pF、 C5=18pFである。また、
形状を8gffX11111m程度に考えると問題とな
るのは、誘電体基板の厚み、誘電率、パターン相互間隔
及びコイルパターン形状である。
However, the low frequency bands 54~68111h, 60~
There are obstacles to downsizing models such as 72 meters. For example 60~
To illustrate the circuit constants of 72 meters in Fig. 1, L1
=62nH, C1=98pE, L2=191n
H, C2 = 12 pF, C5 = 18 pF. Also,
Considering the shape to be approximately 8 gff x 11111 m, the problems are the thickness of the dielectric substrate, the dielectric constant, the spacing between the patterns, and the shape of the coil pattern.

F1体基板に例えば安価な磁気コンデンサ基板を使用す
ると、厚みは抗折強度を考慮して0.8〜0.6鞘程度
が必要となる。また、誘電率は電極面積5=5X8d、
基板の厚みd=Q、4ffjf、静電容量C−98pF
とすれば誘電率ε=280程度となる。すなわち、小形
化には誘電率が高いのが望ましい。
If, for example, an inexpensive magnetic capacitor board is used as the F1 body board, the thickness needs to be about 0.8 to 0.6 mm in consideration of the bending strength. In addition, the dielectric constant is electrode area 5=5×8d,
Substrate thickness d=Q, 4ffjf, capacitance C-98pF
If so, the dielectric constant ε=about 280. That is, a high dielectric constant is desirable for miniaturization.

さらに、パターン相互間隔を小さくすると所要占有面積
が少なくなる。しかし、その反面、浮遊容量が大きくな
り、結合が生じて高周波信号の通り抜けが生じる。小形
化をする」二でも少なくとも間隔の最少値は基板の厚み
程度まであり、静電結合を減少させるためにシールドが
要求される。
Furthermore, reducing the inter-pattern spacing reduces the required occupied area. However, on the other hand, stray capacitance increases, coupling occurs, and high frequency signals pass through. Even with miniaturization, the minimum spacing is at least as thick as the substrate, and shielding is required to reduce capacitive coupling.

次に、スパイラル状に構成するへりカルインダクタンス
の大きさである。概略値を求める式は無線工学ポケット
ブックより、 L=f (rz/r+ ) ・r2 ・N2X 1O−
3(μH)ここで、rl:ヘリカルの内径(1) 、r
2:ヘリカルの外径(”) + N : ヘリカルの巻
数、:F (r2/r1) :r2/r1の関数である
。例えば、r2−5mm l rl ” 2.EJIM
rr2 / rl−2e N ”’ 2とすれば、L=
85〜45である。
Next is the size of the helical inductance configured in a spiral shape. The formula for calculating the approximate value is from the Radio Engineering Pocket Book: L=f (rz/r+) ・r2 ・N2X 1O−
3 (μH) where rl: inner diameter of helical (1), r
2: Outer diameter of helical ('') + N: Number of turns of helical, :F (r2/r1): Function of r2/r1. For example, r2-5mm l rl''2. EJIM
If rr2 / rl-2e N ''' 2, then L=
It is 85-45.

へりカルインダクタンスを大きくするには、ヘリカル外
径を大きくするか、巻数を多くする必要がある。前者は
浮遊容量が大きくなって結合が生じたり、小形化の上で
障害となる。後者は巻線抵抗が増加するので、コイルの
Qが低下する欠点がある。
In order to increase the helical inductance, it is necessary to increase the helical outer diameter or increase the number of turns. The former increases stray capacitance and causes coupling, which poses an obstacle to miniaturization. The latter has the disadvantage that the winding resistance increases and the Q of the coil decreases.

以上説明したように、誘電体基板の両面にスパイラル状
のコイルパターンを設け(被着し)、コイルの両面をス
ルーホール等で接続すればコイルパターンの略互いに対
向している部分に分布容量が生じる。この分布容量を利
用すると容易に並列共振回路が実現できる。したがって
、第1図に示す回路は誘電体基板で平面回路で構成する
のに適していることがわかる。そこで、安価でしかも小
形化をする上で、比較的誘電率の高い磁器コンデンサ基
板を使用すると、厚みが04騎程度のもので、インダク
タンスL+ = 62nH,C1= 98pFは容易に
実現できる。すなわち、■、1のコイルパターンと平面
電極を組み合せてC,=989Fは実現できる。しかし
、インダクタンスL2= 191nH,キャパシタンス
C2= 12 pFの並列回路は、191nHというコ
イルパターンはLlよりも大きくなるため、C2= 1
2pFの値はコイルL2のパターンの分布容量で形成す
る値としては小さく、シたがって、コイルパターンで形
成することが困難であり、分布容量で形成されるC2の
値は12pFよりも大きくなる。
As explained above, by providing (adhering) spiral coil patterns on both sides of a dielectric substrate and connecting both sides of the coil with through holes, etc., distributed capacitance can be created in the portions of the coil patterns that substantially face each other. arise. By utilizing this distributed capacitance, a parallel resonant circuit can be easily realized. Therefore, it can be seen that the circuit shown in FIG. 1 is suitable for being constructed as a planar circuit using a dielectric substrate. Therefore, if a ceramic capacitor board with a relatively high dielectric constant is used in order to reduce the cost and size, the inductance L+ = 62 nH and C1 = 98 pF can be easily achieved with a thickness of about 0.4 cm. That is, C,=989F can be realized by combining the coil pattern of (1) and the plane electrode. However, in a parallel circuit with inductance L2 = 191nH and capacitance C2 = 12 pF, the coil pattern of 191nH is larger than Ll, so C2 = 1
The value of 2 pF is small as a value formed by the distributed capacitance of the pattern of the coil L2, and therefore it is difficult to form it by the coil pattern, and the value of C2 formed by the distributed capacitance is larger than 12 pF.

また、パターンの相互間隔も最少の基板厚程度(例えば
0.8〜0.5mm)でも浮遊容量が生じて、静電結合
が生じる。誘電率が100〜400のものでは静電結合
が無視できない。第2図に示すような浮遊容量C811
CO2が生じ、Cot は静電結合となって高周波信号
の通り抜けが生じ、特性が悪くなる。一般にパターンの
構成上、Co1〉Co2であり、Co2については数p
F以下なので、通過帯域の特性を損なうこともなく、し
かも高域で高周波信号をシャットする効果もある。
Further, even when the mutual spacing between the patterns is at the minimum substrate thickness (for example, 0.8 to 0.5 mm), stray capacitance occurs and electrostatic coupling occurs. When the dielectric constant is 100 to 400, electrostatic coupling cannot be ignored. Stray capacitance C811 as shown in Figure 2
CO2 is produced and Cot becomes electrostatically coupled, allowing high frequency signals to pass through, resulting in poor characteristics. Generally, due to the structure of the pattern, Co1>Co2, and for Co2, several p
Since it is less than F, it does not impair the characteristics of the pass band and has the effect of shutting off high frequency signals in the high range.

以上述べたように、通過帯域が60〜72則以下のもの
を小型化するには多くの問題があった。
As described above, there are many problems in miniaturizing devices whose passband is less than the 60-72 rule.

発明の目的 本発明は従来技術の問題を改善し、小形で量産性ノ良イ
フリントフィルタを提供することにある。
OBJECTS OF THE INVENTION The object of the present invention is to improve the problems of the prior art and to provide an iflint filter that is small and easy to mass produce.

発明の構成 本発明は、誘電体基板上に入万端子、アース端子、出力
端子を設け、入力端子と並列に第1のコイルL1と第1
のコンデンサc1からなる第1の並列共振回路を被着形
成し、前記第1のコイルL1にタップBを設けてこのタ
ップBに接続する直列枝路のインピーダンスを低くする
ようにインピーダンス変換し、前記直列枝路を第2のコ
イルL4と第2のコンデンサC4からなる並列共振回路
と第8のコンデンサC5との直列回路とし、このインピ
ーダンス変換によって第2のコイルL4のインピーダン
ス値が小さくてすむようになし、更に、回路を元のイン
ピーダンスに変換するため、第8のコンデンサC5と理
想変成器Tを含む回路を考え、この回路をNorton
の等価変換を行なって第4.第5及び第6のコンデンサ
C−1# Cb * Ccからなるπ型回路で構成し、
ここで、変成比φ2が白〉1であるために等価累子Cc
が負値となるが、この負値のCcを出力端子に生じる見
かけの浮遊容量C02′で含んだ形でゼロに近いか正の
浮遊容fitco2として補償し、コンデンサCaはコ
イルパターンとアースパターンの浮遊容量もしくは分布
容量で形成し、前記アースパターンをシールドパターン
とコンデンサパターンに併用したものである。
Structure of the Invention The present invention provides an input terminal, a ground terminal, and an output terminal on a dielectric substrate, and connects a first coil L1 and a first coil in parallel with the input terminal.
A first parallel resonant circuit consisting of a capacitor c1 is deposited and formed, a tap B is provided on the first coil L1, and impedance conversion is performed so as to lower the impedance of a series branch connected to this tap B, and The series branch circuit is made into a series circuit of a parallel resonant circuit consisting of the second coil L4 and the second capacitor C4, and the eighth capacitor C5, so that the impedance value of the second coil L4 can be reduced by this impedance conversion. , further, to transform the circuit back to its original impedance, consider a circuit containing an eighth capacitor C5 and an ideal transformer T, and convert this circuit into a Norton
Perform the equivalent transformation of 4. Consisting of a π-type circuit consisting of fifth and sixth capacitors C-1#Cb*Cc,
Here, since the metamorphic ratio φ2 is White〉1, the equivalent converter Cc
is a negative value, but this negative value Cc is compensated as a near zero or positive stray capacitance fitco2, including the apparent stray capacitance C02' generated at the output terminal, and the capacitor Ca is connected to the coil pattern and ground pattern. It is formed of stray capacitance or distributed capacitance, and the ground pattern is used in combination as a shield pattern and a capacitor pattern.

実施例の説明 以下本発明の一実施例を図面に基づいて説明する。第3
図は第1図の回路のインピーダンス変換過程を示し、第
4図は第8 UAを更に変換したもので、本発、門に使
用する回路である。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. Third
The figure shows the impedance conversion process of the circuit of Fig. 1, and Fig. 4 shows a further conversion of No. 8 UA, which is the circuit used in the gate of this invention.

第8図において、コイルL1にタップBを設けてインピ
ーダンス変換を行なう。仮に変成比を入力端子(1)側
でφl=i、2+タップB側で1とすると、第1図のL
2− C2、C3の値は順にL4 = 188 nH,
C4= 171)F。
In FIG. 8, a tap B is provided in the coil L1 to perform impedance conversion. Assuming that the transformation ratio is φl=i on the input terminal (1) side and 1 on the 2+tap B side, L in Fig. 1
2- The values of C2 and C3 are L4 = 188 nH,
C4=171)F.

C3=261]Fに変換される。C3=261]F.

次に、コンデンサC5の後に理想変成器Tを設けて再び
インピーダンス変換を行なう。例えば入力と出力を同じ
インピーダンスにするならば、理想変成器Tの変成比は
出力端子(2)側でφ2−1..2 + コンデンサC
b側で1とすれば良い。
Next, an ideal transformer T is provided after the capacitor C5 to perform impedance conversion again. For example, if the input and output have the same impedance, the transformation ratio of the ideal transformer T is φ2-1. .. 2 + capacitor C
It is sufficient to set it to 1 on the b side.

ところで、直列コンデンサC5と理想変成器Tを含む回
路(4)はNorton変換をすると、第4図(a)の
(5)に示すコンデンサCa、(−b+ Lcからなる
π型回路で構成される。しかし、φ2がφ2〉1である
ためにCcの値は負値となり実現できない。Can C
b+ Cc の値を例示するとCa=4.8pF、 C
b = 21.7pF、 Cc= −8,6pF  で
ある。
By the way, when the circuit (4) including the series capacitor C5 and the ideal transformer T is subjected to Norton transformation, it is composed of a π-type circuit consisting of the capacitors Ca and (-b+Lc) shown in (5) in Fig. 4(a). However, since φ2 is φ2>1, the value of Cc becomes a negative value and cannot be realized.Can C
An example of the value of b+Cc is Ca=4.8pF, C
b = 21.7 pF, Cc = -8.6 pF.

回路は誘電体基板に回路素子パターンを被着して構成す
るのであるから、出力端子(2)とアース端子(3)′
との間にわずかな浮遊容量(数pF以下)のCO2が存
在している。そこで、この負のCcを正の浮遊容flt
c。2で含んだ形で補償すると回路(5)′が実現でき
る。Ccは見かけの浮遊容量CO2’で補正されCO2
として実現される。Caは後述するが、第5図(a)の
パターン(27c)と(27b)との浮遊容量として形
成される。パターン(27b)はアースパターンであり
、出力端子パターンとコイルパターンの間にあるのでシ
ールド効果がある。
Since the circuit is constructed by attaching a circuit element pattern to a dielectric substrate, the output terminal (2) and the ground terminal (3)'
A small amount of stray capacitance (several pF or less) of CO2 exists between the two. Therefore, this negative Cc is converted into a positive floating capacitance flt
c. By compensating in the form included in 2, circuit (5)' can be realized. Cc is corrected by the apparent stray capacitance CO2' and becomes CO2
It is realized as. As will be described later, Ca is formed as a stray capacitance between patterns (27c) and (27b) in FIG. 5(a). The pattern (27b) is a ground pattern, and since it is located between the output terminal pattern and the coil pattern, it has a shielding effect.

さて、次に第4図(b)の回路を誘電体基板上に構成す
る方法について説明する。第4図(b)の回路はインピ
ーダンスの変換によってコイルのインダクタンスを小さ
くし、コンデンサの数が多い回路に変換したので、平面
回路を使用して誘電体基板に構成するにはより好適であ
る。
Next, a method of constructing the circuit shown in FIG. 4(b) on a dielectric substrate will be explained. The circuit shown in FIG. 4(b) reduces the inductance of the coil by impedance conversion and is converted into a circuit with a large number of capacitors, so it is more suitable for construction on a dielectric substrate using a planar circuit.

第5図は誘電体基板に被着形成したパターン図である。FIG. 5 is a diagram of a pattern formed on a dielectric substrate.

第5図を第4図(b)の回路図と対応させて説明する。FIG. 5 will be explained in correspondence with the circuit diagram of FIG. 4(b).

まず、第5図(a)において、(7)は比較的誘電率の
高い誘電体基板(仮に誘電率ε=250〜850)で、
例えば磁器コンデンサ材料からなる。(1)は基板の(
7a)面にある入力端子、(2)は基板の(7a)面に
ある出力端子、(3)及び(3)′は基板の(’N))
面にあるアース端子である。コイルはスパイラル状(渦
巻き状)にしてインダクタンスを有するようにしである
。コンデンサは平面電極とコイルパターンの分布容量を
利用しである。
First, in FIG. 5(a), (7) is a dielectric substrate with a relatively high dielectric constant (temporarily dielectric constant ε=250 to 850),
For example, it is made of magnetic capacitor material. (1) is the board (
The input terminal is on the 7a) side, (2) is the output terminal on the (7a) side of the board, (3) and (3)' are the ('N)) of the board.
This is the ground terminal on the side. The coil is formed into a spiral shape to provide inductance. Capacitors utilize the distributed capacitance of planar electrodes and coil patterns.

(7a)面の01)はコイルL1のパターンの一部、(
71))面のQ3は(II)と対向したコイルL1のパ
ターンの一部で、アース端子(3)と接続されている。
01) on surface (7a) is a part of the pattern of coil L1, (
Q3 on the 71)) side is a part of the pattern of the coil L1 facing (II) and is connected to the ground terminal (3).

(7a)面のBはタップの引き出し部である。B in surface (7a) is the pull-out portion of the tap.

(7a)面の(10はコイルL4のパターンの一部、(
71))面の(6)はθQと対向したコイルL4のパタ
ーンの一部で、コンデンサCI、を形成する平面電極の
(71〕)面の(26b)と接続されている。(7a)
面の(26a)は(26b)と対向した平面電極で、コ
ンデンサC5を形成し、出力端子(2)と接続されてい
る。また、(26a)はアースパターンのく7b)面の
(29b)及・び(81b)で7¥遊容1C62を形成
している。
(10 is a part of the pattern of coil L4, (
The plane (6) of the plane 71)) is a part of the pattern of the coil L4 facing θQ, and is connected to the plane (26b) of the plane electrode (71) forming the capacitor CI. (7a)
The surface (26a) is a planar electrode opposite to (26b), which forms a capacitor C5 and is connected to the output terminal (2). In addition, (26a) forms a 7¥ play capacity 1C62 with (29b) and (81b) on the surface (7b) of the ground pattern.

(7b)面の(27b)と(27c)間の浮遊容量でコ
ンデンサCaを形成している。(7a)面の(28a)
と(7b)面の(2sb)間でコンデンサC4を形成し
ている。次に、(7a)面の(27a)と(7b)面の
(27b) 、  (7a)面の(81a)と(7b)
面の(gtb) 、  (7a)面の(80a)と(7
b)面の(80b)及び(7a)面の平面電極(29a
)と(7b)面の平面電極(29b)とで等測的にコン
デンサC1を形成しテイル。また、(7b)面(7) 
(27b)、 (31b)、 (80b)はシールドの
パターンでもある。
The stray capacitance between (27b) and (27c) on the (7b) plane forms a capacitor Ca. (28a) of (7a) side
A capacitor C4 is formed between the (2sb) and (7b) planes. Next, (27a) of surface (7a) and (27b) of surface (7b), (81a) and (7b) of surface (7a)
surface (gtb), (7a) surface (80a) and (7
b) Planar electrode (80b) and (7a) plane electrode (29a)
) and the plane electrode (29b) on the plane (7b) to form a capacitor C1 isometrically. Also, (7b) surface (7)
(27b), (31b), and (80b) are also shield patterns.

第5図(b)はコイルL、、L4 の不足部のパターン
を示すもので、(6)は誘電率の低い誘電体基板(仮に
誘電率10以下)で、例えば磁器コンデンサ基板。
FIG. 5(b) shows the pattern of the missing portions of the coils L, L4, and (6) is a dielectric substrate with a low dielectric constant (temporarily having a dielectric constant of 10 or less), such as a ceramic capacitor substrate.

アルミナ磁器基板、プリント配線用グラスエポキシ基板
よりなる。(9)はコイルL1の不足部のパターンで、
(9)(I+)(至)の最外周部は略互いに対向してい
る。
Consists of an alumina porcelain board and a glass epoxy board for printed wiring. (9) is the pattern of the missing part of coil L1,
(9) The outermost peripheries of (I+) (to) are substantially opposed to each other.

(ホ)勾は電気的接続をするための穴で、スルーホール
にしても良い。(8)はコイルL4の不足部のパターン
テ、(8) QOUの最外周部は略互いに対向している
。
(e) The slope is a hole for electrical connection, and may be a through hole. (8) is the pattern of the insufficient portion of the coil L4, and (8) the outermost peripheral portions of QOU are substantially opposed to each other.

04 QQは電気的接続をするための穴で、スルーホー
ルにしても良い。
04 QQ is a hole for electrical connection, and may be a through hole.

基板(6)は基板(7)の上に重合し、第6図に示すよ
うな構造になる。第6図は第5図をA側から見た図であ
る。穴(ト)はランド(財)と一致し、ランド(ハ)は
スルーホール(イ)によって(7b)面の03に接続さ
れている。一方穴翰はパターン(Boa)上に一致して
いる。そこでに)とQl、  (80a)とQυを電気
的に接続(導電性ペーストあるいは半田付等)すれば、
多層構造のコイルL1ができる。また、穴α荀はランド
(イ)と一致し、ランド(イ)はスルーホール(ホ)に
よって(7b)面の(6)と接続されている。一方、穴
0Qはパターン(27a)上に一致している。そこで、
(イ)とQG 。
The substrate (6) is polymerized onto the substrate (7) resulting in a structure as shown in FIG. FIG. 6 is a view of FIG. 5 viewed from the A side. The hole (G) coincides with the land (goods), and the land (c) is connected to 03 on the (7b) surface by the through hole (a). On the other hand, the hole matches the pattern (Boa). Then, if ) and Ql, (80a) and Qυ are electrically connected (using conductive paste or soldering, etc.),
A coil L1 with a multilayer structure is produced. Further, the hole α coincides with the land (A), and the land (A) is connected to (6) on the (7b) surface by a through hole (E). On the other hand, the hole 0Q coincides with the pattern (27a). Therefore,
(a) and QG.

(27a)と(ロ)を電気的に接続すれば、多層構造の
コイルL4ができる。
If (27a) and (b) are electrically connected, a multilayered coil L4 can be obtained.

最終的に基板(6)と(7)は重合した状態で接着もし
くは挾持すれば良い。
Finally, the substrates (6) and (7) may be bonded or sandwiched together in a polymerized state.

本実施例は上記したような回路構成と構造であるから、
次のような効果がある。
Since this embodiment has the circuit configuration and structure as described above,
It has the following effects.

(1)  プリント回路で実現容易な値にインダクタン
スを小さくシ、コンデンサの数を多くして、このコンデ
ンサパターンを利用してシールドパ  1ターン(浮遊
容量Cot を除去する目的に使用される)が併用でき
る。
(1) By reducing the inductance and increasing the number of capacitors to a value that is easy to achieve with a printed circuit, this capacitor pattern can be used in conjunction with a shield pattern (used to remove stray capacitance Cot). .

(2)  Norton変換で生じた負の等価累子を誘
電体基板に生じる浮遊容量で含んだ形で補償するために
、正の素子として浮遊容量で実現できる。
(2) In order to compensate for the negative equivalent capacitance generated by Norton transformation by including it in the stray capacitance generated in the dielectric substrate, it can be realized as a positive element using the stray capacitance.

(3)  誘電率の異なる基板を使用し、コイルを多層
構造にし、誘電率の大きい基板でコンデンサや並列共振
回路のコイルの一部と等価並列コンデンサを形成し、誘
電率の低い基板で前記コイルのインダクタンスの不足部
を構成したので、比較的大きな値のインダクタンス(L
4= 1aanH)と小さな値のコンデンサ(C4= 
17pF )  からなる第2の並列共振回路は、コイ
ルL4の巻数を多くしても小形にでき、このコイルパタ
ーンで形成できる分布容量すなわちc4が17pF程度
と小さくして実現できる。仮に、誘電率が太き((ε=
250〜350)、同一基板で同様なL4を構成すると
、コイル径が更に大きくなり、またc4の値も数1゜p
Fと大きくなり、所定の定数を分布定数で実現できなく
なる。
(3) Using substrates with different dielectric constants, the coil has a multilayer structure, and the substrate with a high dielectric constant forms an equivalent parallel capacitor with a capacitor or a part of the coil of the parallel resonant circuit, and the substrate with a low dielectric constant forms the coil. Since the inductance deficit part of the inductance of
4= 1aanH) and a small value capacitor (C4=
The second parallel resonant circuit consisting of 17 pF can be made smaller even if the number of turns of the coil L4 is increased, and the distributed capacitance that can be formed by this coil pattern, that is, c4, can be realized as small as about 17 pF. Suppose that the dielectric constant is large ((ε=
250 to 350), if a similar L4 is constructed using the same board, the coil diameter will be even larger, and the value of c4 will also be several 1°p.
F becomes large, and the predetermined constant cannot be realized by a distributed constant.

コイルは多層構造であるから相互誘導インダクタンスが
大きくなり、小形で大きなインダクタンスが実現できる
。しかも誘電率の小さい基板を使用するので、パターン
相互間の浮遊容量が少なく高域の高周波信号の通り抜け
がないので特性が良くなる。
Since the coil has a multilayer structure, the mutual induction inductance is large, and a large inductance can be achieved with a small size. Moreover, since a substrate with a low dielectric constant is used, stray capacitance between patterns is small and high frequency signals do not pass through, resulting in improved characteristics.

尚、誘電率の低い基板(6)は基板(7)の厚みよりも
薄くするとより望ましい(例えば0.1fflff程度
以下)。
Note that it is more desirable that the substrate (6) having a low dielectric constant be thinner than the thickness of the substrate (7) (for example, about 0.1 fflff or less).

本実施例の効果を示す特性を第7図及び第8図に示した
。第7図は(7b)面のパターン(27b)を除外した
特性でf2カ・が低域側へずれ、しかも高周波信号の通
り抜けが生じて高域の特性が悪い。すなわち、パターン
(27b)がコイルパターンと出力端子パターンの間に
あり、コンデンサパターンを形成し、しかもシールドパ
ターンにもなっている。
Characteristics showing the effects of this example are shown in FIGS. 7 and 8. FIG. 7 shows the characteristics excluding the pattern (27b) on the plane (7b), in which the f2 power is shifted to the low frequency side, and high frequency signals are allowed to pass through, resulting in poor high frequency characteristics. That is, the pattern (27b) is located between the coil pattern and the output terminal pattern, forms a capacitor pattern, and also serves as a shield pattern.

これで(27b)がコンデンサCaの効果とシールドの
効果を併用していることがわかる。
This shows that (27b) uses both the effect of the capacitor Ca and the effect of the shield.

ところで、要求特性に応じて第8図のf3を更に高域側
ヘシフトさせる場合は、第5図(a)の(7b)面のC
部分を切断し、かわりに(81b)を(aob)に接続
すると、パターン81b −C−80bが作るリーゲー
ジインダクタンスがより小さくなり、f3が高域側ヘシ
フトする。
By the way, if f3 in FIG. 8 is to be shifted further to the higher frequency side according to the required characteristics, C on plane (7b) in FIG.
When the part is cut off and (81b) is connected to (aob) instead, the Leege inductance created by the pattern 81b-C-80b becomes smaller, and f3 shifts to the higher frequency side.

発明の効果 以上、本発明によれば、小形にして、しかもプリント回
路を利用するので、量産性の良いフィルタが実現できる
。さらに、コンデンサを形成させるパターンをシールド
用パターンとして併用できる利点を有する。
In addition to the effects of the invention, according to the present invention, it is possible to realize a filter that is compact and can be easily mass-produced because it uses a printed circuit. Furthermore, there is an advantage that the pattern for forming a capacitor can also be used as a shielding pattern.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はバンドパスフィルタの一例を示す回路図、第2
図は浮遊容量を考慮した等価回路図、第8図は第1図の
インピーダンス変換の過程を示す回路図、第4図(a)
は第3開直列コンデンサと理想変成品を含む回路をNo
rton変換をし、負のCcを見かけの浮遊容量C62
′で含めて補償してC62として実現する過程を示す回
路図、第4図(b)は本発明の一実施例を示す図で、C
cをCO2の浮遊容量として実現した回路を含む最終の
等価回路図、第5図(a)(b)は第4図(b)をパタ
ーンで誘電体基板に形成した図、第6図は第5図をA側
から見た図、第7図はパターン(27b)を除外した場
合の特性図、第8図は本発明の一実施例に基づく特性図
である。 (υ・・・入力端子、(2)・・・出力端子、(3) 
(3)’・・・アース端子、(LIXL2)・・・第1
及び第2のコイル、(CI)(C2)(C3)・−・第
1.第2及び第8のコンデンサ、(Ca)(Cb)(C
c)・・・第4.第5及び第6のコンデンサ、(T)・
・・理想変成器、(Cot)・・・静電結合容量、(C
O2)・・・端子(2)(3)′間の浮遊容量 代理人  銖 本 義 弘
Figure 1 is a circuit diagram showing an example of a bandpass filter, Figure 2 is a circuit diagram showing an example of a bandpass filter.
The figure is an equivalent circuit diagram that takes stray capacitance into consideration, Figure 8 is a circuit diagram showing the impedance conversion process in Figure 1, and Figure 4 (a).
The circuit containing the third open series capacitor and the ideal transformer is No.
Perform rton conversion and convert negative Cc to apparent stray capacitance C62
Figure 4(b) is a circuit diagram showing the process of including and compensating for C62 and realizing it as C62.
The final equivalent circuit diagram includes a circuit in which c is realized as a stray capacitance of CO2. Figures 5(a) and 5(b) are diagrams of the pattern shown in Figure 4(b) formed on a dielectric substrate. 5 as viewed from side A, FIG. 7 is a characteristic diagram when the pattern (27b) is excluded, and FIG. 8 is a characteristic diagram based on one embodiment of the present invention. (υ...input terminal, (2)...output terminal, (3)
(3)'...Earth terminal, (LIXL2)...1st
and second coils, (CI) (C2) (C3) --- first. second and eighth capacitors, (Ca) (Cb) (C
c)...4th. Fifth and sixth capacitors, (T)
...Ideal transformer, (Cot)...Capacitive coupling capacitance, (C
O2)... Stray capacitance agent between terminals (2) (3)'

Claims (1)

【特許請求の範囲】[Claims] 1、誘電体基板上に入力端子、アース端子、出力端子を
設け、前記入力端子と並列に第1のコイルと第1のコン
デンサからなる第1の並列共振回路を被着形成し、前記
第1のコイルにタップを設け、前記タップと直列に第2
のコイルと第2のコンデンサからなる第2の並列共振回
路と第4のコンデンサを被着形成し、更に第3のコンデ
ンサを理想変成器を通して出力端子に接続した回路で構
成し、前記第3のコンデンサと理想変成器を含む回路を
Nortonの等価変換を行なって、第4.第5及び第
6コンデンサからなるπ型回路で構成し、この除虫じる
前記第4゜第5及び第6のコンデンサの負素子が通過帯
域の特性を損なうことなくゼロか正の値になるように、
誘電体基板に生じる浮遊容量で負素子を含んで補償し、
少なくとも前記第4.第5及び第6のコンデンサのうち
2つのコンデンサをコイルパターンとアースパターンと
の浮遊容量もしくは分布容量で形成し、前記アースパタ
ーンをシールドパターンとコンデンサパターンに併用し
たことを特徴とするプリントフィルタ。
1. Provide an input terminal, a ground terminal, and an output terminal on a dielectric substrate, and form a first parallel resonant circuit consisting of a first coil and a first capacitor in parallel with the input terminal; A tap is provided on the coil, and a second coil is provided in series with the tap.
a second parallel resonant circuit consisting of a coil and a second capacitor, a fourth capacitor, and a third capacitor connected to the output terminal through an ideal transformer; The circuit containing the capacitor and the ideal transformer is subjected to Norton's equivalent transformation, and the fourth. It is composed of a π-type circuit consisting of a fifth and a sixth capacitor, and the negative elements of the fourth and fifth capacitors become zero or positive values without impairing the pass band characteristics. like,
Compensates for stray capacitance generated in the dielectric substrate, including negative elements,
At least the fourth. A printed filter characterized in that two of the fifth and sixth capacitors are formed by stray capacitance or distributed capacitance of a coil pattern and a ground pattern, and the ground pattern is used in combination as a shield pattern and a capacitor pattern.
JP58071819A 1983-04-22 1983-04-22 print filter Pending JPS59196616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58071819A JPS59196616A (en) 1983-04-22 1983-04-22 print filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58071819A JPS59196616A (en) 1983-04-22 1983-04-22 print filter

Publications (1)

Publication Number Publication Date
JPS59196616A true JPS59196616A (en) 1984-11-08

Family

ID=13471539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58071819A Pending JPS59196616A (en) 1983-04-22 1983-04-22 print filter

Country Status (1)

Country Link
JP (1) JPS59196616A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754242A (en) * 1986-03-04 1988-06-28 Murata Manufacturing Co., Ltd. Resonator
US5034710A (en) * 1987-07-22 1991-07-23 Murata Manufacturing Co., Ltd. LC filter device having magnetic resin encapsulating material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754242A (en) * 1986-03-04 1988-06-28 Murata Manufacturing Co., Ltd. Resonator
US5034710A (en) * 1987-07-22 1991-07-23 Murata Manufacturing Co., Ltd. LC filter device having magnetic resin encapsulating material

Similar Documents

Publication Publication Date Title
EP0852428B1 (en) Multilayered balance-to-unbalance signal transformer
KR100643412B1 (en) Front end module
US6954116B2 (en) Balanced-unbalanced converting circuit and laminated balanced-unbalanced converter
US20050116787A1 (en) Balun
US6628189B2 (en) Laminated balun transformer
US20100066461A1 (en) Duplexer and elastic wave device
US6850127B2 (en) Laminated electronic component
JPH0998056A (en) Surface acoustic wave device
US20210320638A1 (en) Filter element
JPH0738368A (en) 180× phase shifter
US4297660A (en) Electric circuit using surface acoustic wave device
JP2001267141A (en) Low-pass filter
JP2003087074A (en) Multilayer filter
JPS62139395A (en) multifunctional circuit board
JPH1197962A (en) High-frequency component
JP2000261271A (en) Lamination type low pass filter
CN116057649B (en) Filter modules and electronic devices
JPS59196617A (en) filter
JP2006014276A (en) Laminated balun transformer
JP2005244000A (en) Balun transformer
JP3176859B2 (en) Dielectric filter
JPH06204912A (en) Transmission/reception terminal circuit device
JPH0339959Y2 (en)
JPH0339960Y2 (en)
US20090051459A1 (en) Filter