JPS59196616A - プリントフイルタ - Google Patents
プリントフイルタInfo
- Publication number
- JPS59196616A JPS59196616A JP58071819A JP7181983A JPS59196616A JP S59196616 A JPS59196616 A JP S59196616A JP 58071819 A JP58071819 A JP 58071819A JP 7181983 A JP7181983 A JP 7181983A JP S59196616 A JPS59196616 A JP S59196616A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- coil
- pattern
- circuit
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H5/00—One-port networks comprising only passive electrical elements as network components
- H03H5/02—One-port networks comprising only passive electrical elements as network components without voltage- or current-dependent elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1775—Parallel LC in shunt or branch path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1783—Combined LC in series path
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波信号の伝送通路に挿入するバンドパスフ
ィルタ、例えばＶＴＲ用ＲＦコンバータに使用するバン
ドパスフィルタに関するものである。
ィルタ、例えばＶＴＲ用ＲＦコンバータに使用するバン
ドパスフィルタに関するものである。
従来例の構成とその問題点
ＶＴＲ用ＲＦコンバータ等で使用する周波数帯は、日本
１ 、２ ｃｈ （９０〜１０２λ１ｌｌ）、アメリカ
８，４ｃｈ （６０〜７２ ｃｈ ｌ＆＆ ）、西欧８
、’ ４ ｃｈ （５４〜６８１４ｋ）が使用されて
いる。
１ 、２ ｃｈ （９０〜１０２λ１ｌｌ）、アメリカ
８，４ｃｈ （６０〜７２ ｃｈ ｌ＆＆ ）、西欧８
、’ ４ ｃｈ （５４〜６８１４ｋ）が使用されて
いる。
ところで、プリント回路はスパイラル状のコイルパター
ン（渦巻き状コイル）や平行電極のコンデンサパターン
等が容易に作れるので、これら周波数帯のフィルタ素子
すなわちコイル素子と特にコンデンサ素子を平面回路（
プリント回路）で誘電体基板両面に設ければ、空間をほ
とんど占有することなく、しかも量産性の良いフィルタ
が実現できる。したがって、第１図の回路構成例などは
このプリント回路のフィルタに好適である。
ン（渦巻き状コイル）や平行電極のコンデンサパターン
等が容易に作れるので、これら周波数帯のフィルタ素子
すなわちコイル素子と特にコンデンサ素子を平面回路（
プリント回路）で誘電体基板両面に設ければ、空間をほ
とんど占有することなく、しかも量産性の良いフィルタ
が実現できる。したがって、第１図の回路構成例などは
このプリント回路のフィルタに好適である。
しかし、周波数帯の低い５４〜６８１１１ｈ、 ６０〜
７２計などは小形化する上で障害がある。例えば６０〜
７２計帯の回路定数を第１図において例示すると、Ｌ１
＝６２ｎＨ，Ｃ１＝ ９８ｐＥ、 Ｌ２ ＝ １９１ｎ
Ｈ，Ｃ２＝１２ｐＦ、 Ｃ５＝１８ｐＦである。また、
形状を８ｇｆｆＸ１１１１１ｍ程度に考えると問題とな
るのは、誘電体基板の厚み、誘電率、パターン相互間隔
及びコイルパターン形状である。
７２計などは小形化する上で障害がある。例えば６０〜
７２計帯の回路定数を第１図において例示すると、Ｌ１
＝６２ｎＨ，Ｃ１＝ ９８ｐＥ、 Ｌ２ ＝ １９１ｎ
Ｈ，Ｃ２＝１２ｐＦ、 Ｃ５＝１８ｐＦである。また、
形状を８ｇｆｆＸ１１１１１ｍ程度に考えると問題とな
るのは、誘電体基板の厚み、誘電率、パターン相互間隔
及びコイルパターン形状である。
Ｆ１体基板に例えば安価な磁気コンデンサ基板を使用す
ると、厚みは抗折強度を考慮して０．８〜０．６鞘程度
が必要となる。また、誘電率は電極面積５＝５Ｘ８ｄ、
基板の厚みｄ＝Ｑ、４ｆｆｊｆ、静電容量Ｃ−９８ｐＦ
とすれば誘電率ε＝２８０程度となる。すなわち、小形
化には誘電率が高いのが望ましい。
ると、厚みは抗折強度を考慮して０．８〜０．６鞘程度
が必要となる。また、誘電率は電極面積５＝５Ｘ８ｄ、
基板の厚みｄ＝Ｑ、４ｆｆｊｆ、静電容量Ｃ−９８ｐＦ
とすれば誘電率ε＝２８０程度となる。すなわち、小形
化には誘電率が高いのが望ましい。
さらに、パターン相互間隔を小さくすると所要占有面積
が少なくなる。しかし、その反面、浮遊容量が大きくな
り、結合が生じて高周波信号の通り抜けが生じる。小形
化をする」二でも少なくとも間隔の最少値は基板の厚み
程度まであり、静電結合を減少させるためにシールドが
要求される。
が少なくなる。しかし、その反面、浮遊容量が大きくな
り、結合が生じて高周波信号の通り抜けが生じる。小形
化をする」二でも少なくとも間隔の最少値は基板の厚み
程度まであり、静電結合を減少させるためにシールドが
要求される。
次に、スパイラル状に構成するへりカルインダクタンス
の大きさである。概略値を求める式は無線工学ポケット
ブックより、 Ｌ＝ｆ （ｒｚ／ｒ＋ ） ・ｒ２ ・Ｎ２Ｘ １Ｏ−
３（μＨ）ここで、ｒｌ：ヘリカルの内径（１） 、ｒ
２：ヘリカルの外径（”） ＋ Ｎ ： ヘリカルの巻
数、：Ｆ （ｒ２／ｒ１） ：ｒ２／ｒ１の関数である
。例えば、ｒ２−５ｍｍ ｌ ｒｌ ” ２．ＥＪＩＭ
ｒｒ２ ／ ｒｌ−２ｅ Ｎ ”’ ２とすれば、Ｌ＝
８５〜４５である。
の大きさである。概略値を求める式は無線工学ポケット
ブックより、 Ｌ＝ｆ （ｒｚ／ｒ＋ ） ・ｒ２ ・Ｎ２Ｘ １Ｏ−
３（μＨ）ここで、ｒｌ：ヘリカルの内径（１） 、ｒ
２：ヘリカルの外径（”） ＋ Ｎ ： ヘリカルの巻
数、：Ｆ （ｒ２／ｒ１） ：ｒ２／ｒ１の関数である
。例えば、ｒ２−５ｍｍ ｌ ｒｌ ” ２．ＥＪＩＭ
ｒｒ２ ／ ｒｌ−２ｅ Ｎ ”’ ２とすれば、Ｌ＝
８５〜４５である。
へりカルインダクタンスを大きくするには、ヘリカル外
径を大きくするか、巻数を多くする必要がある。前者は
浮遊容量が大きくなって結合が生じたり、小形化の上で
障害となる。後者は巻線抵抗が増加するので、コイルの
Ｑが低下する欠点がある。
径を大きくするか、巻数を多くする必要がある。前者は
浮遊容量が大きくなって結合が生じたり、小形化の上で
障害となる。後者は巻線抵抗が増加するので、コイルの
Ｑが低下する欠点がある。
以上説明したように、誘電体基板の両面にスパイラル状
のコイルパターンを設け（被着し）、コイルの両面をス
ルーホール等で接続すればコイルパターンの略互いに対
向している部分に分布容量が生じる。この分布容量を利
用すると容易に並列共振回路が実現できる。したがって
、第１図に示す回路は誘電体基板で平面回路で構成する
のに適していることがわかる。そこで、安価でしかも小
形化をする上で、比較的誘電率の高い磁器コンデンサ基
板を使用すると、厚みが０４騎程度のもので、インダク
タンスＬ＋ ＝ ６２ｎＨ，Ｃ１＝ ９８ｐＦは容易に
実現できる。すなわち、■、１のコイルパターンと平面
電極を組み合せてＣ，＝９８９Ｆは実現できる。しかし
、インダクタンスＬ２＝ １９１ｎＨ，キャパシタンス
Ｃ２＝ １２ ｐＦの並列回路は、１９１ｎＨというコ
イルパターンはＬｌよりも大きくなるため、Ｃ２＝ １
２ｐＦの値はコイルＬ２のパターンの分布容量で形成す
る値としては小さく、シたがって、コイルパターンで形
成することが困難であり、分布容量で形成されるＣ２の
値は１２ｐＦよりも大きくなる。
のコイルパターンを設け（被着し）、コイルの両面をス
ルーホール等で接続すればコイルパターンの略互いに対
向している部分に分布容量が生じる。この分布容量を利
用すると容易に並列共振回路が実現できる。したがって
、第１図に示す回路は誘電体基板で平面回路で構成する
のに適していることがわかる。そこで、安価でしかも小
形化をする上で、比較的誘電率の高い磁器コンデンサ基
板を使用すると、厚みが０４騎程度のもので、インダク
タンスＬ＋ ＝ ６２ｎＨ，Ｃ１＝ ９８ｐＦは容易に
実現できる。すなわち、■、１のコイルパターンと平面
電極を組み合せてＣ，＝９８９Ｆは実現できる。しかし
、インダクタンスＬ２＝ １９１ｎＨ，キャパシタンス
Ｃ２＝ １２ ｐＦの並列回路は、１９１ｎＨというコ
イルパターンはＬｌよりも大きくなるため、Ｃ２＝ １
２ｐＦの値はコイルＬ２のパターンの分布容量で形成す
る値としては小さく、シたがって、コイルパターンで形
成することが困難であり、分布容量で形成されるＣ２の
値は１２ｐＦよりも大きくなる。
また、パターンの相互間隔も最少の基板厚程度（例えば
０．８〜０．５ｍｍ）でも浮遊容量が生じて、静電結合
が生じる。誘電率が１００〜４００のものでは静電結合
が無視できない。第２図に示すような浮遊容量Ｃ８１１
ＣＯ２が生じ、Ｃｏｔ は静電結合となって高周波信号
の通り抜けが生じ、特性が悪くなる。一般にパターンの
構成上、Ｃｏ１〉Ｃｏ２であり、Ｃｏ２については数ｐ
Ｆ以下なので、通過帯域の特性を損なうこともなく、し
かも高域で高周波信号をシャットする効果もある。
０．８〜０．５ｍｍ）でも浮遊容量が生じて、静電結合
が生じる。誘電率が１００〜４００のものでは静電結合
が無視できない。第２図に示すような浮遊容量Ｃ８１１
ＣＯ２が生じ、Ｃｏｔ は静電結合となって高周波信号
の通り抜けが生じ、特性が悪くなる。一般にパターンの
構成上、Ｃｏ１〉Ｃｏ２であり、Ｃｏ２については数ｐ
Ｆ以下なので、通過帯域の特性を損なうこともなく、し
かも高域で高周波信号をシャットする効果もある。
以上述べたように、通過帯域が６０〜７２則以下のもの
を小型化するには多くの問題があった。
を小型化するには多くの問題があった。
発明の目的
本発明は従来技術の問題を改善し、小形で量産性ノ良イ
フリントフィルタを提供することにある。
フリントフィルタを提供することにある。
発明の構成
本発明は、誘電体基板上に入万端子、アース端子、出力
端子を設け、入力端子と並列に第１のコイルＬ１と第１
のコンデンサｃ１からなる第１の並列共振回路を被着形
成し、前記第１のコイルＬ１にタップＢを設けてこのタ
ップＢに接続する直列枝路のインピーダンスを低くする
ようにインピーダンス変換し、前記直列枝路を第２のコ
イルＬ４と第２のコンデンサＣ４からなる並列共振回路
と第８のコンデンサＣ５との直列回路とし、このインピ
ーダンス変換によって第２のコイルＬ４のインピーダン
ス値が小さくてすむようになし、更に、回路を元のイン
ピーダンスに変換するため、第８のコンデンサＣ５と理
想変成器Ｔを含む回路を考え、この回路をＮｏｒｔｏｎ
の等価変換を行なって第４．第５及び第６のコンデンサ
Ｃ−１＃ Ｃｂ ＊ Ｃｃからなるπ型回路で構成し、
ここで、変成比φ２が白〉１であるために等価累子Ｃｃ
が負値となるが、この負値のＣｃを出力端子に生じる見
かけの浮遊容量Ｃ０２′で含んだ形でゼロに近いか正の
浮遊容ｆｉｔｃｏ２として補償し、コンデンサＣａはコ
イルパターンとアースパターンの浮遊容量もしくは分布
容量で形成し、前記アースパターンをシールドパターン
とコンデンサパターンに併用したものである。
端子を設け、入力端子と並列に第１のコイルＬ１と第１
のコンデンサｃ１からなる第１の並列共振回路を被着形
成し、前記第１のコイルＬ１にタップＢを設けてこのタ
ップＢに接続する直列枝路のインピーダンスを低くする
ようにインピーダンス変換し、前記直列枝路を第２のコ
イルＬ４と第２のコンデンサＣ４からなる並列共振回路
と第８のコンデンサＣ５との直列回路とし、このインピ
ーダンス変換によって第２のコイルＬ４のインピーダン
ス値が小さくてすむようになし、更に、回路を元のイン
ピーダンスに変換するため、第８のコンデンサＣ５と理
想変成器Ｔを含む回路を考え、この回路をＮｏｒｔｏｎ
の等価変換を行なって第４．第５及び第６のコンデンサ
Ｃ−１＃ Ｃｂ ＊ Ｃｃからなるπ型回路で構成し、
ここで、変成比φ２が白〉１であるために等価累子Ｃｃ
が負値となるが、この負値のＣｃを出力端子に生じる見
かけの浮遊容量Ｃ０２′で含んだ形でゼロに近いか正の
浮遊容ｆｉｔｃｏ２として補償し、コンデンサＣａはコ
イルパターンとアースパターンの浮遊容量もしくは分布
容量で形成し、前記アースパターンをシールドパターン
とコンデンサパターンに併用したものである。
実施例の説明
以下本発明の一実施例を図面に基づいて説明する。第３
図は第１図の回路のインピーダンス変換過程を示し、第
４図は第８ ＵＡを更に変換したもので、本発、門に使
用する回路である。
図は第１図の回路のインピーダンス変換過程を示し、第
４図は第８ ＵＡを更に変換したもので、本発、門に使
用する回路である。
第８図において、コイルＬ１にタップＢを設けてインピ
ーダンス変換を行なう。仮に変成比を入力端子（１）側
でφｌ＝ｉ、２＋タップＢ側で１とすると、第１図のＬ
２− Ｃ２、Ｃ３の値は順にＬ４ ＝ １８８ ｎＨ，
Ｃ４＝ １７１）Ｆ。
ーダンス変換を行なう。仮に変成比を入力端子（１）側
でφｌ＝ｉ、２＋タップＢ側で１とすると、第１図のＬ
２− Ｃ２、Ｃ３の値は順にＬ４ ＝ １８８ ｎＨ，
Ｃ４＝ １７１）Ｆ。
Ｃ３＝２６１］Ｆに変換される。
次に、コンデンサＣ５の後に理想変成器Ｔを設けて再び
インピーダンス変換を行なう。例えば入力と出力を同じ
インピーダンスにするならば、理想変成器Ｔの変成比は
出力端子（２）側でφ２−１．．２ ＋ コンデンサＣ
ｂ側で１とすれば良い。
インピーダンス変換を行なう。例えば入力と出力を同じ
インピーダンスにするならば、理想変成器Ｔの変成比は
出力端子（２）側でφ２−１．．２ ＋ コンデンサＣ
ｂ側で１とすれば良い。
ところで、直列コンデンサＣ５と理想変成器Ｔを含む回
路（４）はＮｏｒｔｏｎ変換をすると、第４図（ａ）の
（５）に示すコンデンサＣａ、（−ｂ＋ Ｌｃからなる
π型回路で構成される。しかし、φ２がφ２〉１である
ためにＣｃの値は負値となり実現できない。Ｃａｎ Ｃ
ｂ＋ Ｃｃ の値を例示するとＣａ＝４．８ｐＦ、 Ｃ
ｂ ＝ ２１．７ｐＦ、 Ｃｃ＝ −８，６ｐＦ で
ある。
路（４）はＮｏｒｔｏｎ変換をすると、第４図（ａ）の
（５）に示すコンデンサＣａ、（−ｂ＋ Ｌｃからなる
π型回路で構成される。しかし、φ２がφ２〉１である
ためにＣｃの値は負値となり実現できない。Ｃａｎ Ｃ
ｂ＋ Ｃｃ の値を例示するとＣａ＝４．８ｐＦ、 Ｃ
ｂ ＝ ２１．７ｐＦ、 Ｃｃ＝ −８，６ｐＦ で
ある。
回路は誘電体基板に回路素子パターンを被着して構成す
るのであるから、出力端子（２）とアース端子（３）′
との間にわずかな浮遊容量（数ｐＦ以下）のＣＯ２が存
在している。そこで、この負のＣｃを正の浮遊容ｆｌｔ
ｃ。２で含んだ形で補償すると回路（５）′が実現でき
る。Ｃｃは見かけの浮遊容量ＣＯ２’で補正されＣＯ２
として実現される。Ｃａは後述するが、第５図（ａ）の
パターン（２７ｃ）と（２７ｂ）との浮遊容量として形
成される。パターン（２７ｂ）はアースパターンであり
、出力端子パターンとコイルパターンの間にあるのでシ
ールド効果がある。
るのであるから、出力端子（２）とアース端子（３）′
との間にわずかな浮遊容量（数ｐＦ以下）のＣＯ２が存
在している。そこで、この負のＣｃを正の浮遊容ｆｌｔ
ｃ。２で含んだ形で補償すると回路（５）′が実現でき
る。Ｃｃは見かけの浮遊容量ＣＯ２’で補正されＣＯ２
として実現される。Ｃａは後述するが、第５図（ａ）の
パターン（２７ｃ）と（２７ｂ）との浮遊容量として形
成される。パターン（２７ｂ）はアースパターンであり
、出力端子パターンとコイルパターンの間にあるのでシ
ールド効果がある。
さて、次に第４図（ｂ）の回路を誘電体基板上に構成す
る方法について説明する。第４図（ｂ）の回路はインピ
ーダンスの変換によってコイルのインダクタンスを小さ
くし、コンデンサの数が多い回路に変換したので、平面
回路を使用して誘電体基板に構成するにはより好適であ
る。
る方法について説明する。第４図（ｂ）の回路はインピ
ーダンスの変換によってコイルのインダクタンスを小さ
くし、コンデンサの数が多い回路に変換したので、平面
回路を使用して誘電体基板に構成するにはより好適であ
る。
第５図は誘電体基板に被着形成したパターン図である。
第５図を第４図（ｂ）の回路図と対応させて説明する。
まず、第５図（ａ）において、（７）は比較的誘電率の
高い誘電体基板（仮に誘電率ε＝２５０〜８５０）で、
例えば磁器コンデンサ材料からなる。（１）は基板の（
７ａ）面にある入力端子、（２）は基板の（７ａ）面に
ある出力端子、（３）及び（３）′は基板の（’Ｎ））
面にあるアース端子である。コイルはスパイラル状（渦
巻き状）にしてインダクタンスを有するようにしである
。コンデンサは平面電極とコイルパターンの分布容量を
利用しである。
高い誘電体基板（仮に誘電率ε＝２５０〜８５０）で、
例えば磁器コンデンサ材料からなる。（１）は基板の（
７ａ）面にある入力端子、（２）は基板の（７ａ）面に
ある出力端子、（３）及び（３）′は基板の（’Ｎ））
面にあるアース端子である。コイルはスパイラル状（渦
巻き状）にしてインダクタンスを有するようにしである
。コンデンサは平面電極とコイルパターンの分布容量を
利用しである。
（７ａ）面の０１）はコイルＬ１のパターンの一部、（
７１））面のＱ３は（ＩＩ）と対向したコイルＬ１のパ
ターンの一部で、アース端子（３）と接続されている。
７１））面のＱ３は（ＩＩ）と対向したコイルＬ１のパ
ターンの一部で、アース端子（３）と接続されている。
（７ａ）面のＢはタップの引き出し部である。
（７ａ）面の（１０はコイルＬ４のパターンの一部、（
７１））面の（６）はθＱと対向したコイルＬ４のパタ
ーンの一部で、コンデンサＣＩ、を形成する平面電極の
（７１〕）面の（２６ｂ）と接続されている。（７ａ）
面の（２６ａ）は（２６ｂ）と対向した平面電極で、コ
ンデンサＣ５を形成し、出力端子（２）と接続されてい
る。また、（２６ａ）はアースパターンのく７ｂ）面の
（２９ｂ）及・び（８１ｂ）で７￥遊容１Ｃ６２を形成
している。
７１））面の（６）はθＱと対向したコイルＬ４のパタ
ーンの一部で、コンデンサＣＩ、を形成する平面電極の
（７１〕）面の（２６ｂ）と接続されている。（７ａ）
面の（２６ａ）は（２６ｂ）と対向した平面電極で、コ
ンデンサＣ５を形成し、出力端子（２）と接続されてい
る。また、（２６ａ）はアースパターンのく７ｂ）面の
（２９ｂ）及・び（８１ｂ）で７￥遊容１Ｃ６２を形成
している。
（７ｂ）面の（２７ｂ）と（２７ｃ）間の浮遊容量でコ
ンデンサＣａを形成している。（７ａ）面の（２８ａ）
と（７ｂ）面の（２ｓｂ）間でコンデンサＣ４を形成し
ている。次に、（７ａ）面の（２７ａ）と（７ｂ）面の
（２７ｂ） 、 （７ａ）面の（８１ａ）と（７ｂ）
面の（ｇｔｂ） 、 （７ａ）面の（８０ａ）と（７
ｂ）面の（８０ｂ）及び（７ａ）面の平面電極（２９ａ
）と（７ｂ）面の平面電極（２９ｂ）とで等測的にコン
デンサＣ１を形成しテイル。また、（７ｂ）面（７）
（２７ｂ）、 （３１ｂ）、 （８０ｂ）はシールドの
パターンでもある。
ンデンサＣａを形成している。（７ａ）面の（２８ａ）
と（７ｂ）面の（２ｓｂ）間でコンデンサＣ４を形成し
ている。次に、（７ａ）面の（２７ａ）と（７ｂ）面の
（２７ｂ） 、 （７ａ）面の（８１ａ）と（７ｂ）
面の（ｇｔｂ） 、 （７ａ）面の（８０ａ）と（７
ｂ）面の（８０ｂ）及び（７ａ）面の平面電極（２９ａ
）と（７ｂ）面の平面電極（２９ｂ）とで等測的にコン
デンサＣ１を形成しテイル。また、（７ｂ）面（７）
（２７ｂ）、 （３１ｂ）、 （８０ｂ）はシールドの
パターンでもある。
第５図（ｂ）はコイルＬ、、Ｌ４ の不足部のパターン
を示すもので、（６）は誘電率の低い誘電体基板（仮に
誘電率１０以下）で、例えば磁器コンデンサ基板。
を示すもので、（６）は誘電率の低い誘電体基板（仮に
誘電率１０以下）で、例えば磁器コンデンサ基板。
アルミナ磁器基板、プリント配線用グラスエポキシ基板
よりなる。（９）はコイルＬ１の不足部のパターンで、
（９）（Ｉ＋）（至）の最外周部は略互いに対向してい
る。
よりなる。（９）はコイルＬ１の不足部のパターンで、
（９）（Ｉ＋）（至）の最外周部は略互いに対向してい
る。
（ホ）勾は電気的接続をするための穴で、スルーホール
にしても良い。（８）はコイルＬ４の不足部のパターン
テ、（８） ＱＯＵの最外周部は略互いに対向している
。
にしても良い。（８）はコイルＬ４の不足部のパターン
テ、（８） ＱＯＵの最外周部は略互いに対向している
。
０４ ＱＱは電気的接続をするための穴で、スルーホー
ルにしても良い。
ルにしても良い。
基板（６）は基板（７）の上に重合し、第６図に示すよ
うな構造になる。第６図は第５図をＡ側から見た図であ
る。穴（ト）はランド（財）と一致し、ランド（ハ）は
スルーホール（イ）によって（７ｂ）面の０３に接続さ
れている。一方穴翰はパターン（Ｂｏａ）上に一致して
いる。そこでに）とＱｌ、 （８０ａ）とＱυを電気
的に接続（導電性ペーストあるいは半田付等）すれば、
多層構造のコイルＬ１ができる。また、穴α荀はランド
（イ）と一致し、ランド（イ）はスルーホール（ホ）に
よって（７ｂ）面の（６）と接続されている。一方、穴
０Ｑはパターン（２７ａ）上に一致している。そこで、
（イ）とＱＧ 。
うな構造になる。第６図は第５図をＡ側から見た図であ
る。穴（ト）はランド（財）と一致し、ランド（ハ）は
スルーホール（イ）によって（７ｂ）面の０３に接続さ
れている。一方穴翰はパターン（Ｂｏａ）上に一致して
いる。そこでに）とＱｌ、 （８０ａ）とＱυを電気
的に接続（導電性ペーストあるいは半田付等）すれば、
多層構造のコイルＬ１ができる。また、穴α荀はランド
（イ）と一致し、ランド（イ）はスルーホール（ホ）に
よって（７ｂ）面の（６）と接続されている。一方、穴
０Ｑはパターン（２７ａ）上に一致している。そこで、
（イ）とＱＧ 。
（２７ａ）と（ロ）を電気的に接続すれば、多層構造の
コイルＬ４ができる。
コイルＬ４ができる。
最終的に基板（６）と（７）は重合した状態で接着もし
くは挾持すれば良い。
くは挾持すれば良い。
本実施例は上記したような回路構成と構造であるから、
次のような効果がある。
次のような効果がある。
（１） プリント回路で実現容易な値にインダクタン
スを小さくシ、コンデンサの数を多くして、このコンデ
ンサパターンを利用してシールドパ １ターン（浮遊
容量Ｃｏｔ を除去する目的に使用される）が併用でき
る。
スを小さくシ、コンデンサの数を多くして、このコンデ
ンサパターンを利用してシールドパ １ターン（浮遊
容量Ｃｏｔ を除去する目的に使用される）が併用でき
る。
（２） Ｎｏｒｔｏｎ変換で生じた負の等価累子を誘
電体基板に生じる浮遊容量で含んだ形で補償するために
、正の素子として浮遊容量で実現できる。
電体基板に生じる浮遊容量で含んだ形で補償するために
、正の素子として浮遊容量で実現できる。
（３） 誘電率の異なる基板を使用し、コイルを多層
構造にし、誘電率の大きい基板でコンデンサや並列共振
回路のコイルの一部と等価並列コンデンサを形成し、誘
電率の低い基板で前記コイルのインダクタンスの不足部
を構成したので、比較的大きな値のインダクタンス（Ｌ
４＝ １ａａｎＨ）と小さな値のコンデンサ（Ｃ４＝
１７ｐＦ ） からなる第２の並列共振回路は、コイ
ルＬ４の巻数を多くしても小形にでき、このコイルパタ
ーンで形成できる分布容量すなわちｃ４が１７ｐＦ程度
と小さくして実現できる。仮に、誘電率が太き（（ε＝
２５０〜３５０）、同一基板で同様なＬ４を構成すると
、コイル径が更に大きくなり、またｃ４の値も数１゜ｐ
Ｆと大きくなり、所定の定数を分布定数で実現できなく
なる。
構造にし、誘電率の大きい基板でコンデンサや並列共振
回路のコイルの一部と等価並列コンデンサを形成し、誘
電率の低い基板で前記コイルのインダクタンスの不足部
を構成したので、比較的大きな値のインダクタンス（Ｌ
４＝ １ａａｎＨ）と小さな値のコンデンサ（Ｃ４＝
１７ｐＦ ） からなる第２の並列共振回路は、コイ
ルＬ４の巻数を多くしても小形にでき、このコイルパタ
ーンで形成できる分布容量すなわちｃ４が１７ｐＦ程度
と小さくして実現できる。仮に、誘電率が太き（（ε＝
２５０〜３５０）、同一基板で同様なＬ４を構成すると
、コイル径が更に大きくなり、またｃ４の値も数１゜ｐ
Ｆと大きくなり、所定の定数を分布定数で実現できなく
なる。
コイルは多層構造であるから相互誘導インダクタンスが
大きくなり、小形で大きなインダクタンスが実現できる
。しかも誘電率の小さい基板を使用するので、パターン
相互間の浮遊容量が少なく高域の高周波信号の通り抜け
がないので特性が良くなる。
大きくなり、小形で大きなインダクタンスが実現できる
。しかも誘電率の小さい基板を使用するので、パターン
相互間の浮遊容量が少なく高域の高周波信号の通り抜け
がないので特性が良くなる。
尚、誘電率の低い基板（６）は基板（７）の厚みよりも
薄くするとより望ましい（例えば０．１ｆｆｌｆｆ程度
以下）。
薄くするとより望ましい（例えば０．１ｆｆｌｆｆ程度
以下）。
本実施例の効果を示す特性を第７図及び第８図に示した
。第７図は（７ｂ）面のパターン（２７ｂ）を除外した
特性でｆ２カ・が低域側へずれ、しかも高周波信号の通
り抜けが生じて高域の特性が悪い。すなわち、パターン
（２７ｂ）がコイルパターンと出力端子パターンの間に
あり、コンデンサパターンを形成し、しかもシールドパ
ターンにもなっている。
。第７図は（７ｂ）面のパターン（２７ｂ）を除外した
特性でｆ２カ・が低域側へずれ、しかも高周波信号の通
り抜けが生じて高域の特性が悪い。すなわち、パターン
（２７ｂ）がコイルパターンと出力端子パターンの間に
あり、コンデンサパターンを形成し、しかもシールドパ
ターンにもなっている。
これで（２７ｂ）がコンデンサＣａの効果とシールドの
効果を併用していることがわかる。
効果を併用していることがわかる。
ところで、要求特性に応じて第８図のｆ３を更に高域側
ヘシフトさせる場合は、第５図（ａ）の（７ｂ）面のＣ
部分を切断し、かわりに（８１ｂ）を（ａｏｂ）に接続
すると、パターン８１ｂ −Ｃ−８０ｂが作るリーゲー
ジインダクタンスがより小さくなり、ｆ３が高域側ヘシ
フトする。
ヘシフトさせる場合は、第５図（ａ）の（７ｂ）面のＣ
部分を切断し、かわりに（８１ｂ）を（ａｏｂ）に接続
すると、パターン８１ｂ −Ｃ−８０ｂが作るリーゲー
ジインダクタンスがより小さくなり、ｆ３が高域側ヘシ
フトする。
発明の効果
以上、本発明によれば、小形にして、しかもプリント回
路を利用するので、量産性の良いフィルタが実現できる
。さらに、コンデンサを形成させるパターンをシールド
用パターンとして併用できる利点を有する。
路を利用するので、量産性の良いフィルタが実現できる
。さらに、コンデンサを形成させるパターンをシールド
用パターンとして併用できる利点を有する。
第１図はバンドパスフィルタの一例を示す回路図、第２
図は浮遊容量を考慮した等価回路図、第８図は第１図の
インピーダンス変換の過程を示す回路図、第４図（ａ）
は第３開直列コンデンサと理想変成品を含む回路をＮｏ
ｒｔｏｎ変換をし、負のＣｃを見かけの浮遊容量Ｃ６２
′で含めて補償してＣ６２として実現する過程を示す回
路図、第４図（ｂ）は本発明の一実施例を示す図で、Ｃ
ｃをＣＯ２の浮遊容量として実現した回路を含む最終の
等価回路図、第５図（ａ）（ｂ）は第４図（ｂ）をパタ
ーンで誘電体基板に形成した図、第６図は第５図をＡ側
から見た図、第７図はパターン（２７ｂ）を除外した場
合の特性図、第８図は本発明の一実施例に基づく特性図
である。 （υ・・・入力端子、（２）・・・出力端子、（３）
（３）’・・・アース端子、（ＬＩＸＬ２）・・・第１
及び第２のコイル、（ＣＩ）（Ｃ２）（Ｃ３）・−・第
１．第２及び第８のコンデンサ、（Ｃａ）（Ｃｂ）（Ｃ
ｃ）・・・第４．第５及び第６のコンデンサ、（Ｔ）・
・・理想変成器、（Ｃｏｔ）・・・静電結合容量、（Ｃ
Ｏ２）・・・端子（２）（３）′間の浮遊容量 代理人 銖 本 義 弘
図は浮遊容量を考慮した等価回路図、第８図は第１図の
インピーダンス変換の過程を示す回路図、第４図（ａ）
は第３開直列コンデンサと理想変成品を含む回路をＮｏ
ｒｔｏｎ変換をし、負のＣｃを見かけの浮遊容量Ｃ６２
′で含めて補償してＣ６２として実現する過程を示す回
路図、第４図（ｂ）は本発明の一実施例を示す図で、Ｃ
ｃをＣＯ２の浮遊容量として実現した回路を含む最終の
等価回路図、第５図（ａ）（ｂ）は第４図（ｂ）をパタ
ーンで誘電体基板に形成した図、第６図は第５図をＡ側
から見た図、第７図はパターン（２７ｂ）を除外した場
合の特性図、第８図は本発明の一実施例に基づく特性図
である。 （υ・・・入力端子、（２）・・・出力端子、（３）
（３）’・・・アース端子、（ＬＩＸＬ２）・・・第１
及び第２のコイル、（ＣＩ）（Ｃ２）（Ｃ３）・−・第
１．第２及び第８のコンデンサ、（Ｃａ）（Ｃｂ）（Ｃ
ｃ）・・・第４．第５及び第６のコンデンサ、（Ｔ）・
・・理想変成器、（Ｃｏｔ）・・・静電結合容量、（Ｃ
Ｏ２）・・・端子（２）（３）′間の浮遊容量 代理人 銖 本 義 弘
Claims (1)
- １、誘電体基板上に入力端子、アース端子、出力端子を
設け、前記入力端子と並列に第１のコイルと第１のコン
デンサからなる第１の並列共振回路を被着形成し、前記
第１のコイルにタップを設け、前記タップと直列に第２
のコイルと第２のコンデンサからなる第２の並列共振回
路と第４のコンデンサを被着形成し、更に第３のコンデ
ンサを理想変成器を通して出力端子に接続した回路で構
成し、前記第３のコンデンサと理想変成器を含む回路を
Ｎｏｒｔｏｎの等価変換を行なって、第４．第５及び第
６コンデンサからなるπ型回路で構成し、この除虫じる
前記第４゜第５及び第６のコンデンサの負素子が通過帯
域の特性を損なうことなくゼロか正の値になるように、
誘電体基板に生じる浮遊容量で負素子を含んで補償し、
少なくとも前記第４．第５及び第６のコンデンサのうち
２つのコンデンサをコイルパターンとアースパターンと
の浮遊容量もしくは分布容量で形成し、前記アースパタ
ーンをシールドパターンとコンデンサパターンに併用し
たことを特徴とするプリントフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58071819A JPS59196616A (ja) | 1983-04-22 | 1983-04-22 | プリントフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58071819A JPS59196616A (ja) | 1983-04-22 | 1983-04-22 | プリントフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59196616A true JPS59196616A (ja) | 1984-11-08 |
Family
ID=13471539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58071819A Pending JPS59196616A (ja) | 1983-04-22 | 1983-04-22 | プリントフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59196616A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754242A (en) * | 1986-03-04 | 1988-06-28 | Murata Manufacturing Co., Ltd. | Resonator |
| US5034710A (en) * | 1987-07-22 | 1991-07-23 | Murata Manufacturing Co., Ltd. | LC filter device having magnetic resin encapsulating material |
-
1983
- 1983-04-22 JP JP58071819A patent/JPS59196616A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754242A (en) * | 1986-03-04 | 1988-06-28 | Murata Manufacturing Co., Ltd. | Resonator |
| US5034710A (en) * | 1987-07-22 | 1991-07-23 | Murata Manufacturing Co., Ltd. | LC filter device having magnetic resin encapsulating material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0852428B1 (en) | Multilayered balance-to-unbalance signal transformer | |
| KR100643412B1 (ko) | 프론트 엔드 모듈 | |
| US7116185B2 (en) | Balun | |
| US6954116B2 (en) | Balanced-unbalanced converting circuit and laminated balanced-unbalanced converter | |
| US6628189B2 (en) | Laminated balun transformer | |
| US6850127B2 (en) | Laminated electronic component | |
| JPH0998056A (ja) | 弾性表面波装置 | |
| US20210320638A1 (en) | Filter element | |
| US4297660A (en) | Electric circuit using surface acoustic wave device | |
| JP2001267141A (ja) | ローパスフィルタ | |
| JP2003087074A (ja) | 積層型フィルタ | |
| JPS59196616A (ja) | プリントフイルタ | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JPH1197962A (ja) | 高周波部品 | |
| JP2000261271A (ja) | 積層型ローパスフィルタ | |
| CN116057649B (zh) | 滤波器模块以及电子设备 | |
| JPS59196617A (ja) | フイルタ | |
| JP2006014276A (ja) | 積層型バルントランス | |
| JP2005244000A (ja) | バラントランス | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JPH10276117A (ja) | 複合スイッチ回路部品 | |
| JPH06204912A (ja) | 送受信端回路装置 | |
| JPH0339959Y2 (ja) | ||
| JPH0339960Y2 (ja) | ||
| US20090051459A1 (en) | Filter |