JPS59200323A - Backup confirmation device for memory backup device of in-vehicle microcomputer - Google Patents

Backup confirmation device for memory backup device of in-vehicle microcomputer

Info

Publication number
JPS59200323A
JPS59200323A JP58073062A JP7306283A JPS59200323A JP S59200323 A JPS59200323 A JP S59200323A JP 58073062 A JP58073062 A JP 58073062A JP 7306283 A JP7306283 A JP 7306283A JP S59200323 A JPS59200323 A JP S59200323A
Authority
JP
Japan
Prior art keywords
microcomputer
backup
voltage
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58073062A
Other languages
Japanese (ja)
Other versions
JPH0227684B2 (en
Inventor
Shuichi Toki
土岐 秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Japan Electronic Control Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Control Systems Co Ltd filed Critical Japan Electronic Control Systems Co Ltd
Priority to JP58073062A priority Critical patent/JPS59200323A/en
Publication of JPS59200323A publication Critical patent/JPS59200323A/en
Publication of JPH0227684B2 publication Critical patent/JPH0227684B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 く技術分野〉 本発明は車載マイクロコンピュータのメモリバックアッ
プ装置に関し、特にメモリのバックアップを確認する装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a memory backup device for a vehicle-mounted microcomputer, and more particularly to a device for confirming memory backup.

く背景技術〉 たとえば車両に搭載された内燃機関を集中制御する車載
マイクロコンピュータは、その作動開始時に前回作動時
のデータを必要とするものである。
BACKGROUND ART For example, an on-vehicle microcomputer that centrally controls an internal combustion engine mounted on a vehicle requires data from the previous operation when starting its operation.

そして、この種の車載マイクロコンピュータハ、イグニ
ッションスイッチオフによるCPU(中央演算処理装置
)への給電停止後も、バッテリからバックアップ電源回
路を介してRAM(ランダムアクセスメモリ)に給電す
ることにより、次回の作動時までRAM内のデータを保
持させるメモリバックアンプ装置を有する。
Even after the power supply to the CPU (Central Processing Unit) is stopped by turning off the ignition switch, this type of in-vehicle microcomputer continues to supply power to the RAM (Random Access Memory) from the battery via the backup power supply circuit. It has a memory back amplifier device that holds data in the RAM until it is activated.

ところが、この種のメモリバックアップ装置ではマイク
ロコンピュータユニットを車両からはずしたり、電源ラ
インか断線したりすることによりRAMへの給電が中断
されるとRAMへ格納されたデータが正しく保持されな
くなる。そして、次回のマイクロコンピュータの作動は
、この正しく記憶されていないデータに基づいて行われ
るため、適正な運転制御がなされない。
However, in this type of memory backup device, if the power supply to the RAM is interrupted due to the microcomputer unit being removed from the vehicle or the power line being disconnected, the data stored in the RAM will not be retained correctly. Then, the next operation of the microcomputer is performed based on this incorrectly stored data, so that proper operation control is not performed.

このように、従来の車載マイクロコンピュータにあって
は、作動開始時に読み取るRAMの記憶内容がFLAM
への給電停止により破壊されているかどうかを確認する
ことなく読み取るため、上述の如き不都合が生じるもの
であった。
In this way, in conventional in-vehicle microcomputers, the memory contents of RAM read at the start of operation are FLAM.
The above-mentioned inconvenience occurs because reading is performed without confirming whether or not the device has been destroyed due to the power supply being cut off.

く目 的〉 そこで、本発明ではかかる不都合を回避するために、車
載マイクロコンピュータの作動開始時に、RAMに格納
されたデータがRAMへの給電停止により破壊されてい
るか否かを確認するバックアップ確認装置を提供するこ
とを目的とする。
Therefore, in order to avoid such inconvenience, the present invention provides a backup confirmation device that confirms whether data stored in the RAM has been destroyed due to the power supply to the RAM being stopped when the in-vehicle microcomputer starts operating. The purpose is to provide

〈発明の概要〉 このために、単載マイクロコンピュータにバッテリを接
続した時点から最初の該車載マイクロコンピュータ電源
投入後所定時間が経過するまでの期間信号を発する発信
手段と、該車載マイクロコンピュータの電源投入時に前
記信号が発信されているか否かを検出する検出手段とを
有するバックアンプ確認装置を構成する。
<Summary of the Invention> For this purpose, a transmitting means for emitting a signal for a period from the time when a battery is connected to a single-mounted microcomputer until a predetermined time has elapsed after the first power supply to the on-vehicle microcomputer is turned on, and a power source for the on-vehicle microcomputer are provided. A back amplifier confirmation device is configured, which includes a detection means for detecting whether or not the signal is transmitted when the signal is turned on.

これによれば、メモリバックアップ装置への給電再開後
最初のマイクロコンピュータ電源投入時から前記所定時
間内は前記信号が発信されていることになり、その後信
号の発信は停止されるから2回目以降のマイクロコンピ
ュータ電源投入時には前記信号は発信されていないこと
になる。
According to this, the signal is emitted within the predetermined time period from the time when the microcomputer is powered on for the first time after the power supply to the memory backup device is resumed, and the signal emission is then stopped, so that the signal is emitted for the second and subsequent times. When the microcomputer is powered on, the signal is not being transmitted.

すなわち、R,AMの記憶内容が正しく保持されていな
い給電再開後最初のマイクロコンピュータ作動開始時に
は前記信号が発信されており、RAMの記憶内容が正し
ぐ保持されている給電再開後2回目以降のマイクロコン
ピュータ作動開始時には前記信号が発信されていないこ
とになる。したがって、マイクロコンピュータ作動開始
時に前記信号か検出された場合には、RAMに正しいデ
ータが記憶されていないと判断してマイクロコンピュー
タがそれに対応した作動をするようにすれは、誤ったデ
ータに基づく誤動作か防止される。
In other words, the signal is sent when the microcomputer starts operating for the first time after the power supply is restarted when the memory contents of R and AM are not held correctly, and from the second time onwards after the power supply is restarted when the memory contents of RAM are correctly held. When the microcomputer starts operating, the signal is not being transmitted. Therefore, if the above signal is detected when the microcomputer starts operating, it is determined that the correct data is not stored in the RAM, and the microcomputer does not operate accordingly. or prevented.

実施例 以下本発明を第1図に示す一実施例に基づき説明する。Example The present invention will be explained below based on an embodiment shown in FIG.

構成 すなわち、図においてCPU1 、l10(入出力信号
処理装置)2 、ROM(読出し専用メモリ)3には、
バッテリ4からイグニッションスイッチ5および電源回
路6を介して給電されるようになっており、RAM7に
はさらにダイオードD1を介して給電されるようになっ
ている。また、RAM7にはイグニッションスイッチ5
を介さずにツェナーダイオードZ、抵抗R1コンデンサ
C1およびダイオードD2からなる定電圧バックアップ
電源回路8を介してメモリバックアンプのための給電が
なされるようになっている。そして、これらCPU1 
、l102 、ROM3およびRAM7はバス9により
、それぞれの間で信号の授受をすることは従来と同様で
ある。
Specifically, in the figure, the CPU 1, l10 (input/output signal processing device) 2, and ROM (read-only memory) 3 include:
Power is supplied from the battery 4 via an ignition switch 5 and a power supply circuit 6, and power is further supplied to the RAM 7 via a diode D1. In addition, RAM 7 contains the ignition switch 5.
Power is supplied to the memory back amplifier through a constant voltage backup power supply circuit 8 consisting of a Zener diode Z, a resistor R1, a capacitor C1, and a diode D2. And these CPU1
, l102, ROM3, and RAM7, signals are exchanged between them via the bus 9, as in the conventional case.

ここにおいて、ダイオードD3および抵抗R2の前より
分岐したバッテリ電圧を抵抗R3,R4により分圧した
電圧がインバータ10に入力されるようになっており、
抵抗Ra、R4にはそれぞれダイオードD4  、コン
デンサC2が並列に接続され、このインバータ1oに入
力される電圧の上昇およヒ下降の時定数を設定している
。そして、このイアA−夕1oの出力は信号発信手段と
してのフリップフロップ回路110セツト端子11aに
入力されるようになっている。
Here, a voltage obtained by dividing the battery voltage branched from before the diode D3 and the resistor R2 by the resistors R3 and R4 is input to the inverter 10.
A diode D4 and a capacitor C2 are connected in parallel to the resistors Ra and R4, respectively, and set time constants for the rise and fall of the voltage input to the inverter 1o. The output of this ear A-1o is input to a set terminal 11a of a flip-flop circuit 110 serving as a signal transmitting means.

フリップフロップ回路11は2つのNORゲー)11b
、11cを使用した公知のR−Sフリップフロップ回路
であり、リセット端子11dには電源回路6から抵抗R
5を介して充電されるコンデンサC3の端子電圧が入力
されるようになっている。
The flip-flop circuit 11 is composed of two NOR games) 11b
, 11c, and a resistor R is connected to the reset terminal 11d from the power supply circuit 6.
The terminal voltage of the capacitor C3, which is charged via the capacitor C3, is inputted.

そして、出力端子11eはマイクロコンピュータのl1
02に接続される。
The output terminal 11e is the l1 of the microcomputer.
Connected to 02.

電源回路6はイグニッションスイッチ5オンによりCP
U1 、l102おJ:びROM3への給電開始後、1
00ミlJ秒程のディレィをかげた後リセットのため給
電を開始する。ここにおいて、抵抗R5およびコンデン
サC3の値により定まる時定数は、マイクロコンピュー
タの電源投入後所定時間が経過した時点でフリップフロ
ップ回路11のリセット端子?1d電圧がリセット電圧
に達するよンに選ぶ。
The power supply circuit 6 is turned on by turning on the ignition switch 5.
After starting power supply to U1, l102 and J: and ROM3, 1
After a delay of about 00 milliJ seconds, power supply is started for reset. Here, the time constant determined by the values of the resistor R5 and the capacitor C3 is determined by the reset terminal of the flip-flop circuit 11 when a predetermined time has elapsed after the microcomputer was powered on. Select such that the 1d voltage reaches the reset voltage.

CPU1は電源投入後前記所定時間が経過するまでの間
にフリップフロップ回路11の出力電圧がハイレベルに
あるかローレベルにあるかを検出する信号検出手段を備
えている。
The CPU 1 includes a signal detection means for detecting whether the output voltage of the flip-flop circuit 11 is at a high level or a low level during a period of time after the power is turned on until the predetermined time period elapses.

なお、インバータ10およびフリップフロップ回路11
への給電はバックアップ電源回路8を介して行われる。
Note that the inverter 10 and the flip-flop circuit 11
Power is supplied through the backup power supply circuit 8.

作用 次に、第1図の英小文字で示す各点における電圧の変化
を示すタイムチャート(第2図に示す)を参照しながら
作用を説明する。
Effect Next, the effect will be explained with reference to a time chart (shown in FIG. 2) showing changes in voltage at each point indicated by lower case letters in FIG.

車載マイクロコンピュータユニットが車両から取りはず
された後再び車両に装着されバッテリ4が接続された場
合等、いったんメモリバックアップ装置への給電が停止
された後に給電が再開された場合、第1図中a点の電圧
は第2図(5)に示すように、バッテリ4接続と同時に
バッテリ電圧と等しくなり、その後バッテリ4が再度取
り外されるまではこの状態が持続する。
If the power supply to the memory backup device is restarted after being stopped, such as when the on-vehicle microcomputer unit is removed from the vehicle and then reattached to the vehicle and the battery 4 is connected, As shown in FIG. 2 (5), the voltage at the point becomes equal to the battery voltage as soon as the battery 4 is connected, and this state continues until the battery 4 is removed again.

この給電再開とともにバックアップ電源回路8を介して
インバータ10.フリップフロツノ回路11およびR,
AM7に所定の定電圧が印加されるようになる。このイ
ンバータ10およびフリップフロップ回路11へ印加さ
れる電圧は第2図(B)に示すように給電再開後一定の
遅れ時間が経過した後所定の電圧値となり、この2つの
回路は作動可能となる。
When the power supply is resumed, the inverter 10. flip-flop circuit 11 and R,
A predetermined constant voltage is now applied to AM7. As shown in FIG. 2(B), the voltage applied to the inverter 10 and the flip-flop circuit 11 reaches a predetermined voltage value after a certain delay time has elapsed after the power supply is restarted, and these two circuits become operational. .

一方、バッテリ電圧は抵抗Rs、■14により分圧サレ
コンデンサC2を充電する。このコンデンサC2の端子
電圧すなわち第1図中す点の電圧は、第2図(qに示す
ように、抵抗R3,R4およびコンデンサC2により定
まる時定数で上昇し、インバータ10に入力されろ。イ
ンバータ1oの出力、すなわち第1図中C点の電圧は第
2図(至)に示すように給電開始と同時にハイレベルと
なりフリップフロップ回路11をセットし、その後大刀
電圧すなわちb点の電圧が作動電圧を越えるとローレベ
ルとなる。
On the other hand, the battery voltage charges the voltage dividing capacitor C2 through the resistor Rs and 14. The terminal voltage of this capacitor C2, that is, the voltage at a point in FIG. 1, increases with a time constant determined by resistors R3 and R4 and capacitor C2, as shown in FIG. The output of 1o, that is, the voltage at point C in Figure 1, becomes high level at the same time as the power supply starts, as shown in Figure 2 (to), and sets the flip-flop circuit 11, and then the long voltage, that is, the voltage at point b, becomes the operating voltage. When it exceeds , it becomes low level.

このフリップフロッグ回路11の出力である第1図中d
点の電圧は第2図(匂に示すように給電再開とほぼ同時
にハイレベルとなり、l102に入力される。ここにお
いて、イグニッションスイッチ5がオンとなると電源回
路6はまずマイクロコンピュータに給電を開始し、その
後1ooミリ秒程のディレィをかけた後抵抗′EL5を
介しコンデンサC3の充電を開始する(第2図(F) 
、 (Gl参照)。
d in FIG. 1, which is the output of this flip-flop circuit 11.
As shown in Figure 2, the voltage at the point becomes high level almost immediately after the power supply is resumed, and is input to l102.Here, when the ignition switch 5 is turned on, the power supply circuit 6 first starts supplying power to the microcomputer. After that, after a delay of about 10 milliseconds, charging of the capacitor C3 starts via the resistor 'EL5 (Fig. 2 (F)).
, (see Gl).

これにより、スリップフロップ回路11のリセット端子
電圧つまり第1図中e点の電圧は第2図(転)に示すよ
うに抵抗Rsおよびコンデンサc3により定まる時定数
で上昇し、電源投入後所定時間が経過してリセット電圧
に達するとフリップフロップ回路11をリセットして(
第2図(匂参照)その出力をローレベルに−jる。
As a result, the reset terminal voltage of the slip-flop circuit 11, that is, the voltage at point e in FIG. 1, increases with a time constant determined by the resistor Rs and the capacitor c3, as shown in FIG. When the reset voltage is reached over time, the flip-flop circuit 11 is reset (
FIG. 2 (see diagram) Sets its output to low level.

ツマリ、給電再開後最初のマイクロコンピュータ作動の
ためのイグニッションスイッf5:#7後所定時間(第
2図においてTlで示される時間)はフリップフロップ
回路11の出方電圧はハイレベルにあることになる。一
方、給電再開後2回目以Rのマイクロコンピュータ作動
のためのイグニッションスイッチ「オン後所定時間(第
2図においてT2で示される時間)内におけるフリップ
フロック回路11の出方電圧は、すでに最初のイグニッ
ションスイッチ5オンによりリセットされているためロ
ーレベルとなる。
The output voltage of the flip-flop circuit 11 is at a high level for a predetermined time (time indicated by Tl in FIG. 2) after the ignition switch f5:#7 is turned on for the first microcomputer operation after power supply is resumed. . On the other hand, the output voltage of the flip-flop circuit 11 within a predetermined time after turning on the ignition switch (time indicated by T2 in FIG. Since it is reset by turning on switch 5, it becomes low level.

ココテ、イグニッションスイッチ5オン後、前記所定時
間(第2図中”1tT2で示される時間)内にCPU1
の信号検出手段によりフリップフロツノ回路11の出方
電圧を検出し、それがハイレベルにあればRAMの記憶
内容が破壊されており、一方、ローレベルにあればRA
Mの記憶内容が破壊されていないと判断することができ
る。
After turning on the ignition switch 5, the CPU 1 is activated within the predetermined time (the time indicated by "1tT2" in Fig. 2).
The output voltage of the flip-flop circuit 11 is detected by the signal detecting means, and if it is at a high level, the memory contents of the RAM have been destroyed, and on the other hand, if it is at a low level, the RA
It can be determined that the memory contents of M are not destroyed.

これによりRAMの記憶内容か破壊されていると判断さ
れた場合には、マイクロコンピュータはRAM内のデー
タを初期値とすることな(新たに初期値を設定して作動
するため、誤ったデータに基づく誤作動が防止される。
If it is determined that the memory contents of the RAM have been destroyed, the microcomputer will not set the data in the RAM as the initial value (it will operate by setting a new initial value, so if the data is incorrect) This prevents malfunctions based on

本実施例では、必要な手段を電気回路で構成したが、こ
れらの手段を不揮発性のメモリに記憶させたプログラム
で作動する第2のマイクロコンビエータにより構成して
もよい。
In this embodiment, the necessary means are constructed from electric circuits, but these means may be constructed from a second micro combinator which operates according to a program stored in a non-volatile memory.

く効 果〉 以上説明したように本発明では、車載マイクロコンピュ
ータの電源投入時にRAMの記憶内容が破壊されている
場合には信号を発するようなバックアップ確認装置を構
成したから、この信号を検出して対応した処置を取るこ
とが可能となり、車載マイクロコンピュータが誤ったデ
ータに基ツキ作動することが防止され、確実なコンピュ
ータ制御がなされるようになる。
Effects> As explained above, in the present invention, since the backup confirmation device is configured to emit a signal if the memory contents of the RAM are destroyed when the on-vehicle microcomputer is powered on, this signal can be detected. This makes it possible to take appropriate measures, preventing the on-vehicle microcomputer from operating based on incorrect data, and ensuring reliable computer control.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図囚〜■
はそれぞれ第1図に示す各点における電圧または状態の
変化を示すタイムチャートである。 1・・・CPU   2・・・工10 3・・・ROM
4・・・バッテリ  6・・・電源回路  7・・・R
AM8・・・バックアップ電源回路  10・・・イン
バータ11・・・フリップフロップ回路  R5・・・
抵抗C8・・・コンデンサ 特許出願人 日本電子機器株式会社 代理人 弁理士 笹 島 富二雄
Figure 1 is a circuit diagram showing an embodiment of the present invention, Figure 2 -
are time charts showing changes in voltage or state at each point shown in FIG. 1, respectively. 1... CPU 2... Engineering 10 3... ROM
4...Battery 6...Power circuit 7...R
AM8...Backup power supply circuit 10...Inverter 11...Flip-flop circuit R5...
Resistor C8... Capacitor Patent Applicant Japan Electronics Co., Ltd. Agent Patent Attorney Fujio Sasashima

Claims (1)

【特許請求の範囲】[Claims] マイクロコンピュータのRAMにバッテリからバックア
ップ電源回路を介して給電することによりデータを保持
するメモリバックアップ装置を有する車載マイクロコン
ピュータにおいて、該車載マイクロコンピュータにバッ
テリを接続した時点から最初の該車載マイクロコンピュ
ータ電源投入後所定時間が経過するまでの期間信号を発
する信号発信手段と、該車載マイクロコンピュータの電
源投入時に前記信号が発信されているか否かを検出する
信号検出手段とを有することを特徴とする車載マイクロ
コンピュータのメモリバックアップ装置におけるバック
アップ確認装置。
In an in-vehicle microcomputer that has a memory backup device that retains data by supplying power to the RAM of the microcomputer from a battery via a backup power supply circuit, the in-vehicle microcomputer is powered on for the first time from the time the battery is connected to the in-vehicle microcomputer. An in-vehicle microcomputer comprising: signal transmitting means for emitting a signal for a period of time until a predetermined time elapses; and signal detecting means for detecting whether or not the signal is being emitted when the in-vehicle microcomputer is powered on. A backup confirmation device in a computer memory backup device.
JP58073062A 1983-04-27 1983-04-27 Backup confirmation device for memory backup device of in-vehicle microcomputer Granted JPS59200323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58073062A JPS59200323A (en) 1983-04-27 1983-04-27 Backup confirmation device for memory backup device of in-vehicle microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58073062A JPS59200323A (en) 1983-04-27 1983-04-27 Backup confirmation device for memory backup device of in-vehicle microcomputer

Publications (2)

Publication Number Publication Date
JPS59200323A true JPS59200323A (en) 1984-11-13
JPH0227684B2 JPH0227684B2 (en) 1990-06-19

Family

ID=13507484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58073062A Granted JPS59200323A (en) 1983-04-27 1983-04-27 Backup confirmation device for memory backup device of in-vehicle microcomputer

Country Status (1)

Country Link
JP (1) JPS59200323A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6415819A (en) * 1987-07-09 1989-01-19 Oki Electric Ind Co Ltd Resetting system from power-down mode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818725A (en) * 1981-07-28 1983-02-03 Toshiba Corp Semiconductor storage device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818725A (en) * 1981-07-28 1983-02-03 Toshiba Corp Semiconductor storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6415819A (en) * 1987-07-09 1989-01-19 Oki Electric Ind Co Ltd Resetting system from power-down mode

Also Published As

Publication number Publication date
JPH0227684B2 (en) 1990-06-19

Similar Documents

Publication Publication Date Title
JPH02100416A (en) Electronic device
JP2753225B2 (en) In-vehicle control device
US6636989B1 (en) Electronic control apparatus and method for on-board rewriting of non-volatile memories
JP3633406B2 (en) EEPROM writing device
JPH0460245B2 (en)
JP3076239B2 (en) On-board writing control method
JPS593524A (en) Resetting operation controlling system
JPS5816318A (en) Stabilized power supply device for microcomputer
JP3662409B2 (en) Power supply monitoring circuit and power supply monitoring method thereof
JPH0227684B2 (en)
JPH0142002B2 (en)
JP2000181698A (en) Control program rewriting system
JPS5935918Y2 (en) power supply control device
JPH09213088A (en) Engine control device
JPH06259982A (en) Flash ROM rewriting method and rewriting device
JP3924945B2 (en) Electronic control unit
JP3178129B2 (en) Memory backup protection device
JPS6132438Y2 (en)
JP4655398B2 (en) Vehicle control device with backup function
JP3034741B2 (en) Power backup device
JPH01114338A (en) Mulfunction preventive device
JPH08205424A (en) Backup power supply circuit
JPH09152994A (en) Power off detection circuit
JPS6142001A (en) Malfunction prevention device for automotive control equipment
JPH0552522B2 (en)