JPS59200323A - 車載マイクロコンピユ−タのメモリバツクアツプ装置におけるバツクアツプ確認装置 - Google Patents
車載マイクロコンピユ−タのメモリバツクアツプ装置におけるバツクアツプ確認装置Info
- Publication number
- JPS59200323A JPS59200323A JP58073062A JP7306283A JPS59200323A JP S59200323 A JPS59200323 A JP S59200323A JP 58073062 A JP58073062 A JP 58073062A JP 7306283 A JP7306283 A JP 7306283A JP S59200323 A JPS59200323 A JP S59200323A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- backup
- voltage
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は車載マイクロコンピュータのメモリバックアッ
プ装置に関し、特にメモリのバックアップを確認する装
置に関する。
プ装置に関し、特にメモリのバックアップを確認する装
置に関する。
く背景技術〉
たとえば車両に搭載された内燃機関を集中制御する車載
マイクロコンピュータは、その作動開始時に前回作動時
のデータを必要とするものである。
マイクロコンピュータは、その作動開始時に前回作動時
のデータを必要とするものである。
そして、この種の車載マイクロコンピュータハ、イグニ
ッションスイッチオフによるＣＰＵ（中央演算処理装置
）への給電停止後も、バッテリからバックアップ電源回
路を介してＲＡＭ（ランダムアクセスメモリ）に給電す
ることにより、次回の作動時までＲＡＭ内のデータを保
持させるメモリバックアンプ装置を有する。
ッションスイッチオフによるＣＰＵ（中央演算処理装置
）への給電停止後も、バッテリからバックアップ電源回
路を介してＲＡＭ（ランダムアクセスメモリ）に給電す
ることにより、次回の作動時までＲＡＭ内のデータを保
持させるメモリバックアンプ装置を有する。
ところが、この種のメモリバックアップ装置ではマイク
ロコンピュータユニットを車両からはずしたり、電源ラ
インか断線したりすることによりＲＡＭへの給電が中断
されるとＲＡＭへ格納されたデータが正しく保持されな
くなる。そして、次回のマイクロコンピュータの作動は
、この正しく記憶されていないデータに基づいて行われ
るため、適正な運転制御がなされない。
ロコンピュータユニットを車両からはずしたり、電源ラ
インか断線したりすることによりＲＡＭへの給電が中断
されるとＲＡＭへ格納されたデータが正しく保持されな
くなる。そして、次回のマイクロコンピュータの作動は
、この正しく記憶されていないデータに基づいて行われ
るため、適正な運転制御がなされない。
このように、従来の車載マイクロコンピュータにあって
は、作動開始時に読み取るＲＡＭの記憶内容がＦＬＡＭ
への給電停止により破壊されているかどうかを確認する
ことなく読み取るため、上述の如き不都合が生じるもの
であった。
は、作動開始時に読み取るＲＡＭの記憶内容がＦＬＡＭ
への給電停止により破壊されているかどうかを確認する
ことなく読み取るため、上述の如き不都合が生じるもの
であった。
く目 的〉
そこで、本発明ではかかる不都合を回避するために、車
載マイクロコンピュータの作動開始時に、ＲＡＭに格納
されたデータがＲＡＭへの給電停止により破壊されてい
るか否かを確認するバックアップ確認装置を提供するこ
とを目的とする。
載マイクロコンピュータの作動開始時に、ＲＡＭに格納
されたデータがＲＡＭへの給電停止により破壊されてい
るか否かを確認するバックアップ確認装置を提供するこ
とを目的とする。
〈発明の概要〉
このために、単載マイクロコンピュータにバッテリを接
続した時点から最初の該車載マイクロコンピュータ電源
投入後所定時間が経過するまでの期間信号を発する発信
手段と、該車載マイクロコンピュータの電源投入時に前
記信号が発信されているか否かを検出する検出手段とを
有するバックアンプ確認装置を構成する。
続した時点から最初の該車載マイクロコンピュータ電源
投入後所定時間が経過するまでの期間信号を発する発信
手段と、該車載マイクロコンピュータの電源投入時に前
記信号が発信されているか否かを検出する検出手段とを
有するバックアンプ確認装置を構成する。
これによれば、メモリバックアップ装置への給電再開後
最初のマイクロコンピュータ電源投入時から前記所定時
間内は前記信号が発信されていることになり、その後信
号の発信は停止されるから２回目以降のマイクロコンピ
ュータ電源投入時には前記信号は発信されていないこと
になる。
最初のマイクロコンピュータ電源投入時から前記所定時
間内は前記信号が発信されていることになり、その後信
号の発信は停止されるから２回目以降のマイクロコンピ
ュータ電源投入時には前記信号は発信されていないこと
になる。
すなわち、Ｒ，ＡＭの記憶内容が正しく保持されていな
い給電再開後最初のマイクロコンピュータ作動開始時に
は前記信号が発信されており、ＲＡＭの記憶内容が正し
ぐ保持されている給電再開後２回目以降のマイクロコン
ピュータ作動開始時には前記信号が発信されていないこ
とになる。したがって、マイクロコンピュータ作動開始
時に前記信号か検出された場合には、ＲＡＭに正しいデ
ータが記憶されていないと判断してマイクロコンピュー
タがそれに対応した作動をするようにすれは、誤ったデ
ータに基づく誤動作か防止される。
い給電再開後最初のマイクロコンピュータ作動開始時に
は前記信号が発信されており、ＲＡＭの記憶内容が正し
ぐ保持されている給電再開後２回目以降のマイクロコン
ピュータ作動開始時には前記信号が発信されていないこ
とになる。したがって、マイクロコンピュータ作動開始
時に前記信号か検出された場合には、ＲＡＭに正しいデ
ータが記憶されていないと判断してマイクロコンピュー
タがそれに対応した作動をするようにすれは、誤ったデ
ータに基づく誤動作か防止される。
実施例
以下本発明を第１図に示す一実施例に基づき説明する。
構成
すなわち、図においてＣＰＵ１ 、ｌ１０（入出力信号
処理装置）２ 、ＲＯＭ（読出し専用メモリ）３には、
バッテリ４からイグニッションスイッチ５および電源回
路６を介して給電されるようになっており、ＲＡＭ７に
はさらにダイオードＤ１を介して給電されるようになっ
ている。また、ＲＡＭ７にはイグニッションスイッチ５
を介さずにツェナーダイオードＺ、抵抗Ｒ１コンデンサ
Ｃ１およびダイオードＤ２からなる定電圧バックアップ
電源回路８を介してメモリバックアンプのための給電が
なされるようになっている。そして、これらＣＰＵ１
、ｌ１０２ 、ＲＯＭ３およびＲＡＭ７はバス９により
、それぞれの間で信号の授受をすることは従来と同様で
ある。
処理装置）２ 、ＲＯＭ（読出し専用メモリ）３には、
バッテリ４からイグニッションスイッチ５および電源回
路６を介して給電されるようになっており、ＲＡＭ７に
はさらにダイオードＤ１を介して給電されるようになっ
ている。また、ＲＡＭ７にはイグニッションスイッチ５
を介さずにツェナーダイオードＺ、抵抗Ｒ１コンデンサ
Ｃ１およびダイオードＤ２からなる定電圧バックアップ
電源回路８を介してメモリバックアンプのための給電が
なされるようになっている。そして、これらＣＰＵ１
、ｌ１０２ 、ＲＯＭ３およびＲＡＭ７はバス９により
、それぞれの間で信号の授受をすることは従来と同様で
ある。
ここにおいて、ダイオードＤ３および抵抗Ｒ２の前より
分岐したバッテリ電圧を抵抗Ｒ３，Ｒ４により分圧した
電圧がインバータ１０に入力されるようになっており、
抵抗Ｒａ、Ｒ４にはそれぞれダイオードＤ４ 、コン
デンサＣ２が並列に接続され、このインバータ１ｏに入
力される電圧の上昇およヒ下降の時定数を設定している
。そして、このイアＡ−夕１ｏの出力は信号発信手段と
してのフリップフロップ回路１１０セツト端子１１ａに
入力されるようになっている。
分岐したバッテリ電圧を抵抗Ｒ３，Ｒ４により分圧した
電圧がインバータ１０に入力されるようになっており、
抵抗Ｒａ、Ｒ４にはそれぞれダイオードＤ４ 、コン
デンサＣ２が並列に接続され、このインバータ１ｏに入
力される電圧の上昇およヒ下降の時定数を設定している
。そして、このイアＡ−夕１ｏの出力は信号発信手段と
してのフリップフロップ回路１１０セツト端子１１ａに
入力されるようになっている。
フリップフロップ回路１１は２つのＮＯＲゲー）１１ｂ
、１１ｃを使用した公知のＲ−Ｓフリップフロップ回路
であり、リセット端子１１ｄには電源回路６から抵抗Ｒ
５を介して充電されるコンデンサＣ３の端子電圧が入力
されるようになっている。
、１１ｃを使用した公知のＲ−Ｓフリップフロップ回路
であり、リセット端子１１ｄには電源回路６から抵抗Ｒ
５を介して充電されるコンデンサＣ３の端子電圧が入力
されるようになっている。
そして、出力端子１１ｅはマイクロコンピュータのｌ１
０２に接続される。
０２に接続される。
電源回路６はイグニッションスイッチ５オンによりＣＰ
Ｕ１ 、ｌ１０２おＪ：びＲＯＭ３への給電開始後、１
００ミｌＪ秒程のディレィをかげた後リセットのため給
電を開始する。ここにおいて、抵抗Ｒ５およびコンデン
サＣ３の値により定まる時定数は、マイクロコンピュー
タの電源投入後所定時間が経過した時点でフリップフロ
ップ回路１１のリセット端子？１ｄ電圧がリセット電圧
に達するよンに選ぶ。
Ｕ１ 、ｌ１０２おＪ：びＲＯＭ３への給電開始後、１
００ミｌＪ秒程のディレィをかげた後リセットのため給
電を開始する。ここにおいて、抵抗Ｒ５およびコンデン
サＣ３の値により定まる時定数は、マイクロコンピュー
タの電源投入後所定時間が経過した時点でフリップフロ
ップ回路１１のリセット端子？１ｄ電圧がリセット電圧
に達するよンに選ぶ。
ＣＰＵ１は電源投入後前記所定時間が経過するまでの間
にフリップフロップ回路１１の出力電圧がハイレベルに
あるかローレベルにあるかを検出する信号検出手段を備
えている。
にフリップフロップ回路１１の出力電圧がハイレベルに
あるかローレベルにあるかを検出する信号検出手段を備
えている。
なお、インバータ１０およびフリップフロップ回路１１
への給電はバックアップ電源回路８を介して行われる。
への給電はバックアップ電源回路８を介して行われる。
作用
次に、第１図の英小文字で示す各点における電圧の変化
を示すタイムチャート（第２図に示す）を参照しながら
作用を説明する。
を示すタイムチャート（第２図に示す）を参照しながら
作用を説明する。
車載マイクロコンピュータユニットが車両から取りはず
された後再び車両に装着されバッテリ４が接続された場
合等、いったんメモリバックアップ装置への給電が停止
された後に給電が再開された場合、第１図中ａ点の電圧
は第２図（５）に示すように、バッテリ４接続と同時に
バッテリ電圧と等しくなり、その後バッテリ４が再度取
り外されるまではこの状態が持続する。
された後再び車両に装着されバッテリ４が接続された場
合等、いったんメモリバックアップ装置への給電が停止
された後に給電が再開された場合、第１図中ａ点の電圧
は第２図（５）に示すように、バッテリ４接続と同時に
バッテリ電圧と等しくなり、その後バッテリ４が再度取
り外されるまではこの状態が持続する。
この給電再開とともにバックアップ電源回路８を介して
インバータ１０．フリップフロツノ回路１１およびＲ，
ＡＭ７に所定の定電圧が印加されるようになる。このイ
ンバータ１０およびフリップフロップ回路１１へ印加さ
れる電圧は第２図（Ｂ）に示すように給電再開後一定の
遅れ時間が経過した後所定の電圧値となり、この２つの
回路は作動可能となる。
インバータ１０．フリップフロツノ回路１１およびＲ，
ＡＭ７に所定の定電圧が印加されるようになる。このイ
ンバータ１０およびフリップフロップ回路１１へ印加さ
れる電圧は第２図（Ｂ）に示すように給電再開後一定の
遅れ時間が経過した後所定の電圧値となり、この２つの
回路は作動可能となる。
一方、バッテリ電圧は抵抗Ｒｓ、■１４により分圧サレ
コンデンサＣ２を充電する。このコンデンサＣ２の端子
電圧すなわち第１図中す点の電圧は、第２図（ｑに示す
ように、抵抗Ｒ３，Ｒ４およびコンデンサＣ２により定
まる時定数で上昇し、インバータ１０に入力されろ。イ
ンバータ１ｏの出力、すなわち第１図中Ｃ点の電圧は第
２図（至）に示すように給電開始と同時にハイレベルと
なりフリップフロップ回路１１をセットし、その後大刀
電圧すなわちｂ点の電圧が作動電圧を越えるとローレベ
ルとなる。
コンデンサＣ２を充電する。このコンデンサＣ２の端子
電圧すなわち第１図中す点の電圧は、第２図（ｑに示す
ように、抵抗Ｒ３，Ｒ４およびコンデンサＣ２により定
まる時定数で上昇し、インバータ１０に入力されろ。イ
ンバータ１ｏの出力、すなわち第１図中Ｃ点の電圧は第
２図（至）に示すように給電開始と同時にハイレベルと
なりフリップフロップ回路１１をセットし、その後大刀
電圧すなわちｂ点の電圧が作動電圧を越えるとローレベ
ルとなる。
このフリップフロッグ回路１１の出力である第１図中ｄ
点の電圧は第２図（匂に示すように給電再開とほぼ同時
にハイレベルとなり、ｌ１０２に入力される。ここにお
いて、イグニッションスイッチ５がオンとなると電源回
路６はまずマイクロコンピュータに給電を開始し、その
後１ｏｏミリ秒程のディレィをかけた後抵抗′ＥＬ５を
介しコンデンサＣ３の充電を開始する（第２図（Ｆ）
、 （Ｇｌ参照）。
点の電圧は第２図（匂に示すように給電再開とほぼ同時
にハイレベルとなり、ｌ１０２に入力される。ここにお
いて、イグニッションスイッチ５がオンとなると電源回
路６はまずマイクロコンピュータに給電を開始し、その
後１ｏｏミリ秒程のディレィをかけた後抵抗′ＥＬ５を
介しコンデンサＣ３の充電を開始する（第２図（Ｆ）
、 （Ｇｌ参照）。
これにより、スリップフロップ回路１１のリセット端子
電圧つまり第１図中ｅ点の電圧は第２図（転）に示すよ
うに抵抗Ｒｓおよびコンデンサｃ３により定まる時定数
で上昇し、電源投入後所定時間が経過してリセット電圧
に達するとフリップフロップ回路１１をリセットして（
第２図（匂参照）その出力をローレベルに−ｊる。
電圧つまり第１図中ｅ点の電圧は第２図（転）に示すよ
うに抵抗Ｒｓおよびコンデンサｃ３により定まる時定数
で上昇し、電源投入後所定時間が経過してリセット電圧
に達するとフリップフロップ回路１１をリセットして（
第２図（匂参照）その出力をローレベルに−ｊる。
ツマリ、給電再開後最初のマイクロコンピュータ作動の
ためのイグニッションスイッｆ５：＃７後所定時間（第
２図においてＴｌで示される時間）はフリップフロップ
回路１１の出方電圧はハイレベルにあることになる。一
方、給電再開後２回目以Ｒのマイクロコンピュータ作動
のためのイグニッションスイッチ「オン後所定時間（第
２図においてＴ２で示される時間）内におけるフリップ
フロック回路１１の出方電圧は、すでに最初のイグニッ
ションスイッチ５オンによりリセットされているためロ
ーレベルとなる。
ためのイグニッションスイッｆ５：＃７後所定時間（第
２図においてＴｌで示される時間）はフリップフロップ
回路１１の出方電圧はハイレベルにあることになる。一
方、給電再開後２回目以Ｒのマイクロコンピュータ作動
のためのイグニッションスイッチ「オン後所定時間（第
２図においてＴ２で示される時間）内におけるフリップ
フロック回路１１の出方電圧は、すでに最初のイグニッ
ションスイッチ５オンによりリセットされているためロ
ーレベルとなる。
ココテ、イグニッションスイッチ５オン後、前記所定時
間（第２図中”１ｔＴ２で示される時間）内にＣＰＵ１
の信号検出手段によりフリップフロツノ回路１１の出方
電圧を検出し、それがハイレベルにあればＲＡＭの記憶
内容が破壊されており、一方、ローレベルにあればＲＡ
Ｍの記憶内容が破壊されていないと判断することができ
る。
間（第２図中”１ｔＴ２で示される時間）内にＣＰＵ１
の信号検出手段によりフリップフロツノ回路１１の出方
電圧を検出し、それがハイレベルにあればＲＡＭの記憶
内容が破壊されており、一方、ローレベルにあればＲＡ
Ｍの記憶内容が破壊されていないと判断することができ
る。
これによりＲＡＭの記憶内容か破壊されていると判断さ
れた場合には、マイクロコンピュータはＲＡＭ内のデー
タを初期値とすることな（新たに初期値を設定して作動
するため、誤ったデータに基づく誤作動が防止される。
れた場合には、マイクロコンピュータはＲＡＭ内のデー
タを初期値とすることな（新たに初期値を設定して作動
するため、誤ったデータに基づく誤作動が防止される。
本実施例では、必要な手段を電気回路で構成したが、こ
れらの手段を不揮発性のメモリに記憶させたプログラム
で作動する第２のマイクロコンビエータにより構成して
もよい。
れらの手段を不揮発性のメモリに記憶させたプログラム
で作動する第２のマイクロコンビエータにより構成して
もよい。
く効 果〉
以上説明したように本発明では、車載マイクロコンピュ
ータの電源投入時にＲＡＭの記憶内容が破壊されている
場合には信号を発するようなバックアップ確認装置を構
成したから、この信号を検出して対応した処置を取るこ
とが可能となり、車載マイクロコンピュータが誤ったデ
ータに基ツキ作動することが防止され、確実なコンピュ
ータ制御がなされるようになる。
ータの電源投入時にＲＡＭの記憶内容が破壊されている
場合には信号を発するようなバックアップ確認装置を構
成したから、この信号を検出して対応した処置を取るこ
とが可能となり、車載マイクロコンピュータが誤ったデ
ータに基ツキ作動することが防止され、確実なコンピュ
ータ制御がなされるようになる。
第１図は本発明の一実施例を示す回路図、第２図囚〜■
はそれぞれ第１図に示す各点における電圧または状態の
変化を示すタイムチャートである。 １・・・ＣＰＵ ２・・・工１０ ３・・・ＲＯＭ
４・・・バッテリ ６・・・電源回路 ７・・・Ｒ
ＡＭ８・・・バックアップ電源回路 １０・・・イン
バータ１１・・・フリップフロップ回路 Ｒ５・・・
抵抗Ｃ８・・・コンデンサ 特許出願人 日本電子機器株式会社 代理人 弁理士 笹 島 富二雄
はそれぞれ第１図に示す各点における電圧または状態の
変化を示すタイムチャートである。 １・・・ＣＰＵ ２・・・工１０ ３・・・ＲＯＭ
４・・・バッテリ ６・・・電源回路 ７・・・Ｒ
ＡＭ８・・・バックアップ電源回路 １０・・・イン
バータ１１・・・フリップフロップ回路 Ｒ５・・・
抵抗Ｃ８・・・コンデンサ 特許出願人 日本電子機器株式会社 代理人 弁理士 笹 島 富二雄
Claims (1)
- マイクロコンピュータのＲＡＭにバッテリからバックア
ップ電源回路を介して給電することによりデータを保持
するメモリバックアップ装置を有する車載マイクロコン
ピュータにおいて、該車載マイクロコンピュータにバッ
テリを接続した時点から最初の該車載マイクロコンピュ
ータ電源投入後所定時間が経過するまでの期間信号を発
する信号発信手段と、該車載マイクロコンピュータの電
源投入時に前記信号が発信されているか否かを検出する
信号検出手段とを有することを特徴とする車載マイクロ
コンピュータのメモリバックアップ装置におけるバック
アップ確認装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073062A JPS59200323A (ja) | 1983-04-27 | 1983-04-27 | 車載マイクロコンピユ−タのメモリバツクアツプ装置におけるバツクアツプ確認装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073062A JPS59200323A (ja) | 1983-04-27 | 1983-04-27 | 車載マイクロコンピユ−タのメモリバツクアツプ装置におけるバツクアツプ確認装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59200323A true JPS59200323A (ja) | 1984-11-13 |
| JPH0227684B2 JPH0227684B2 (ja) | 1990-06-19 |
Family
ID=13507484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073062A Granted JPS59200323A (ja) | 1983-04-27 | 1983-04-27 | 車載マイクロコンピユ−タのメモリバツクアツプ装置におけるバツクアツプ確認装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200323A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415819A (en) * | 1987-07-09 | 1989-01-19 | Oki Electric Ind Co Ltd | Resetting system from power-down mode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818725A (ja) * | 1981-07-28 | 1983-02-03 | Toshiba Corp | 半導体記憶装置 |
-
1983
- 1983-04-27 JP JP58073062A patent/JPS59200323A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818725A (ja) * | 1981-07-28 | 1983-02-03 | Toshiba Corp | 半導体記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415819A (en) * | 1987-07-09 | 1989-01-19 | Oki Electric Ind Co Ltd | Resetting system from power-down mode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227684B2 (ja) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02100416A (ja) | 電子装置 | |
| US6256226B1 (en) | Eeprom write device | |
| JPS59200323A (ja) | 車載マイクロコンピユ−タのメモリバツクアツプ装置におけるバツクアツプ確認装置 | |
| JPH0460245B2 (ja) | ||
| EP0785508A2 (en) | Method of controlling data writing into on-board microcomputer | |
| JPS593524A (ja) | リセツト動作制御方式 | |
| JPS5816318A (ja) | マイクロコンピユ−タ用安定化電源装置 | |
| JP3662409B2 (ja) | 電源監視回路及びその電源監視方法 | |
| JPH0142002B2 (ja) | ||
| JPS5935918Y2 (ja) | 電源供給制御装置 | |
| JP2000181698A (ja) | 制御プログラム書換システム | |
| JPH09213088A (ja) | エンジン制御装置 | |
| JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
| JP3924945B2 (ja) | 電子制御装置 | |
| JPH06259982A (ja) | フラッシュｒｏｍの書換方法及び書換装置 | |
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| JPS6132438Y2 (ja) | ||
| JPS633005Y2 (ja) | ||
| JP4655398B2 (ja) | バックアップ機能を備えた車両用制御装置 | |
| JP3034741B2 (ja) | 電源バックアップ装置 | |
| JPH01114338A (ja) | 誤動作防止装置 | |
| JPH1151661A (ja) | 車両用ナビゲーション装置 | |
| JPH08205424A (ja) | バックアップ給電回路 | |
| JPH09152994A (ja) | 電源オフ検出回路 | |
| JPS6142001A (ja) | 自動車用制御装置の誤動作防止装置 |