JPS59200325A - 割込処理方式 - Google Patents
割込処理方式Info
- Publication number
- JPS59200325A JPS59200325A JP7320183A JP7320183A JPS59200325A JP S59200325 A JPS59200325 A JP S59200325A JP 7320183 A JP7320183 A JP 7320183A JP 7320183 A JP7320183 A JP 7320183A JP S59200325 A JPS59200325 A JP S59200325A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- interrupt
- interruption
- mode
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は割込処理方式に係り、特に1つの割込に複数の
モードが存在し、各モードに応じた処理を行う割込処理
方式に関する。
モードが存在し、各モードに応じた処理を行う割込処理
方式に関する。
(b) 技術の背景
処理装置と、複数の下位装置(例えば入出力装置)とを
具えたデータ処理システムにおいては。
具えたデータ処理システムにおいては。
下位装置からの割込みという形で、処理装置に対する処
理要求、処理終了通知等を行よう構成されている。また
、下位装置からの割込に対する処理を更に各段階(モー
ド)に分割し、処理装置による時分割処理の効率化を図
ることも行なわれている。
理要求、処理終了通知等を行よう構成されている。また
、下位装置からの割込に対する処理を更に各段階(モー
ド)に分割し、処理装置による時分割処理の効率化を図
ることも行なわれている。
(C) 従来技術と問題点
従来1割込処理を行う処理装置側の構成として。
例えば第1図に示すように、処理装置(以下cpUと称
する)lに供給される割込信号の種類を判別する割込制
御部(PIC)2が設けられる。割込制御部2は、゛割
込信号の種類(例えは割込を発生した下位装置の種類)
を判別して、CPUIの実行すべき割込処理を指示する
。
する)lに供給される割込信号の種類を判別する割込制
御部(PIC)2が設けられる。割込制御部2は、゛割
込信号の種類(例えは割込を発生した下位装置の種類)
を判別して、CPUIの実行すべき割込処理を指示する
。
第2図は、CPUIに対して割込処理を指示するための
割込ベクタテーブルを示す。この割込へフタテーブル3
には1割込信号の種類に応じた格納部Vec O,−
Vec nが備えられる。
割込ベクタテーブルを示す。この割込へフタテーブル3
には1割込信号の種類に応じた格納部Vec O,−
Vec nが備えられる。
そしてこの各格納部Vec O〜Vec nには。
CPUIの実行すべき割込処理を指示するアドレス情報
が格納されている。
が格納されている。
しかして、CPUIに対する割込が発生した場合、第3
図のフローチャートに示す如く、まず割込制御部2から
CPUIに対して割込要求IRQが出力される。この要
求IRQに対してCPUIからの応答IACKが返送さ
れる。すると割込制御部2は2発生した割込に対応する
割込へフタテーブル3上の1つの格納部Vec iを
示すベクタアドレスVAを出力する。これによりCPU
Iは、ベクタアドレスVAで示されるテーブル3上の格
納部Vec iに格納されるアドレス情報を読出す。
図のフローチャートに示す如く、まず割込制御部2から
CPUIに対して割込要求IRQが出力される。この要
求IRQに対してCPUIからの応答IACKが返送さ
れる。すると割込制御部2は2発生した割込に対応する
割込へフタテーブル3上の1つの格納部Vec iを
示すベクタアドレスVAを出力する。これによりCPU
Iは、ベクタアドレスVAで示されるテーブル3上の格
納部Vec iに格納されるアドレス情報を読出す。
この結果、読出したアドレス情報で示されるメモリ上の
割込処理プログラムを読出して実行することになる。
割込処理プログラムを読出して実行することになる。
しかしながら、上述した如く、1つの割込に対して複数
の処理モードが存在する場合、上述した割込処理フロー
においては、CPUIがテーブル3で示された割込処理
の中で、この割込のモード判別を行い5判別結果に応じ
た処理ルーチンに移るように構成されていた。この結果
、同一の割込に対してその都度モード判別を行うことが
重複して行なわれることになり、CPUIの割込処理の
効率上好ましいものではなかった。
の処理モードが存在する場合、上述した割込処理フロー
においては、CPUIがテーブル3で示された割込処理
の中で、この割込のモード判別を行い5判別結果に応じ
た処理ルーチンに移るように構成されていた。この結果
、同一の割込に対してその都度モード判別を行うことが
重複して行なわれることになり、CPUIの割込処理の
効率上好ましいものではなかった。
(d) 発明の目的
本発明は、上述した従来の不都点を解消すべく。
処理装置による割込処理の迅速化を図ることが可能な割
込処理方式を提供することを目的としている。
込処理方式を提供することを目的としている。
(el 発明の構成
上記目的を達成するため1本発明においては。
下位装置からの割込を待つ時間を利用して1割込信号が
発せられる前に、予め処理装置側でその割込に対するモ
ードを判別し、且つ判別したモードに応じた割込処理を
示すアドレス情報をヘクタテーブル内に格納しておくよ
うにしたものであある。
発せられる前に、予め処理装置側でその割込に対するモ
ードを判別し、且つ判別したモードに応じた割込処理を
示すアドレス情報をヘクタテーブル内に格納しておくよ
うにしたものであある。
以下、実施例を用いて本発明を詳述する。
(fl 発明の実施例
第4図は本発明の割込処理方式が適用されるシステムの
一実施例を示す図、第5図は実施例動作を示すフローチ
ャートである。
一実施例を示す図、第5図は実施例動作を示すフローチ
ャートである。
第4図中、第1図及び第2図と同一部分には同一、符号
で示すものであり、4は主メモリ、5は共通ハス、6は
ディスク制御部、7は磁気ディスク装置である。
で示すものであり、4は主メモリ、5は共通ハス、6は
ディスク制御部、7は磁気ディスク装置である。
本実施例においては、ディスク制御部6がらの−割込に
対するCPUIの割込処理動作を示すものである。
対するCPUIの割込処理動作を示すものである。
即ちcpuiからディスク装置7へのアクセス動作とし
て。
て。
■ シーク起動命令を発する。
■ セクタサーチ命令を発する。
■ リード/ライトコマンド命令を発する。
の各々をディスク制御部6へ発する処理が行なわれる。
一方ディスク制御部6は、CPUIがらの上記各命令■
〜■に対する処理を実行して終了する毎に、CPUIへ
割込信号intを発するよう構成さている。この割込信
号intは2割込制御部2によってその割込種類を判別
され9割込ベクタテーブル3上のアドレス情報格納部V
ecQ。
〜■に対する処理を実行して終了する毎に、CPUIへ
割込信号intを発するよう構成さている。この割込信
号intは2割込制御部2によってその割込種類を判別
され9割込ベクタテーブル3上のアドレス情報格納部V
ecQ。
Vecl、 −の情報によりCPUIの実行すべき処
理が決定される事は記述した通りである。
理が決定される事は記述した通りである。
従来においては、テーブル3上格納部(例えばVecO
)で示される主メモリ4上のアドレス位置に記憶される
割込処理ルーチンの中で2割込信号のモード判別が行な
われていた。即ちこの場合。
)で示される主メモリ4上のアドレス位置に記憶される
割込処理ルーチンの中で2割込信号のモード判別が行な
われていた。即ちこの場合。
チャネル制御部6がらの割込が上記■〜■のどの処理モ
ードに対して行なわれたものかを割込処理の中で判別し
ていた。換言すれば2割込処理ルーチンの中で2割込に
対する次の処理を判別して。
ードに対して行なわれたものかを割込処理の中で判別し
ていた。換言すれば2割込処理ルーチンの中で2割込に
対する次の処理を判別して。
各処理に対応する処理ルーチンへ再びジャンプすること
が行なわれていた。この結果、ディスク制御部6の割込
みが発生する毎に、モート判別を繰返すことになり、処
理の遅延化を招くものであった。本実施例においては、
第5図のフローチャートに示すように、上記割込に対す
るモード判別を予めCPU1によって行うものである。
が行なわれていた。この結果、ディスク制御部6の割込
みが発生する毎に、モート判別を繰返すことになり、処
理の遅延化を招くものであった。本実施例においては、
第5図のフローチャートに示すように、上記割込に対す
るモード判別を予めCPU1によって行うものである。
これは。
ディスク制御部6に対する処理が予め定まっており9割
込発生に対する処理モードが一義的に決定される点に着
目したものである。以下第5図のフローチャートを基に
本実施例の動作を説明する。
込発生に対する処理モードが一義的に決定される点に着
目したものである。以下第5図のフローチャートを基に
本実施例の動作を説明する。
ディスク装置7へのアクセス処理を行う必要が生じた場
合、CPUIは上記■〜■の処理手順に従って、まず共
通バス5を介してディスク制御部6ヘシーク起動命令を
発する。シーク起動命令を発した後、CPUIは、モー
ド判別を行う。即ち。
合、CPUIは上記■〜■の処理手順に従って、まず共
通バス5を介してディスク制御部6ヘシーク起動命令を
発する。シーク起動命令を発した後、CPUIは、モー
ド判別を行う。即ち。
ディスク制御部6からの割込信号intが生じた場合に
次に行うべき処理モードを判別する。この場合、上記■
の処理を行うものである。この判別結果に基きCPUI
は、メモリ4上に設けられる割込ベクタテーブル3の該
当格納部(この場合■eco)のアドレス情報を、上記
■のセクタサーチ命令を発する処理を指示するアドレス
値に書換える。尚、テーブル3の各格納部VecQ、V
ec1.− は割込の種類(割込を発した入出力装置の
種類)に応じて設られる。従って、同一装置からの割込
み信号に対しては2割込制御部2から同一ベクタアドレ
スが発せられることは云うまでもない。
次に行うべき処理モードを判別する。この場合、上記■
の処理を行うものである。この判別結果に基きCPUI
は、メモリ4上に設けられる割込ベクタテーブル3の該
当格納部(この場合■eco)のアドレス情報を、上記
■のセクタサーチ命令を発する処理を指示するアドレス
値に書換える。尚、テーブル3の各格納部VecQ、V
ec1.− は割込の種類(割込を発した入出力装置の
種類)に応じて設られる。従って、同一装置からの割込
み信号に対しては2割込制御部2から同一ベクタアドレ
スが発せられることは云うまでもない。
格納部VecOのアドレスを書換えた後、 epul
はディスク制御部6或いは図示省略した他の入出力装置
からの割込を待つ状態に入る。その後シーク起動命令を
実行完了したディスク制御部6が割込信号intを出力
する。するとCPUIは。
はディスク制御部6或いは図示省略した他の入出力装置
からの割込を待つ状態に入る。その後シーク起動命令を
実行完了したディスク制御部6が割込信号intを出力
する。するとCPUIは。
割込制御部2より与えられるベクタアドレスVAによっ
て示されるテーブル3上の格納部(この場合■eCO)
を参照する。この結果、格納部VecOで示されるアド
レスの処理を実行する。即ちCPUIは、上記■の処理
を直ちに行い2ディスク制御部6ヘセクタサーチ命令を
発することができる。以上の如く2本実施列によれば1
割込待ぢ状態の時間を用いて、入出力装置からの割込み
に対する各モード毎の処理を予め片息することができる
。この結果、従来割込発生後に重複して行っていたモー
ド判別処理の時間を省くことができ。
て示されるテーブル3上の格納部(この場合■eCO)
を参照する。この結果、格納部VecOで示されるアド
レスの処理を実行する。即ちCPUIは、上記■の処理
を直ちに行い2ディスク制御部6ヘセクタサーチ命令を
発することができる。以上の如く2本実施列によれば1
割込待ぢ状態の時間を用いて、入出力装置からの割込み
に対する各モード毎の処理を予め片息することができる
。この結果、従来割込発生後に重複して行っていたモー
ド判別処理の時間を省くことができ。
割込処理の高速化を図ることができる。
(6)発明の効果
以上詳述した如く本発明によれば、処理装置による割込
処理の時間を短縮でき、ひいてはシステム全体の処理効
率を向上させることができる。
処理の時間を短縮でき、ひいてはシステム全体の処理効
率を向上させることができる。
第1図及至第3図は従来から用いられる割込処理動作を
説明する図、第4図は本発明が通用されるシステムの一
実施例を示す図、第5図は第4図実施例の動作を示すフ
ローチャートである。1はCPU (処理装置)、2は
割込制御部、3は割込ベクタテーブル、6はディスク制
御部である。 第1図 第2図 第3■ 第4図 第5図
説明する図、第4図は本発明が通用されるシステムの一
実施例を示す図、第5図は第4図実施例の動作を示すフ
ローチャートである。1はCPU (処理装置)、2は
割込制御部、3は割込ベクタテーブル、6はディスク制
御部である。 第1図 第2図 第3■ 第4図 第5図
Claims (1)
- 【特許請求の範囲】 処理装置と、該処理装置へ供給される割込信号に対する
割込処理を指示する指示情報が格納される格納部とを有
し、該処理装置は、該格納部の指示情報を参照すること
により該指示情報で示される割込処理を実行するととも
に、該割込信号には複数の処理モードが存在し、該処理
モードに応じた割込処理を実行する割込処理システムに
おいて。 前記処理装置は1割込信号が供給される前に該割込信号
の有する処理モードを判別するよう構成し。 判別した処理モードに応じた割込処理を示す指示情報を
前記格納部に格納するようにしたことを特徴とする割込
処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320183A JPS59200325A (ja) | 1983-04-26 | 1983-04-26 | 割込処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320183A JPS59200325A (ja) | 1983-04-26 | 1983-04-26 | 割込処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200325A true JPS59200325A (ja) | 1984-11-13 |
Family
ID=13511292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7320183A Pending JPS59200325A (ja) | 1983-04-26 | 1983-04-26 | 割込処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200325A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61282936A (ja) * | 1985-06-07 | 1986-12-13 | Sharp Corp | マイクロプロセツサのベクタ割込み方式 |
-
1983
- 1983-04-26 JP JP7320183A patent/JPS59200325A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61282936A (ja) * | 1985-06-07 | 1986-12-13 | Sharp Corp | マイクロプロセツサのベクタ割込み方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59200325A (ja) | 割込処理方式 | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JP2846760B2 (ja) | プログラマブルコントローラ | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPH06324861A (ja) | Cpu制御システム及び制御方法 | |
| JP2584528Y2 (ja) | 情報処理装置 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPH0465723A (ja) | 割込処理方法 | |
| JPS5947626A (ja) | 即時復帰型入出力ドライバ | |
| JPH01226061A (ja) | 中央処理装置割込み方式 | |
| JPS60176144A (ja) | レジスタフアイル装置 | |
| JPS6394339A (ja) | 仮想計算機システム | |
| JPS6072029A (ja) | 命令処理方式 | |
| JPS6010342A (ja) | 汎用レジスタのリロ−ド制御方式 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPH04113432A (ja) | 仮想記憶制御方法 | |
| JPS60196847A (ja) | マイクロプログラム制御方式 | |
| JPH01251375A (ja) | 磁気ディスク制御装置 | |
| JPS6136253B2 (ja) | ||
| JPH0424733B2 (ja) | ||
| JPH05274091A (ja) | 磁気テープ装置 | |
| JPS63132368A (ja) | マルチプロセサの割込み方式 | |
| JPS6175942A (ja) | デイスクキヤツシユ制御方式 | |
| JPH01318128A (ja) | キャッシュ・エラー処理方式 |