JPS6010342A - 汎用レジスタのリロ−ド制御方式 - Google Patents
汎用レジスタのリロ−ド制御方式Info
- Publication number
- JPS6010342A JPS6010342A JP11902983A JP11902983A JPS6010342A JP S6010342 A JPS6010342 A JP S6010342A JP 11902983 A JP11902983 A JP 11902983A JP 11902983 A JP11902983 A JP 11902983A JP S6010342 A JPS6010342 A JP S6010342A
- Authority
- JP
- Japan
- Prior art keywords
- register
- general
- program
- data
- purpose register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は情報処理装置において、割勺込みによって走行
プログラムが交替する場合の、新たに走行するプログラ
ムが使用する汎用レジスタのデータのりロードの制御に
関するものである。
プログラムが交替する場合の、新たに走行するプログラ
ムが使用する汎用レジスタのデータのりロードの制御に
関するものである。
（２）従来技術と問題点
情報処理装置において、あるプログラムが走行中に該プ
ログラムによる処理より優先度が高い割ｐ込みが発生し
たときには、該プログラムの走行を一旦中断して、割り
込みの処理のためのプログラムを走行させる。そして該
割力込みの処理が終了したとき先に中断したプログラム
を再び走行させる。
ログラムによる処理より優先度が高い割ｐ込みが発生し
たときには、該プログラムの走行を一旦中断して、割り
込みの処理のためのプログラムを走行させる。そして該
割力込みの処理が終了したとき先に中断したプログラム
を再び走行させる。
このような走行プログラムの交替に際しては、その都度
、それまで走行していたグログラノ・が使用していた汎
用レジスタの内容を、メモリ上の一定の場所に退避して
おいて、該プログラムが再び走行するときに、該退避場
所から読み出したデータを汎用レジスタに格納すると云
う制御が行なわれる。
、それまで走行していたグログラノ・が使用していた汎
用レジスタの内容を、メモリ上の一定の場所に退避して
おいて、該プログラムが再び走行するときに、該退避場
所から読み出したデータを汎用レジスタに格納すると云
う制御が行なわれる。
また、前記割シ込みを処理するプログラムも同様に、予
めセットしたメモリ上の汎用レジスタのデータ格納領域
のデータを読み出して汎用レジスタに格納して走行を開
始する。
めセットしたメモリ上の汎用レジスタのデータ格納領域
のデータを読み出して汎用レジスタに格納して走行を開
始する。
そのためメモリ上に処理の優先度ごとに汎用レジスタの
内容を退避する専用の領域を持つＯ 第１図は、汎用レジスタと退避領域との関係を示す図で
１は汎用レジスタ群、２は退避用のメモリを示しておｐ
、ＧＲ・〜Ｇ Ｒｎはそれぞれレジスタ番号あるいは、
該当するレジスタの内容を退避する領域であって、レベ
ルθ〜レベルｎはプログラムの走行レベルを表わしてお
り、番号が若い程優先度が高いことを示している。
内容を退避する専用の領域を持つＯ 第１図は、汎用レジスタと退避領域との関係を示す図で
１は汎用レジスタ群、２は退避用のメモリを示しておｐ
、ＧＲ・〜Ｇ Ｒｎはそれぞれレジスタ番号あるいは、
該当するレジスタの内容を退避する領域であって、レベ
ルθ〜レベルｎはプログラムの走行レベルを表わしてお
り、番号が若い程優先度が高いことを示している。
第１図において、割り込みの発生などにより走行中のプ
ログラムが使用していた汎用レジスタ群１の内容を退庁
用のメモリ２の該当するレベルの領域に退避するときは
、常に汎用レジスタＧＲＯを先頭にレジスタ番号の若い
順に該当する頌城にデータを移送する。また、退避用の
メモリ２の前記割シ込みを処理するプログラムの走行レ
ベルに相当する偽域から、データを汎用レジスタに格納
するときもＧＲＯを先頭にレジスタ番号の若い順に移送
が行なわれる。
ログラムが使用していた汎用レジスタ群１の内容を退庁
用のメモリ２の該当するレベルの領域に退避するときは
、常に汎用レジスタＧＲＯを先頭にレジスタ番号の若い
順に該当する頌城にデータを移送する。また、退避用の
メモリ２の前記割シ込みを処理するプログラムの走行レ
ベルに相当する偽域から、データを汎用レジスタに格納
するときもＧＲＯを先頭にレジスタ番号の若い順に移送
が行なわれる。
これらのデータ移送は、走行するプログラムの命令実行
とけ別に独立して行なわれるものであるが、プログラム
が使用する汎用レジスタのデータが格納されるまではプ
ログラムが走行することが田来ないので、割ｐ込みの場
合などで、最初に使用する汎用レジスタが０番で無い場
合には、該汎用レジスタへのデータ格納が終了するまで
の間、プログラムが待っていなければならず４、そのた
め処理時間が遅くなると云う欠点があった。
とけ別に独立して行なわれるものであるが、プログラム
が使用する汎用レジスタのデータが格納されるまではプ
ログラムが走行することが田来ないので、割ｐ込みの場
合などで、最初に使用する汎用レジスタが０番で無い場
合には、該汎用レジスタへのデータ格納が終了するまで
の間、プログラムが待っていなければならず４、そのた
め処理時間が遅くなると云う欠点があった。
（３）発明の目的
本発明は上記従来の欠点に鑑み割シ込み発生時、該割シ
込み処理プログラムの起動を迅速に行なう方式を提供す
ることを目的としている。
込み処理プログラムの起動を迅速に行なう方式を提供す
ることを目的としている。
（４）発明の構成
そして、この目的は本発明によれば特許請求の範囲に記
載のとおシ、複数の汎用レジスタの内容を退避するため
の記憶領域をプログラムの走行レベルごとに各汎用レジ
スタに対応して設け、プログラム走行中に該プログラム
の走行レベルより高い優先度を有する処理の割り込みを
生じたとき、又、割９込み処理が終了し優先度の高い走
行レベルより継続状態になっている優先度の低いレベル
へ復旧するとき全汎用レジスタの内容を該プログラムの
走行レベルに対応する前記記憶領域に退避すると共に、
前記割り込みを処理するプログラムの走行レベル又は復
旧後継続状態になっているレベルに対応する記憶領域か
ら読み出したデータを汎用レジスタに格納して、処理を
行なう方式の情報処理装置において、割シ込み又は復旧
を生じたとき、該割り込みの処理プログラム又は復旧後
継続状態になっているプログラムが最初に使用する汎用
レジスタのデータを他に優先して該汎用レジスタに格納
することを特徴とする汎用レジスタのりロード制御方式
によシ達成される。
載のとおシ、複数の汎用レジスタの内容を退避するため
の記憶領域をプログラムの走行レベルごとに各汎用レジ
スタに対応して設け、プログラム走行中に該プログラム
の走行レベルより高い優先度を有する処理の割り込みを
生じたとき、又、割９込み処理が終了し優先度の高い走
行レベルより継続状態になっている優先度の低いレベル
へ復旧するとき全汎用レジスタの内容を該プログラムの
走行レベルに対応する前記記憶領域に退避すると共に、
前記割り込みを処理するプログラムの走行レベル又は復
旧後継続状態になっているレベルに対応する記憶領域か
ら読み出したデータを汎用レジスタに格納して、処理を
行なう方式の情報処理装置において、割シ込み又は復旧
を生じたとき、該割り込みの処理プログラム又は復旧後
継続状態になっているプログラムが最初に使用する汎用
レジスタのデータを他に優先して該汎用レジスタに格納
することを特徴とする汎用レジスタのりロード制御方式
によシ達成される。
（５）発明の実施例
第２図は、本発明の１実施例を示すブロック図であって
１／、２Ｆは第１図と同様であり、３は書き込み用アド
レスレジスタ、４は読み出シ用アドレスレジスタ、５は
＋１回路、６．７．８はワークレジスタ、９は命令アド
レスレジスタ、１０は演算器、１１は主記憶アクセス用
アドレスレジスタ、１２は主記憶への接続端子、１３は
入力端子である。入力端子３３は命令レジスタに接続さ
れる。
１／、２Ｆは第１図と同様であり、３は書き込み用アド
レスレジスタ、４は読み出シ用アドレスレジスタ、５は
＋１回路、６．７．８はワークレジスタ、９は命令アド
レスレジスタ、１０は演算器、１１は主記憶アクセス用
アドレスレジスタ、１２は主記憶への接続端子、１３は
入力端子である。入力端子３３は命令レジスタに接続さ
れる。
第２図において、割り込み処理プログラムの先頭命令が
読み出されて命令レジスタにセットされると、そのオペ
ランド欄からレジスタ番号が読み出されて入力端子１３
を経由して読み出し用アドレスレジスタ４にセットサれ
る。そして退避用メモリ２′の該当するレベルの領域の
該レジスタ番号に対応する区画のデータを読み出す。読
み出し用アドレスレジスタ４にセットされたレジスタ酢
号は更に書き込み用アドレスレジスタ５にセットされ、
これに従って、先に読み出され之データが汎用レジスタ
群１′の中のＦｊｋ ”Ｉする番号の汎用レジスタに格
納される。以降＋１回路５によシ読み出しアドレスレジ
スタ４の内容（レジスタ番号）が歩進され、次々と前記
動作を繰シ返すことにより汎用レジスタ群１１内の全汎
用レジスタの内容が格納される（アドレスレジスタ４の
値が最大値に達し１反ときは％０〃に戻υ更に歩進して
最初にセットされたレジスタ番号の直前のレジスタ番号
の汎用レジスタにデータをセットした時点で一連の動作
を終るメこの間に、前記割り込み処理プログラムは、最
初の汎用レジスタのデータが格納され比時点で直ちに走
行を開始する（汎用レジスタのデータの格納や迎避とプ
ログラムの実行は別個のハードウェアによっているので
並行しての動作が可能である）。
読み出されて命令レジスタにセットされると、そのオペ
ランド欄からレジスタ番号が読み出されて入力端子１３
を経由して読み出し用アドレスレジスタ４にセットサれ
る。そして退避用メモリ２′の該当するレベルの領域の
該レジスタ番号に対応する区画のデータを読み出す。読
み出し用アドレスレジスタ４にセットされたレジスタ酢
号は更に書き込み用アドレスレジスタ５にセットされ、
これに従って、先に読み出され之データが汎用レジスタ
群１′の中のＦｊｋ ”Ｉする番号の汎用レジスタに格
納される。以降＋１回路５によシ読み出しアドレスレジ
スタ４の内容（レジスタ番号）が歩進され、次々と前記
動作を繰シ返すことにより汎用レジスタ群１１内の全汎
用レジスタの内容が格納される（アドレスレジスタ４の
値が最大値に達し１反ときは％０〃に戻υ更に歩進して
最初にセットされたレジスタ番号の直前のレジスタ番号
の汎用レジスタにデータをセットした時点で一連の動作
を終るメこの間に、前記割り込み処理プログラムは、最
初の汎用レジスタのデータが格納され比時点で直ちに走
行を開始する（汎用レジスタのデータの格納や迎避とプ
ログラムの実行は別個のハードウェアによっているので
並行しての動作が可能である）。
（６）発明の効果
環上詳細に説明したように本発明の方式（てよれば、情
報処理装置において、割シ込みの処理のため走行プログ
ラムが交替する場合の汎用レジスタのデータの入れ替え
に際して、現汎用レジスタの内容の退避後、新たに走行
するプログラムが最初に使用する汎用レジスタのデータ
を他に優先して該当する汎用レジスタに格納するので、
該プログラムは直ちに走行することが可能となる。従っ
て従来のプログラム交替時の汎用レジスタへの画一的な
データ格納方式に比し、待ち合わせ時間が大幅に短縮さ
れるから、処理時間の迅速化が図れるので効果は犬であ
る。
報処理装置において、割シ込みの処理のため走行プログ
ラムが交替する場合の汎用レジスタのデータの入れ替え
に際して、現汎用レジスタの内容の退避後、新たに走行
するプログラムが最初に使用する汎用レジスタのデータ
を他に優先して該当する汎用レジスタに格納するので、
該プログラムは直ちに走行することが可能となる。従っ
て従来のプログラム交替時の汎用レジスタへの画一的な
データ格納方式に比し、待ち合わせ時間が大幅に短縮さ
れるから、処理時間の迅速化が図れるので効果は犬であ
る。
４、 図１ωの簡単な翳引１
とＮｉ１５２ｉｉ、汎）ｉ、Ｉ ｌ／レジスタ退３．ｉ
′！：領域との関係を示ずＥト１、εＦ（、図ｅコ１、
本発明の１実相例を示すブロック−１である。
′！：領域との関係を示ずＥト１、εＦ（、図ｅコ１、
本発明の１実相例を示すブロック−１である。
１．１′・・・・・・汎用レジスタオ「、２．２′・・
・・・・退避用のメモリ、５・・・・・・書き込み川下
ドレスレジスタ、４・・・・・・ｎ′Ｊ＋’ｒみ出し用
アドレス１／ジスタ、５四・・＋１回路、６．７．８・
・・・・・ワークレジスタ、？・・・・・命令アドレス
レジスタ、１ｏ・・・・・・ｉｊｆ’ｆＪ、器、１１・
・・・・・主記憶アクセス用アドレス１／ジスタ、１２
・・・・・・′ＦＥ記憶への接続端子、１３・・・・・
・入力端子弟 ／ 図
・・・・退避用のメモリ、５・・・・・・書き込み川下
ドレスレジスタ、４・・・・・・ｎ′Ｊ＋’ｒみ出し用
アドレス１／ジスタ、５四・・＋１回路、６．７．８・
・・・・・ワークレジスタ、？・・・・・命令アドレス
レジスタ、１ｏ・・・・・・ｉｊｆ’ｆＪ、器、１１・
・・・・・主記憶アクセス用アドレス１／ジスタ、１２
・・・・・・′ＦＥ記憶への接続端子、１３・・・・・
・入力端子弟 ／ 図
Claims (1)
- 複数の汎用レジスタの内容を退避するための記憶領域を
プログラムの走行レベルごとに各汎用レジスタに対応し
て設け、プログラム走行中に該プログラムの走行レベル
より高い優先度を有する処理の割り込みを生じたとき、
又、割り込み処理が終了し優先度の高い走行レベルよ多
継続状態になっている優先度の低いレベルへ復旧すると
き全汎用レジスタの内容を該プログラムの走行レベルに
対応する前記記憶領域に退避すると共に、前記割シ込み
を処理するプログラノ・の走行レベル又は復旧後継続状
態になっているレベルに対応する記憶領域から読み出し
たデータを汎用レジスタに格納して、処理を行なう方式
の情報処理装置において、割り込み又は復旧を生じたと
き、該割シ込みの処理プログラム又は復旧後継続状態に
なっているプログラムが最初に使用する汎用レジスタの
データを他に優先して該汎用レジスタに格納することを
特徴とする汎用レジスタのりロード制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11902983A JPS6010342A (ja) | 1983-06-30 | 1983-06-30 | 汎用レジスタのリロ−ド制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11902983A JPS6010342A (ja) | 1983-06-30 | 1983-06-30 | 汎用レジスタのリロ−ド制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010342A true JPS6010342A (ja) | 1985-01-19 |
Family
ID=14751214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11902983A Pending JPS6010342A (ja) | 1983-06-30 | 1983-06-30 | 汎用レジスタのリロ−ド制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010342A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290728A (ja) * | 1985-06-27 | 1987-04-25 | Nec Corp | 割込処理方法 |
-
1983
- 1983-06-30 JP JP11902983A patent/JPS6010342A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290728A (ja) * | 1985-06-27 | 1987-04-25 | Nec Corp | 割込処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0724013B2 (ja) | ベクトルプロセツサ | |
| JPS60214044A (ja) | マイクロコンピュ−タ | |
| JP2727023B2 (ja) | 情報処理装置 | |
| JPS6230455B2 (ja) | ||
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPS59189407A (ja) | シ−ケンス制御装置 | |
| JP2663600B2 (ja) | 制御表再配置処理方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPS5999552A (ja) | マイクロコンピユ−タ | |
| JPS63239521A (ja) | 磁気テ−プ装置のデ−タ処理方式 | |
| JPS60178547A (ja) | デ−タ処理方式 | |
| JPS6057440A (ja) | 情報処理装置 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH03127171A (ja) | ベクトル処理装置 | |
| JPS62276634A (ja) | 仮想計算機システム | |
| JPS608961A (ja) | ポインタ回路 | |
| JPS6365978B2 (ja) | ||
| JPS617976A (ja) | ベクトル演算処理装置 | |
| JPS5849897B2 (ja) | プログラム制御装置 | |
| JPS6239779B2 (ja) | ||
| JPS59160241A (ja) | プロセス起動方法 | |
| JPH0227436A (ja) | オペレーティングシステムのプロセス制御方式 | |
| JPS63239533A (ja) | 電子計算機の制御方式 | |
| JPS5862751A (ja) | デ−タ処理装置 | |
| JPS58142451A (ja) | 割込制御方式 |