JPS59200366A - Lock control system - Google Patents
Lock control systemInfo
- Publication number
- JPS59200366A JPS59200366A JP7330083A JP7330083A JPS59200366A JP S59200366 A JPS59200366 A JP S59200366A JP 7330083 A JP7330083 A JP 7330083A JP 7330083 A JP7330083 A JP 7330083A JP S59200366 A JPS59200366 A JP S59200366A
- Authority
- JP
- Japan
- Prior art keywords
- lock
- signal line
- register
- entry
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000010365 information processing Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、情報処理装置における主記憶の共有資源に対
するロック制御に関する。DETAILED DESCRIPTION OF THE INVENTION TECHNICAL FIELD The present invention relates to lock control for shared resources of main memory in an information processing apparatus.
従来技術
情報処理装置において複数のプロセスまたは複数のプロ
セッサにより非同期に同一の共有資源をアクセスする場
合には、アクセスの競合による矛盾が生じないようなロ
ック制御が必要となる。In a conventional information processing apparatus, when multiple processes or processors asynchronously access the same shared resource, lock control is required to prevent conflicts due to access conflicts.
従来のロック制御は、複数の共有資源のそれぞれにロッ
ク制御のための制御情報を有し、これに対して、 ［テ
ストアンドセット命令ｊ等でロック要求を行ない共有資
源への参照または更新はロックが成功した時のみ有効と
なる方式である。この方式では、個々の共有資源毎にロ
ック制御を行なうために、競合の可能性が極めて低くな
る。しかし、同一種類であっても個々の共有資源毎にロ
ックが必要なため制御が複雑となる。しかも、障害とな
ったロック取得中のプロセッサをシステムから取除く際
、該プロセッサが取得しているロックはアンロックしな
くてはいけないので、障害に備えてロック成功時には、
ロックに関する情報を主記憶等に格納する手続きが必要
とな９オーバヘツドが増大する。ざらに、ａツク動作と
ロックに関する情報を格納する動作の間で発生した障害
に対しては、無力であるという欠点がある。Conventional lock control has control information for lock control for each of multiple shared resources, and on the other hand, when a lock request is made using a test and set instruction, etc., references to or updates to the shared resource are locked. This method is effective only when the process is successful. In this method, lock control is performed for each individual shared resource, so the possibility of contention is extremely low. However, even if the shared resources are of the same type, locking is required for each individual shared resource, making control complicated. Furthermore, when removing a faulty processor that is currently acquiring a lock from the system, the locks that the processor has acquired must be unlocked.
This increases the overhead required to store information regarding locks in main memory or the like. In addition, it has the disadvantage that it is powerless against failures that occur between the a-lock operation and the operation that stores information about the lock.
発明の目的
本発明の目的は、上述の欠点を除去し、競合可能性が低
く、かつ障害に備える手続きのオーバヘッドを除去する
ようにしたロック制御方式を提供することにある。OBJECTS OF THE INVENTION It is an object of the present invention to eliminate the above-mentioned drawbacks, to provide a lock control scheme which has a low contention possibility and which eliminates the procedural overhead of preparing for failures.
発明の構成
本発明の方式は、
主記憶上の共有資源の排他制御を行なう情報処理装置の
ロック制御方式において、
ロック管理情報を保持するエン）ＩＪを複数有する記憶
手段と、
主記憶へのロック要求を検出する検出手段と、主記憶の
アドレスに対して一義的に前記記憶手段のエントリを指
定するエントリ指定手段と、前記検出手段の検出に６答
し前記エントリ指定手段で指定された前記記憶手段のエ
ントリに保持されているロック管理情報を読み出す読出
し手段とを含む。Structure of the Invention The method of the present invention is a lock control method for an information processing device that performs exclusive control of shared resources on a main memory, and includes a storage means having a plurality of IJs that hold lock management information, and a lock on the main memory. detection means for detecting a request; entry specification means for uniquely specifying an entry in the storage means with respect to an address in main memory; and reading means for reading lock management information held in the entry of the means.
発明の実施例
次に本発明の一実施例について図面を参照して詳細に説
明する。第１図を参照すると、本発明の一実施例は、中
央処理装置１と、ロック管理装置２と、主記憶装置３と
から構成されている。前記ロック管理装置２は、リクエ
ストコードレジスタ２１ 、！＝ ＩＪクエストアドレ
スレジスタ２２と、ロック管理記憶書込みレジスタ２３
（以後書き込みレジスタ）と、デコーダ２４と、ロック
管理記憶エントリアトレジスタ２５（エントリアドレス
レジスタノと、ロック管理記憶２６と、ロック管理記憶
読出しレジスタ２７（読み出しレジスタ〕と。Embodiment of the Invention Next, an embodiment of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, one embodiment of the present invention is comprised of a central processing unit 1, a lock management device 2, and a main storage device 3. The lock management device 2 has request code registers 21, ! = IJ Quest address register 22 and lock management memory write register 23
(hereinafter referred to as a write register), a decoder 24, a lock management memory entry register 25 (an entry address register), a lock management memory 26, and a lock management memory read register 27 (read register).
ロック状態通知回路２８とから構成されている。It is composed of a lock state notification circuit 28.
次に本実施例における動作を詳細に説明する。Next, the operation in this embodiment will be explained in detail.
中央処理装置ｌが、主記憶装置３をアクセスする場合に
は、リクエストコードは信号線１０１を介してリクエス
トコードレジスタ２１に格納され。When the central processing unit l accesses the main storage device 3, the request code is stored in the request code register 21 via the signal line 101.
信号線２１１を介して主記憶装置３に送出される。It is sent to the main storage device 3 via the signal line 211.
リクエストアドレスは、信号線１０２を介してリクエス
トアドレスレジスタ２２に格納され、信号線２１２を介
して主記憶装置３に送出される。The request address is stored in the request address register 22 via the signal line 102 and sent to the main storage device 3 via the signal line 212.
リクエストコードがロックによる排他制御を必要とする
場合、すなわち、例えば、セマフォに対するＰ動作やＶ
動作の場合には、デコーダ２４はこれを検出し信号線２
４１を介し、読み出しレジスタ２７にセットを指示する
。この時リクエストアドレスレジスタ２２の下位ｆ３
ｂｉｔ ｉｉ信号線２２２ヲ介シてエンドリアドレスレ
ジスタ２５に格納され、２５６エントリからなるロック
管理記憶２６のエントリの１つが指定され、信号線２６
１を介して読み出しレジスタ２７に送出される。以上の
動作により特定のリクエストの場合にはロヴク管理記＠
２６の複数のエントリのうちリクエストアドレスにより
一義的に指定されたエントリの内容力ｆｉみ出しレジス
タ２７に格納される。If the request code requires exclusive control by locking, for example, P operation on a semaphore or V
In the case of operation, the decoder 24 detects this and outputs the signal line 2.
41, the read register 27 is instructed to set. At this time, the lower f3 of the request address register 22
It is stored in the endreader address register 25 via the bit ii signal line 222, one of the entries in the lock management memory 26 consisting of 256 entries is specified, and the signal line 26
1 to the read register 27. Due to the above operation, in case of a specific request, Rovku management note @
The contents of the entry uniquely designated by the request address among the plurality of entries 26 are stored in the fi output register 27.
読み出しレジスタ２７に格納された情報の最上位の１ビ
ツトは信号線２７１を介し、ロック状態通知回路２８に
送出される。The most significant one bit of the information stored in the read register 27 is sent to the lock state notification circuit 28 via the signal line 271.
ロック状態通知回路２８は、信号線２７１が論理“０°
の時は、信号線２８１を介し、中央処理装置ｌおよび主
記憶装置３にロック成功を示す論理“１″が送出される
とともに、信号線２８２を介し、ロック管理記憶２６に
書き込みが指示される。この時ロック管理記憶に書き込
まれるデータは、中央処理装置ｌから信号線１０３を介
し、書き込みレジスタ２３に格納されているロックを要
求した中央処理装置１の識別番号と、ロック状態を示す
論理“１″の１ビツトである。In the lock state notification circuit 28, the signal line 271 is at logic “0°”.
At this time, a logic "1" indicating a successful lock is sent to the central processing unit l and the main memory 3 via the signal line 281, and writing is instructed to the lock management memory 26 via the signal line 282. . At this time, the data written to the lock management memory is transmitted from the central processing unit 1 via the signal line 103 to the identification number of the central processing unit 1 that requested the lock stored in the write register 23, and the logic "1" indicating the lock state. ” is 1 bit.
ロック状態通知回路２８は、信号線２７１が論理“１″
の時は信号線２８１を介し、中央処理装置ｌと主記憶装
置３とにロック不成功を示す論理“０“を送出する。In the lock state notification circuit 28, the signal line 271 is logic “1”
At this time, a logic "0" indicating that the lock is unsuccessful is sent to the central processing unit 1 and the main memory 3 via the signal line 281.
以上のように動作することにより、中央処理装置１は、
ロックによる排他制御を必要とする主記憶装置３へのア
クセスの際には、ロックの成功。By operating as described above, the central processing unit 1
When accessing the main storage device 3 that requires exclusive control by locking, the locking is successful.
不成功をロック管理装置２内のロック状態通知回路２８
から通知されることにより排他制御を実現できる。また
、ロックが成功した場合には、そのロックを要求した中
央処理装置ｌの識別番号を同時にロック管理記憶２６に
格納するため、中央処理装置ｌはロックの履歴情報を記
憶するための手続きを省くことが可能となり、オーバヘ
ッドが大幅に減少する上、ロック直後の障害に対する対
応が可能になる。Lock status notification circuit 28 in lock management device 2 indicates failure.
Exclusive control can be achieved by receiving notification from Furthermore, if the lock is successful, the identification number of the central processing unit l that requested the lock is simultaneously stored in the lock management memory 26, so the central processing unit l can omit the procedure for storing lock history information. This makes it possible to significantly reduce overhead and also to respond to failures immediately after locking.
さらに、全ロック数に対して、エントリアドレスレジス
タ２５０ビツト数を十分大きくとることにより、リクエ
ストアドレスの競合による性能低下も無視しうる程度に
押えることも容易である。Furthermore, by making the number of 250 bits in the entry address register sufficiently large with respect to the total number of locks, it is easy to suppress performance degradation due to request address conflict to a negligible level.
発明の効果
本発明には、ロックをオペランドアドレスを用いて分散
化するように構成することにより、競合可能性が低く、
かつ障害に備える手続きのオーバヘッドを削減すること
ができるという効果がある。Effects of the Invention The present invention has a configuration in which locks are distributed using operand addresses, thereby reducing the possibility of contention.
Moreover, there is an effect that the overhead of procedures for preparing for failures can be reduced.
図は本発明の一実施例を示す図である。
図において％ １・−・・・・中央処理装置、２・・・
・・・ロック管理装置、３・・・・・・主記憶装置、２
１・・・・・・リクエストコードレジスタ、２２・−・
・−・リクエストアドレスレジスタ、２３・・・・・・
書き込みデータレジ女夕、２４・−・・・・デコーダ、
２５・・・・・−エントリアドレスレジスタ、２６・・
・・・・ロック管理記憶、２７・・・・・・読み出シデ
ータレジスタ、２８・・・・・−ロック状態通知回路、
１０１，１０２，１０３，２１１，２２１゜２２２．２
３１，２４１，２５１，２６１，２６２゜２７１．２８
１，２８２・・・・・・信号線。The figure shows an embodiment of the present invention. In the figure, %1...Central processing unit, 2...
... Lock management device, 3 ... Main storage device, 2
1...Request code register, 22...
・-・Request address register, 23...
Write data register, 24... decoder,
25...-Entry address register, 26...
. . . Lock management memory, 27 . . . Read data register, 28 . . . -Lock state notification circuit,
101,102,103,211,221゜222.2
31,241,251,261,262゜271.28
1,282...Signal line.
Claims (1)
ロック制御方式において、 ロック管理情報を保持するためのエントリを複数有する
記憶手段と、 主記憶へのロック要求を検出する検出手段と、主記憶の
アドレスに対して一義的に前記記憶手段のエントリを指
定するエントリ指定手段と、前記検出手段の検出に応答
して前記エントリ指定手段で指定された前記記憶手段の
エントリに保持されているロック管理情報を読出す読出
し手段と。 を含むことを特徴とするロック制御方式。[Scope of Claim] A lock control method for an information processing device that performs lock control of shared resources on main memory, including a storage means having a plurality of entries for holding lock management information, and detecting a lock request to the main memory. an entry specifying means for uniquely specifying an entry of the storage means with respect to an address of a main memory; and an entry of the storage means specified by the entry specifying means in response to detection by the detection means. reading means for reading lock management information held in the. A lock control method characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330083A JPS59200366A (en) | 1983-04-26 | 1983-04-26 | Lock control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330083A JPS59200366A (en) | 1983-04-26 | 1983-04-26 | Lock control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200366A true JPS59200366A (en) | 1984-11-13 |
Family
ID=13514170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7330083A Pending JPS59200366A (en) | 1983-04-26 | 1983-04-26 | Lock control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200366A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51116631A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Multiple application control system for memory device |
| JPS5733471A (en) * | 1980-07-31 | 1982-02-23 | Fujitsu Ltd | Memory access control system for multiprocessor |
-
1983
- 1983-04-26 JP JP7330083A patent/JPS59200366A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51116631A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Multiple application control system for memory device |
| JPS5733471A (en) * | 1980-07-31 | 1982-02-23 | Fujitsu Ltd | Memory access control system for multiprocessor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5115499A (en) | Shared computer resource allocation system having apparatus for informing a requesting computer of the identity and busy/idle status of shared resources by command code | |
| US5721870A (en) | Lock control for a shared main storage data processing system | |
| RU99107385A (en) | SYSTEM AND METHOD OF MAINTENANCE OF MEMORY COHERENCE IN A MULTI-BUS COMPUTER SYSTEM | |
| JP2004227581A (en) | Semaphore bypass method | |
| JPH0532775B2 (en) | ||
| US7089373B2 (en) | Shadow register to enhance lock acquisition | |
| US20070050527A1 (en) | Synchronization method for a multi-processor system and the apparatus thereof | |
| JPS59200366A (en) | Lock control system | |
| JPH04361340A (en) | Exclusive control system for memory | |
| JP3239935B2 (en) | Tightly-coupled multiprocessor system control method, tightly-coupled multiprocessor system, and recording medium therefor | |
| JP2710587B2 (en) | Information processing system | |
| JPS59195728A (en) | Data processing device | |
| JPH03118650A (en) | Cache support structure | |
| JPS6043541B2 (en) | data processing equipment | |
| JPH06103220A (en) | Data processing system | |
| JP2547329B2 (en) | Lock data setting device | |
| KR100201671B1 (en) | Computing system with a cache memory and an additional look-aside cache memory | |
| JPH01300365A (en) | Exclusive control system for multi-processor system | |
| JPH0548498B2 (en) | ||
| JPS6361699B2 (en) | ||
| JPS5842546B2 (en) | Store control method | |
| JPS6130296B2 (en) | ||
| JPH05158781A (en) | Exclusive flag management device in shared memory system | |
| JPH0635866A (en) | Multiprocessor system | |
| JPS62154039A (en) | Buffer memory control method |