JPS59200972A - デマンドトランスデユ−サ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明（４交流電流や電力のデマンド計測の用に供さ
れるデマンドトランスデユーサに関するものである。

一般に、溶接機等のように負荷の変動の激しい回路の電
流等を計測する場合は、汎用の電流計等では指示の変化
が激しく読みとりがφＩｔ　Ｌい。このため、従来は応
答速度の遅い（時定数の大きい）計器、たとえば、バイ
メタルを使用した熱動形の計器等を使用していた。

ところで、バイメタルを用いた計器は、計器時定数（以
Ｆ時限と呼ぶ）を均一にするために該バイメタルの債度
を高くする必要があるが、パイメタルイオの選定上ない
しくｒ′ｉ加工加工量題で大きな制約を受けている。ま
た、この種計器は入力信号として計器用変成器の２次側
電圧Ａａ１１（ｌｙ、電流ＡＣＣ八等を入力する場合が
多いため、測定現場と監視場所かはなれた、いわゆる遠
隔計測には測定現場と計器を結ぶ線路損失等が大きく、
したがってこのような計測１諜様には不向であった。さ
らには近年その普輪のめざましいデータロガ−等のｌｆ
Ｌ子計算（幾佛構に対してデータを供給できない等の不
具合があった。

この発明は以上のような点に鑑みてなされたもので、簡
単な回路構成で均一な時限特性を有したデマンドトラン
スデユーサを提供することを目的としている。すなわち
任意に選べる時限特性でもって入力直流電圧（または電
流）に比例した出力直流電圧（または電流）を得るよう
にすることにより、入力側に交流′ｄｉ流−直流′、１
℃圧トランスデユーサや硯カー直流電圧トランスデユー
サ等のトランスデユーサを設置すれば、交流電流や電力
等のデマンド計測を容易に行なえるうえ、遠隔計測にも
対応でさ、とくにデータロガ−４；へのデータ供給可能
となる。

以上、この発明に係るデマンドトランスデユーサを図面
にしたがって説明する。

まず、第１図に示すように横軸Ｇこ時間ｔ、縦軸に出力
Ｅ。を表わすグラフにおいて、時間ｔ＝Ｑのときの出力
Ｅ。＝０をスタートとして、１＝１．のとき］１００　
””Ｅｏ＋　、　ｔ　＝　ｔ２のとき”Ｏ”、”０２　
＋　”・なる軌跡を考える。この軌跡は第１図に示すよ
うに時間ｔが十分大きくなれば、出力Ｅ。は収束値Ｅ１
に限りなく近づくものであり、時間ｔＩ　＋ｔ２　＋ｔ
３・・・について、ｔ、　＝　ｔ２−　ｔ、　＝　ｔ３
−　ｔ２＝　ｔ４−　ｔ３＝・・・＝−（ただしｎ；正
の整数、τ；定数）とすると、この曲線の軌跡はつぎの
（１）式で表わせるものとする。

（ただり、ｍは正の整数でＥＯｍおよび”Ｏｎはそれぞ
れｍ番目および（ｍ−ｉ）−ｉ目の出力を示す） （１）式の右辺をＥｉ、ｎのみで表わすと、（２）式の
ようになる。

：［ｎｏ、　＝−−ｘｔ　　　　　　　　　　　　　　
　　１（２）式のＩｏｎおよびＦｉｏｎの右辺を１１ム
略化する。

ユ（１＋（１−１）＋・・・＋（１−ｊ−）ｎ−１）ｎ
　　　　　　　　　　　　　　　ｎ　　　　　　　　　
　　　　　　　ｎｌ　　　　　　　１　　　　　１ｍ−
１−（１−（１−−））（（１＋（１−−）十・・・＋
（１−Ｍ））＝１−（１−ユゾ ｎ −’、Ｋｏｍ＝（１（１−ユ）”　）Ｅｉ　　　　　　
　　　・（８）Ｅｏｎ＝（１−（１−ユ、ｎ、Ｅ１−・
（４１１以下に説明するデマンドトランスデユーサは第
１図の曲線で示すような時間−出力特性を有するもので
、該デマンドトランスデユーサに入力Ｅ１を時間ｔだけ
速読して印加したときの出力ＫＯは上記（３）式におい
て、ｍ＝＝−ｎとおいたときの値であるのτ で、次式で表わせる。

ここで、第１図および（１）式に分いて、区間τにおけ
る分割数ｎを十分大きくすれば、上記（６）式に２．７
１８２８）に近づいていく。たとえばｎ＝１０’　　の
とき２．７１８４２、ｎ＝１０’のとき２．７１８２８
である。

したがって、（６）式は［記（７）式のように普通のＣ
Ｒ積分回路のように簡単に表わすことができる。

ｔ　　　　　　　　　　　、、、　（’ｙ、ＥＯｍ（１
−ｅ　τ）Ｅｌ すなわち−第１図および（１）式に示すようＧこある区
間τを十分細かくｎ分割したとき、（ｍ−１）忙目およ
びｍ番目の各出力Ｅ。ｍ−＋およびＥＯｍの関係がＥｏ
ｍ＝Ｔｉｏｍ　−＋　＋　　（ＫＬ　　Ｋａｍ−１）で
表わされろように電子回路を溝成し、かつ（γ）式に示
す時定数τを任蕉に選べるようにすれば、遠隔計測Ｇこ
対応できるうえ、データロガ−等へのデータ供給が可能
であり、デマンドトランスデユーサとして極ｉ！／）で
有効である。

以上、この発明Ｇこ係るデマンドトランスデユーサの構
成を説明する。

第２図（はこの発明に係るデマンドトランスデユーサの
一例を示すものである。同図（こおいて、（１）（ｄ減
ｑ回路で、入力重圧Ｅ１と出力重圧Ｅ。の肩（Ｅｉ−ｇ
ｏ）に比例した出力をイ１）る１１１１路である。（２
）は、絶対４ｊ（？　ｌ！！Ｉ　ｋで、＋ｔ　、；Ｊ　
・’ｊｌ　Ｌ４１１）の出力（ＩＣ１Ｅｏ）の杷対値１
ｘ１−に、Ｉを出力する。、１３’）　１寸電圧・周波
数コンバータ（以Ｆ、ｖ／Ｆコンバータと略称スる）で
、絶対４１１ｒ回路＋２１の出力１ｘ１−Ｅｏｌに比例
した１、“イ渾赦ｔ＝ＫＩ　Ｅｌ−Ｋｏｌ　（Ｋ　；定
７＆　）のパルスを出力する同１・洛、（４）はコンパ
レータであり、沖−９Ｘ　：回路ｆ］、）の出力（ｆｉ
−ｎｏ）の正負ｉｎｌ別するもので、（Ｋ１−Ｋｏ）≧
００とき論ｉ・１！レベル覧ｕ〃の電圧を、（Ｅｌ−Ｅ
ｏ）（０のときｍｈ理レし／Ｌ／　％　ｌ、　ｌの′重
圧をそれぞれ出力するものである。１５）（ｔよりウン
タで、上、１己Ｖ／Ｖコンバータ（３）の出力パルスを
カウントするもので、そのカウント方同はコンパレータ
（４）の出力、伏１Ｋに１心して変化し、コンパレータ
（４）の出力が’Ｈ’（ｌｉ−ＫＯ≧０）のときアップ
カウントし、％Ｌ　Ｉ　（］ＩＣ０−ＩＣｏ（０）のと
きダウンカウントするようになっている。

ｆａｌｌはディジタル・アナログコンバータ（以Ｆ％Ｄ
／Ａコンバータと略称する。）で、カウンタ１５）のデ
ィジタル出力をアナログ′成圧に変換するものである。

（７）および（８）はそれぞれ最大値ホールド回路およ
び最小値ホールド回路で、上記カウンタ（５）もしくけ
Ｄ／Ａコンバータ１６）の出力、たとえばカウンタ（５
）の出力のうち最大値および最小値を記憶するものであ
る。（９）は入力端子、（１０）は出力端子、ｌ１ｌ）
　、　＋１２）はそれぞれ最大値出力端子および最小値
出力端子である。

以上のように４ｍ成された回路において、入力端子（９
）に入力Ｅ１を印加するとする。第１図および（１）式
Ｏこ示すように区間τを十分細か〈ｎ分割し、（ｍ−１
）番目の出力をＥＯｍ−１としたとき、１請算回路（１
）では（Ｅｉ−Ｅｏｍ、）に比例した出力が得られる。

つぎに絶対値回路（２）でｌ”ｉ　”ａｍ−＋ｌなる出
力が得られ、ｖ　／　Ｆコンバータ（３）で周波数ｆ　
ｍ　−＋　＝ＫＩ　”　１ＥＯｍ−ＩＩのパルスが得ら
れろ。該１１Ｊ彼故ｆ。−４のパルスはカウンタ（５）
に入力され、（ＴＣ１−Ｅ（Ｈ，ｎ−１）≧０のときは
時間−だけアップカウントされる。該カウンタ（５）の
出力は次段のＤ／Ａコンバータ（６）でアナログ電圧に
変換され、ｍ番目の出力１Ｃｏっが得られる。このよう
にして得られる出力Ｅ。ｍとＥＯｍ−１の間にはつぎの
（８）式で示すような関係が成立する。

”ｏｍ：Ｅｏｍ　−＋　十”−ｘｒｙｂｌ−ｖ。、　、
　）　　　　・・・（８）したがって、（８）弐（こお
いてに＝１　とすると該（８）式は前記（１）式と同一
となり、その時間−出力特性は第１図のようになる。

つぎに、第２図に示す回路の時限での決定方法について
記載する。第２図において、Ｄ／Ａコンバータ（６）の
出力からの帰還線（１，１）を開放すると、瀘算回路（
１）の出力ｆｄ大入力１のみとなり、このときカウンタ
（５）は、Ｄ　／　Ａコンバータ（６）の出力Ｅ。がＥ
。−Ｅｌ・−なる直線になるようにアップカウントして
τ イく。したがってｔ−τでＤ　／　Ａコンパータｔ６）
ノ出力Ｅｏが入力Ｅ１に等しくなるようにｖ　／　Ｆコ
ンバータ（３）、カウンタ（５）およびＤ　／　Ａコン
バータ（６）の各定数を決めれば、実際に帰還線（１３
）を接続したとき、第２図に示すデマンドトランスデユ
ーサは曲古己（７）式なる自前１住を有することになる
。たとえば、Ｖ　／　Ｆ　コンパ−タ［３）　ノ周波数
ｆをｆ＝：に、Ｅｉ、カウンタ（５）の出力Ｑｆ：Ｑ”
’Ｋｖ　ｆｔ（ｔ　；時間）およびＤ／Ａコンバータ（
６）の出力ＥｏをＥｏ　””　Ｋ３　Ｑとする（Ｋ１゜
Ｋｚ　＋　Ｋｓ　ｕ定数）と、ＥＯｍ　Ｋ、　−Ｋ２　
・Ｋ３Ｋｉ　ｔとなる。故、ユ、＝７　でＥｏ＝Ｅ□と
するため。、は、Ｋ、　−Ｋ、　、に３＝−ｔτ になるように各定数を決めればよい。

ところで、上記構成において、コンパレータ（４）によ
る（Ｋｉ−Ｅｏ）の極性判別は出力を上昇させるかド降
させるかを判別するための回路であり、前記説明では第
１図に示すような−ＯＲ積分回路における充電カーブＧ
こ相当する上昇特性のみ記載したが、（ｘｌ−ｘｏ）（
０の場合は同様Ｇこして放電カーブに相当し、時定数τ
を有するＦ時特性になる。

また絶対値回路（２）は、次段のＶ／ｙコンバータ（３
）が正入力領域のみで動作するもので、かつ前記上昇特
性と下降特性の各時限を同一にするために有用な回路で
ある。

なお、上記減−９回路（１）、絶対値回路（２）、ｖ／
ｙコンバータ（３）、コンパレータ＋４１　、カウンタ
（５）およびＤ　／　Ａコンバータ（６）ｔＩｒｉいず
れも周知の電子回路で比較的簡単に実現可能であるので
、具体的７：ｃ回路についての説明は省略する。また前
述した時限τを決定する各回路（１）〜（６）の定数Ｋ
ｌ　＊　Ｋ２　ｓ　Ｋ３等は各回路（１）〜ｆ６）に使
用する抵抗値等を変えるだけで容易にかつ偵・屑に設定
できる。

ついで、最大値ホールド回路（γ）および最小値ホール
ド回路（８）の−例を第６図に示す。同図において、１
１７１）はディジタルコンパレータ、ｆ：！椴はラッチ
回路？、カウンタ（５）の出方Ｑｏがディジタルコンパ
レータ０１）の一方の入カ端子工Ｎ１とラッチ回路（ハ
）の入力端子ＩＮにそれぞれ印加されており、ディジタ
ルコンパレータケ→の他方の入カ端子工Ｎ２にはラッチ
回路（喝の出力Ｑ、Ｍが印加されている。該ディジタフ
レコンパレータ（７１）はＱＯ＞ＱＭのトキのみその出
力端子ＯＵＴからトリガパルスを出力するもので、該ト
リガパルスはラッチ回路（ハ）の端子ｃＰＧこ入力され
、入力端子ＩＮの入力。０がラッチされ該出力端子ＯＵ
Ｔ、すなわち最大値出力端子（」ｌ）にはＱｏが出力さ
れる。ラッチ回路（ハ）は端子Ｑｐにトリガパルスが印
加されない限りその出力端子ＯＵＴの状態は変化しない
ものであり、したがってラッチ回路（２）の出力はカウ
ンタ（５）の出方のうち最大値が作詩される。また第６
図の回路（こおいて、ディジタルコンパレータＱυをＱ
ｏ　＜　Ｑ　Ｍのときのみその出力端子ＯＵＴからトリ
ガパルスが出力するようニスレば、該回路を最小値ホー
ルド回路ｉ８）トＬ　テ構成することができるものであ
る。

第４図は最大値ホールド回路（７）の変形例を示すもの
である。図において、Ｈはアナログフンパレータ、（７
呻はラッチ回路、ＨにＤ　／　Ａコンバータでアル。ア
ナログコンパレータＨＩｒｊ；−Ｄ　／　Ａコンバータ
（６）の出力ＥｏとＤ　／　Ａコンバータ（７均の出力
ＫＭ　＋７）大小を判別するもので、Ｅｏ＞ＦＭのとき
のみトリガハルレスを出力するものである。ラッチ回路
（７４）はカウンタ（５）の出方をアナログコンパレー
タ（７萄の出力トリガパルスでラッチし、該トリガパル
スがないときはその出力は変化しない。Ｄ／Ａフンバー
タ（ハ）はラッチ回路（７→のディジタル出力をアナロ
グ値Ｇこ変換するものである。

上記構成において、ラッチ回路（ハ）の出力は前記Ｄ　
／　Ａコンバータ（６）および（７！９の各出力ｘｏｉ
−よびＥＭにおいで、Ｅ（１：）Ｅ！ＭＧこなるたびＯ
こカウンタ（５）の出力をラッチしていく。したがって
ラッチ回路Ｑ→の出力はカウンタ（５）の出力のうち最
大値が保持される。またこの回路において、アナログコ
ンパレータｃ！ｌをＥ。＜ＥＭのときのみトリガパルス
を出力するようにすれば、該回路を最小値ホールド回路
（９）として溝成でさるものである。

以上のようにこの発明によるデマンドトランスデユーサ
は、特殊な部品や回路等を使用することなく、比較（［
９１簡単な回路で、均一で、かつ任意に選べる時限特性
をもった出力を得ることができ・その出力はアナログ本
庄あるいはカウンタのｌ：ｆ！ｒ　力に取り出せばディ
ジタル値として使用することかできる。また出力の最大
値もしくは最小値専の保持が可能であるので、デマンド
の計測に極めて有効で、近年その普及の１力ざましいデ
ータロガ−へのデータとして、ざらにＶｉ４隔計隔月測
用て巾広い利用が可能である。

【図面の簡単な説明】

第１図はこの発明に係るデマンドトランスデユーサの説
明に用いる時間−出カ特性図、第２図はこの発明に係る
デマンドトランスデユーサの一例を示すブロック図、第
６図Ｖｉ最大値ホールド回路２よび最小値ホールド回路
の一実施−ｒ！ＡＩを示すブロック図、第４図はｈψ大
値ホールドＭｊ路および最小値ホールド回路の変形例を
示すブロック図である。 （１）・・・減′祿回路、（３）・・・電圧・周波数コ
ンバータ、（４）・・・フンパレータ、〔５）・・・カ
ウンタ、（６）・・・ディジタル・アナログフンバータ
ｓｍ用入カＤａ　子％　ｔｉｏ）・・・出力’４Ａ　子
、−（７υ・・・ディジタルコンパレータ、（７，ｌ！
、　（７→・・・ラッチ回路、（７３）・・・アナログ
コンパレータ、Ｈ・・・ディジタル・アナログコンバー
タ。 なお、図中同一符号は同一もしくは４・ＩＪ当部分を示
す。 代理人　大　岩　増　雄 第１図 第２図 第３図 ゛第４（て 手続補正古−（自発） １　、　ｊＪＫ件の表示　　　特願昭　５８−０７５６
７０号２、発明の名称 デマンドトランスデユーサ ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の「特許請求の範囲」および「発明の詳細な説明
」の各欄。 ６、補正の内容 Ａ、明細書： （１）特許請求の範囲を別紙の通り補止しまず・ （２）第１１頁第７行目； 「昏限での」とあるをＦ時限τの」と補正します。 以Ｉニ 別　　紙 補ＩＩＥ後の特許ミｒｊ求の範囲 １（１）人力と出力の差に比例した出力を得る誠′（′
Ｊ開回路、該減算回路の出力に比例した周波数のパルス
なイＩＩるＩに圧・周波数コンへ−夕と、前記減算回路
の出力の１Ｆ負を判別するコンパレータと、アップカウ
ント・ダウンカウント切換入力端子に前記コンパレータ
の出力端子を接続し、かつクロックパルス入力端子に前
記電圧・周波数コンへ−夕の出力端子を接続してなるカ
ウンタと、該カウンタの出力をディジタル会アナログ変
換する第１のディジタル・アナログコンバータと、［１
１Ｊ記カウンタもしくは第１のディジタル・アナログコ
ンバータの出力のうち最大値および（または）最小値を
記憶するホールド回路とを備え、［ｉ０記第１のディジ
タル令アナログコンへ−夕の出力が任意にＩへる時定数
をもって入力に比例した出力を得るようにしたことを特
徴とするデマンドトランスデユーサ。 （２）前記オールド回路は、ラッチ回路とディジタルコ
ンパレークとからなり、１１１ｊ記カウンタの出力と該
ラッチ回路の出力をディジタルコンパレータで比較して
大小を判別し、該デイジクルコンノ（レータの出力で前
記ラッチ回路に前記カウンタの出力の最大値および（ま
たは）最小値を記ｔＱさせるようにした特許請求の範囲
第１項記載のデマンドトランスデユーサ。

Claims (3)

【特許請求の範囲】
1. （１）入力と出力の皓に比例した出力を得る減算回路と
   、該腋算回路の出力に比例した周波数のパルスを得る４
   圧・周波数コンバータと、前記減算回路の出力の王負を
   判別するコンパレータと、アップカウント・ダウンカウ
   ント切換入力端子に前記コンパレータの出力端子を接続
   し、かつクロックパルス入力端子に前記電圧・周波数コ
   ンバータの出力端子を接続してなるカウンタと、該カウ
   ンタの出力をディジタル・アナログ変換する第１のディ
   ジタル・アナログコンバータ）：：−、前Ｎ’Ｅカウン
   タもしくは第１のディジタル・アナログコンバータの出
   力のうち最大値および（または）最小値を記憶するホー
   ルド回路とを備え、前記第１のディジタル・アナログコ
   ンバータの出力が任意に選ヘル時定ｇｉをもって入力（
   こ比例した出力を得るようにしたことを特徴とするデマ
   ンドトランスデユーサ。
2. （２）前記ホールド回路は、ラッチ回路とディジタ／Ｌ
   ／　：ｌ　：／　／”レータとからなり、前記カウンタ
   の出力と該ラッチ回路の出力をディジタルコンパレータ
   で比較して大小を判別し、該ディジタルコンパレータの
   出力で前記ラッチ回路に前−己カウンタの出力の最大値
   および（または）最小値を記憶させるようにした特許請
   求の範囲第１項記・尚のデマンドトランスデユーサ。
3. （３）前記ホールド回路は、ラッチ回路と、該ラッチ回
   路の出力をディジタル・アナログ変換する第２のディジ
   タル・アナログコンバータと、該第２のディジタル・ア
   ナログコンバータの出方と前記　゛第１のディジタル・
   アナログコンバータの出力を比較するアナログコンパレ
   ータとからなり、該アナログコンパレータの出力で、前
   記ラッチ回路に前記カウンタの出力の最大値および（ま
   たは）最小値を記憶させるようにした特許請求の範囲第
   １項Ｊ己７戊のデマンドトランスデユーサ。