JPS59201431A - 加圧接触形半導体装置 - Google Patents
加圧接触形半導体装置Info
- Publication number
- JPS59201431A JPS59201431A JP58075045A JP7504583A JPS59201431A JP S59201431 A JPS59201431 A JP S59201431A JP 58075045 A JP58075045 A JP 58075045A JP 7504583 A JP7504583 A JP 7504583A JP S59201431 A JPS59201431 A JP S59201431A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- electrode plate
- plate
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
Landscapes
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、特に高周波用の大型電力素子として使用さ
れるサイリスク等の加圧接触形の半導体装置に関する。
れるサイリスク等の加圧接触形の半導体装置に関する。
一般に、インバータもしくはチヨッ・七等の高周波特性
が要求される電子回路には、例えばサイリスタ等の加圧
接触形の半導体装置が使用される。第１図はサイドゲー
ト式のサイリスタを示すもので、このサイリスクの半導
体基板１１は渦度柚償板１２の面上に載設される。この
半ηイ０体基板１１の表面にはダート、アノード、カソ
ードそれぞれに対応したアルミニウム等の金属でなる電
極層が、それぞれ幾何学的な放射状に入！１ｌｌｉ、Ｊ
ｓんで形成されるもので、このそれぞれの゛１区ＰＬ＋
茜はダート電極音βＧ１アノード′成極部Ａ、カンード
電極部ＣＫ４出される。この場合、半べ（体栽板１１面
のカソード電極層は、電極板１３を介して導出されるも
ので、この電極板１３は、そのカソード電極層の幾何学
的な放射状ｉ４ターンに対応して、例えば第２図に示す
ような放射形状に形成されている。
が要求される電子回路には、例えばサイリスタ等の加圧
接触形の半導体装置が使用される。第１図はサイドゲー
ト式のサイリスタを示すもので、このサイリスクの半導
体基板１１は渦度柚償板１２の面上に載設される。この
半ηイ０体基板１１の表面にはダート、アノード、カソ
ードそれぞれに対応したアルミニウム等の金属でなる電
極層が、それぞれ幾何学的な放射状に入！１ｌｌｉ、Ｊ
ｓんで形成されるもので、このそれぞれの゛１区ＰＬ＋
茜はダート電極音βＧ１アノード′成極部Ａ、カンード
電極部ＣＫ４出される。この場合、半べ（体栽板１１面
のカソード電極層は、電極板１３を介して導出されるも
ので、この電極板１３は、そのカソード電極層の幾何学
的な放射状ｉ４ターンに対応して、例えば第２図に示す
ような放射形状に形成されている。
この電極板１３を中心とするアノードＡおよびカソード
Ｃそれぞれの′電極部の周囲は、セラミック樹脂等で形
成された環状の絶縁体１４で包囲されるもので、この絶
４−４体１４の環状壁間は、それぞれアノード電極部Ａ
側とカソード電極部Ｃ側とで金層封止＆Ｉ ５ ａ ｌ
１５ ｂにょシ封止されている。
Ｃそれぞれの′電極部の周囲は、セラミック樹脂等で形
成された環状の絶縁体１４で包囲されるもので、この絶
４−４体１４の環状壁間は、それぞれアノード電極部Ａ
側とカソード電極部Ｃ側とで金層封止＆Ｉ ５ ａ ｌ
１５ ｂにょシ封止されている。
第３図は上記電極板１３を介して接触設定される半導体
基板１ノとカソード電接部Ｃとの上記第２図におけるＡ
−Ａ線に対応する断面全拡大して示すもので、半導体基
板１ノのカソード電極層１６とケ゛−ト電極層１７と（
ｄ：、それぞれ互い違いに入シ組んで形成され、’Ｆｎ
檜＆１３はカソード％、極層１６の面上にのみ接触設定
されるようになっている。
基板１ノとカソード電接部Ｃとの上記第２図におけるＡ
−Ａ線に対応する断面全拡大して示すもので、半導体基
板１ノのカソード電極層１６とケ゛−ト電極層１７と（
ｄ：、それぞれ互い違いに入シ組んで形成され、’Ｆｎ
檜＆１３はカソード％、極層１６の面上にのみ接触設定
されるようになっている。
すなわち、このサイリスクはケ゛ ｈ 電ｑ＋部Ｇから
供給されるケ゛−ト仏号にょｐスイッチング制御される
もので、このスイッチング動作に対応してアノード電極
部Ａがらカソード電極部Ｃへ電流がが１、れるものであ
る。この場合、カソード電極層１６とダート電極層１７
とを幾何学的な放射形状に互いに入り組ませて形成した
ことにより、半導体基板１１全体に、均一に素早く電流
が流れるもので、このような素早いスイッチング時間、
つまシ、高周波特性の要求が高まるほど上記２つの電極
層１６と１７とは、さらに複雑に入り組んで形成される
ものである。
供給されるケ゛−ト仏号にょｐスイッチング制御される
もので、このスイッチング動作に対応してアノード電極
部Ａがらカソード電極部Ｃへ電流がが１、れるものであ
る。この場合、カソード電極層１６とダート電極層１７
とを幾何学的な放射形状に互いに入り組ませて形成した
ことにより、半導体基板１１全体に、均一に素早く電流
が流れるもので、このような素早いスイッチング時間、
つまシ、高周波特性の要求が高まるほど上記２つの電極
層１６と１７とは、さらに複雑に入り組んで形成される
ものである。
したがって、このよりに構成される加圧接触形のサイリ
スタにおいて、例えばさらに高域で安定した高周波特性
を得るような場合には、半導体基板１１面のダート電極
層１７とカソード電極層１６とをさらに入シ組ませた複
雑なパターンに形成すると共に、このカソード電極層１
６のパターンに対応して、電極板１３もさらに複雑化し
た微細形状に加工形成しなければならない。この場合、
第２図で示したように、電極板１３は片持ち張シの放射
形状に形成されるため、機械的強度が急激に低下すると
共に、放射状先端部１８ａ〜１８ｄそれぞれの板厚がそ
の幅大を上回る状態となシ加工難度が高まってしまう。
スタにおいて、例えばさらに高域で安定した高周波特性
を得るような場合には、半導体基板１１面のダート電極
層１７とカソード電極層１６とをさらに入シ組ませた複
雑なパターンに形成すると共に、このカソード電極層１
６のパターンに対応して、電極板１３もさらに複雑化し
た微細形状に加工形成しなければならない。この場合、
第２図で示したように、電極板１３は片持ち張シの放射
形状に形成されるため、機械的強度が急激に低下すると
共に、放射状先端部１８ａ〜１８ｄそれぞれの板厚がそ
の幅大を上回る状態となシ加工難度が高まってしまう。
すなわち、複雑化したカソード電極層１６に正確に対応
した電極板１３を形成するのは非常に困難である。
した電極板１３を形成するのは非常に困難である。
また、この場合、半導体基板１１面に形成したカソード
電極層１６とダート電極層１７との間隔が非常に狭い状
態となるため、例えばこのサイリスタに何らかの振動が
加えられ電極板１３に横方向の位置ずれが生じると、そ
れぞれの電極層１６．１７間が電極板１３を介して短絡
してしまう恐れがある。
電極層１６とダート電極層１７との間隔が非常に狭い状
態となるため、例えばこのサイリスタに何らかの振動が
加えられ電極板１３に横方向の位置ずれが生じると、そ
れぞれの電極層１６．１７間が電極板１３を介して短絡
してしまう恐れがある。
この発明は上記のような問題点を解決するために表され
たもので、例えば高周波特性を向上するために半導体基
板面に微細な電極層・ぐターンを形成するような場合で
も、機械的強度が低下することなく、上記電極層ノ４タ
ーンに正確に対応した電極板を得ることができ、且つ、
電極層間が短絡することのない加圧接触形半導体装置を
提供することを目的とする。
たもので、例えば高周波特性を向上するために半導体基
板面に微細な電極層・ぐターンを形成するような場合で
も、機械的強度が低下することなく、上記電極層ノ４タ
ーンに正確に対応した電極板を得ることができ、且つ、
電極層間が短絡することのない加圧接触形半導体装置を
提供することを目的とする。
すなわちこの発明に係る加圧接触形半導体装置は、半導
体基板と一方の導出電極部との間に介在され、半導体基
板面の一電極層のみを導出する幾何学的形状の電極板の
先端部それぞれを、上記導出電極部周縁から突出するブ
リッジ状の金属板で一体化し、この突出金属板それぞれ
を上記電極部の周面に沿って折シ曲は形成するようにし
たものである。
体基板と一方の導出電極部との間に介在され、半導体基
板面の一電極層のみを導出する幾何学的形状の電極板の
先端部それぞれを、上記導出電極部周縁から突出するブ
リッジ状の金属板で一体化し、この突出金属板それぞれ
を上記電極部の周面に沿って折シ曲は形成するようにし
たものである。
以下図面によりこの発明の一実施例を説明する。
第４図はセンターゲート式のサイリスタを示すもので、
このサイリスクはアノード、カソードおよびダートの形
成された半導体基板１１を備えている。この半導体基板
１１には、上記アノード、カソードおよびダートそれぞ
れの部分に対応してアルミニウム等の導電材料でなるア
ノード電極層、カソード電極層およびダート電極層を形
成するもので、アノード電極層およびカソード電極層を
それぞれ銅等でなるアノード電極部Ａおよびカソード電
極部Ｃで導出し、またダート電極層を半導体基板１１の
中心部からダート電極部Ｇで導出する。
このサイリスクはアノード、カソードおよびダートの形
成された半導体基板１１を備えている。この半導体基板
１１には、上記アノード、カソードおよびダートそれぞ
れの部分に対応してアルミニウム等の導電材料でなるア
ノード電極層、カソード電極層およびダート電極層を形
成するもので、アノード電極層およびカソード電極層を
それぞれ銅等でなるアノード電極部Ａおよびカソード電
極部Ｃで導出し、またダート電極層を半導体基板１１の
中心部からダート電極部Ｇで導出する。
この場合、上記カソード電極層とケ゛−ト電イタ層とは
、半導体基板１１に対するスイッチング電流の拡がシを
良くするために、それぞれ幾何学的な放射形状に互い違
いに入シ組んで形成されるもので、カソード電極層はそ
の幾何学的放射状パターンに対応した′ｉ￥極板２０を
介して上記カソード電極部Ｃに導出されるようにする。
、半導体基板１１に対するスイッチング電流の拡がシを
良くするために、それぞれ幾何学的な放射形状に互い違
いに入シ組んで形成されるもので、カソード電極層はそ
の幾何学的放射状パターンに対応した′ｉ￥極板２０を
介して上記カソード電極部Ｃに導出されるようにする。
第５図はこの電極板２０を示すもので、この電極板２０
け半導体基板１１に幾何学的に放射状に入シ組んで形成
されるカソード電極層に対応した形状に形成される。こ
の電極板２０の中心部には、ダート電極部Ｇ導出用の開
孔２ノが形成されるもので、この開孔２１から放射円周
状に形成される電極板２０の扇形の放射状部２２ｈ〜２
２ｄを、それぞれその外周先端部および内周先端部にお
いて、ブリッジ状の金属板２３ａ〜２３ｄおよび２４
ａ 〜２４ ｄを介して一体化する。このブリッジ状の
金属板２３ａ〜２３ｄおよび２４ ａ 〜２４ ｄ Ｉ
ｄ、それぞれ上記第４図におけるカソード電極部Ｃの外
周縁および内周縁から突出するようになるもので、この
突出金属板２３ａ〜２３ｄおよび２４ａ〜２４ｄを、そ
れぞれカソード電極部Ｃの外周面および内周面に沿って
、破細で示す位置から折り曲は形成するようにする。
け半導体基板１１に幾何学的に放射状に入シ組んで形成
されるカソード電極層に対応した形状に形成される。こ
の電極板２０の中心部には、ダート電極部Ｇ導出用の開
孔２ノが形成されるもので、この開孔２１から放射円周
状に形成される電極板２０の扇形の放射状部２２ｈ〜２
２ｄを、それぞれその外周先端部および内周先端部にお
いて、ブリッジ状の金属板２３ａ〜２３ｄおよび２４
ａ 〜２４ ｄを介して一体化する。このブリッジ状の
金属板２３ａ〜２３ｄおよび２４ ａ 〜２４ ｄ Ｉ
ｄ、それぞれ上記第４図におけるカソード電極部Ｃの外
周縁および内周縁から突出するようになるもので、この
突出金属板２３ａ〜２３ｄおよび２４ａ〜２４ｄを、そ
れぞれカソード電極部Ｃの外周面および内周面に沿って
、破細で示す位置から折り曲は形成するようにする。
そして、この電極板２０により接続設定される半導体基
板１ノを含むそれぞれの電極部ＡおよびＣの周囲を、第
牟図で示すようにセラミック樹脂等でなる環状の絶縁体
１４で包囲し、この絶縁体１４により囲まれる環状空間
を、それぞれアノード電極部Ａ （１１！＋１およびカ
ソード電極部Ｃ側において金属封止板１５ａ、１５ｂに
より封止して構成する。
板１ノを含むそれぞれの電極部ＡおよびＣの周囲を、第
牟図で示すようにセラミック樹脂等でなる環状の絶縁体
１４で包囲し、この絶縁体１４により囲まれる環状空間
を、それぞれアノード電極部Ａ （１１！＋１およびカ
ソード電極部Ｃ側において金属封止板１５ａ、１５ｂに
より封止して構成する。
ここで、第６図は上記第５図における電極板２０のＢ−
Ｂ線に対応する半導体基板１１およびカソード電極部Ｃ
の断面全拡大版 して示すもので、電極２Ｑはそれぞれ折り曲げ形成した
ブリッジ状の金属板２３ａ〜２３ ｄ 、 ２４ ａ
〜２４ ｄによシ、電極部Ｃに対して嵌まり込むように
設定される。そして、この電極板２θの第５図における
放射状部２２ａ〜２２ｄそれぞれに沿って入シ組み形成
される凸部２５ａ、２５ｂ、・・・および凹部２６ ａ
ｐ ２６ｂ ｐ・・・それぞれは、第６図における半
導体基板１１のカソード電極層１６およびグー１１層１
７それぞれに対応して位置設定される。
Ｂ線に対応する半導体基板１１およびカソード電極部Ｃ
の断面全拡大版 して示すもので、電極２Ｑはそれぞれ折り曲げ形成した
ブリッジ状の金属板２３ａ〜２３ ｄ 、 ２４ ａ
〜２４ ｄによシ、電極部Ｃに対して嵌まり込むように
設定される。そして、この電極板２θの第５図における
放射状部２２ａ〜２２ｄそれぞれに沿って入シ組み形成
される凸部２５ａ、２５ｂ、・・・および凹部２６ ａ
ｐ ２６ｂ ｐ・・・それぞれは、第６図における半
導体基板１１のカソード電極層１６およびグー１１層１
７それぞれに対応して位置設定される。
すなわちこのように構成されるサイリスタにおいて、半
導体基板１１とカソード電極層Ｃとの間に介在される幾
何学的な放射円周状の電極板２０は、その外周先端部お
よび内周先端部において、ブリツノ状の金属板２３ａ〜
２３ｄ、２４ａ〜２４ｄで一体化されるものである。つ
咬９、この電極板２θは、一枚の金属板体にエツチング
加工等を施して形成できるものであ夛、例えばこの電極
板２θを非常に薄い金属板体から形成したとしても、そ
の外周部および内周部が一体化されているので、比較的
高い強度を維持するようになる。すなわち、例えばこの
サイリスクの高周波特性をさらに向上させるために、微
雑化した半導体基板１１面のそれぞれの電極層１６およ
び１７の）２ターンに対応して、電極板２０の幾何学的
放射状・やターンをさらに複雑微示田化して加工形成す
るような場合でも、この電極板２０の強度が著しく低下
するようなことなく、比較的容易に形成することができ
るようになる。
導体基板１１とカソード電極層Ｃとの間に介在される幾
何学的な放射円周状の電極板２０は、その外周先端部お
よび内周先端部において、ブリツノ状の金属板２３ａ〜
２３ｄ、２４ａ〜２４ｄで一体化されるものである。つ
咬９、この電極板２θは、一枚の金属板体にエツチング
加工等を施して形成できるものであ夛、例えばこの電極
板２θを非常に薄い金属板体から形成したとしても、そ
の外周部および内周部が一体化されているので、比較的
高い強度を維持するようになる。すなわち、例えばこの
サイリスクの高周波特性をさらに向上させるために、微
雑化した半導体基板１１面のそれぞれの電極層１６およ
び１７の）２ターンに対応して、電極板２０の幾何学的
放射状・やターンをさらに複雑微示田化して加工形成す
るような場合でも、この電極板２０の強度が著しく低下
するようなことなく、比較的容易に形成することができ
るようになる。
また、この電極板２０は、その外周部および内周部に突
出して折シ曲げ形成したブリッジ状の金属板２３ａ〜２
３ｄ、２４ａ〜２４ｄにより、カソード電極部Ｃに対し
て嵌まシ込むように設定されるので、例えば外部から何
らかの振動等が加えられるような場合でも、この電極板
２０が位置ずれを起こすようなことはない。つ寸シ、こ
の電極板２ｏは半導体基板１１のカソード電極層１６と
カソード電極部Ｃとの間の導通状態を常に確実に保持す
るようになる。したがってこのように構成されたブイリ
スクによれば、非常に微細化して形成した半導体基板１
１面のカソード電極層に対しても、電極板２０は常に安
定してその電極層を導出できるようになる。
出して折シ曲げ形成したブリッジ状の金属板２３ａ〜２
３ｄ、２４ａ〜２４ｄにより、カソード電極部Ｃに対し
て嵌まシ込むように設定されるので、例えば外部から何
らかの振動等が加えられるような場合でも、この電極板
２０が位置ずれを起こすようなことはない。つ寸シ、こ
の電極板２ｏは半導体基板１１のカソード電極層１６と
カソード電極部Ｃとの間の導通状態を常に確実に保持す
るようになる。したがってこのように構成されたブイリ
スクによれば、非常に微細化して形成した半導体基板１
１面のカソード電極層に対しても、電極板２０は常に安
定してその電極層を導出できるようになる。
以上のようにこの発明によれば、例えば高周波特性を向
上するために半導体基板面に微細な電極層ノぐターンを
形成するような場合でも、機械的強度が低下することな
く、上記電極層パターンに正確に対応した電極板を形成
することができ、半広一体素子部からの化号を常に確実
に等用することが可能となる、また、知１禄板の位Ｊず
れが防止されるので、半ｉ、・・体裁根面の％極層間に
短絡不良が生じることがなくなり、この半導体装めの歩
留り向上が可能となる。
上するために半導体基板面に微細な電極層ノぐターンを
形成するような場合でも、機械的強度が低下することな
く、上記電極層パターンに正確に対応した電極板を形成
することができ、半広一体素子部からの化号を常に確実
に等用することが可能となる、また、知１禄板の位Ｊず
れが防止されるので、半ｉ、・・体裁根面の％極層間に
短絡不良が生じることがなくなり、この半導体装めの歩
留り向上が可能となる。
ぎτ１図は従来の力ね圧接触３’ｔの半被１体装俤を説
明するサイドグ８−ト式サイリスクの断面構成図、第２
区１（伏このブイリスクの電極板を示す平面図、第３図
はこの晃伊板に対応する半導体基板および１．柄部を示
ずＡ −Ａ線断面図、第４図はこの発明の＝ラミ雄側に
併る力ｉ１ｉ接茫形半導体装置を説明するセンターゲー
ト式・リーイリスタの断面構成図、概５図はこのサイリ
スクの電衿也を示す平面図、第６図はこの電極板に対応
する半導体基板および電極部を示すＢ−１紡断面図であ
る。 １１・半４１１体基板、１６・・・カソード電極層、１
７ ・・・ケ゛−） ’ＩＪ ｓ Ｊ＋４、２ ０ −
’ｉｊｌ、 ’１４ｗ板、 ２２ ａ 〜２２ ｄ−
奄極板放躬状部、２ 、？ ａ 〜２ 、？ ｄ 。 ２４ａ〜２４ｄ・・・フ゛リッジ状金属板、Ａ・・アノ
ード′１−Ｌ桟６１（、Ｃカソード電極部、Ｇ・・・ダ
ート？：宅（、メ部。 出靭人代理人 弁Ｐ± 鈴 江 武 彦第１図 第２図 第３図 ６１７ 第 ４ 図
明するサイドグ８−ト式サイリスクの断面構成図、第２
区１（伏このブイリスクの電極板を示す平面図、第３図
はこの晃伊板に対応する半導体基板および１．柄部を示
ずＡ −Ａ線断面図、第４図はこの発明の＝ラミ雄側に
併る力ｉ１ｉ接茫形半導体装置を説明するセンターゲー
ト式・リーイリスタの断面構成図、概５図はこのサイリ
スクの電衿也を示す平面図、第６図はこの電極板に対応
する半導体基板および電極部を示すＢ−１紡断面図であ
る。 １１・半４１１体基板、１６・・・カソード電極層、１
７ ・・・ケ゛−） ’ＩＪ ｓ Ｊ＋４、２ ０ −
’ｉｊｌ、 ’１４ｗ板、 ２２ ａ 〜２２ ｄ−
奄極板放躬状部、２ 、？ ａ 〜２ 、？ ｄ 。 ２４ａ〜２４ｄ・・・フ゛リッジ状金属板、Ａ・・アノ
ード′１−Ｌ桟６１（、Ｃカソード電極部、Ｇ・・・ダ
ート？：宅（、メ部。 出靭人代理人 弁Ｐ± 鈴 江 武 彦第１図 第２図 第３図 ６１７ 第 ４ 図
Claims (1)
- それぞれ極性の異なる少なくとも２つ以上の電極層が同
一平面上に幾何学的に交互に入り組んで形成される半導
体基板と、この半導体基板のそれぞれの電極層のうち一
方の電極層面に接触設定される幾何学的形状の電極板と
、この電極板を介して上記半導体基板の一方の電極層を
導出する電極板の大きさに対応した接触面を有する電極
部とを具備し、上記電極板の先端部相互間を上記電極部
周縁から突出するブリッジ状の金属板によシ一体化し、
この突出金属板それぞれを上記電極部の局面に沿って折
シ曲げ形成するようにしたことを特徴とする加圧接触形
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075045A JPS59201431A (ja) | 1983-04-28 | 1983-04-28 | 加圧接触形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075045A JPS59201431A (ja) | 1983-04-28 | 1983-04-28 | 加圧接触形半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201431A true JPS59201431A (ja) | 1984-11-15 |
Family
ID=13564837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075045A Pending JPS59201431A (ja) | 1983-04-28 | 1983-04-28 | 加圧接触形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201431A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376815A (en) * | 1989-11-17 | 1994-12-27 | Kabushiki Kaisha Toshiba | Semiconductor device having bipolar-mos composite element pellet suitable for pressure contacted structure |
-
1983
- 1983-04-28 JP JP58075045A patent/JPS59201431A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376815A (en) * | 1989-11-17 | 1994-12-27 | Kabushiki Kaisha Toshiba | Semiconductor device having bipolar-mos composite element pellet suitable for pressure contacted structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010072399A (ko) | 도전성 비아를 구비한 가요성 회로 및 그 제조 방법 | |
| SE524255C2 (sv) | Keramiskt flerskiktssubstrat och förfarande för tillverkning av detsamma | |
| US3297902A (en) | Electron discharge device having a laminated and finely reticulated grid structure therein | |
| JPWO2015060387A1 (ja) | 配線基板および電子装置 | |
| JPWO2014104300A1 (ja) | 配線基板、電子装置および発光装置 | |
| JPS59201431A (ja) | 加圧接触形半導体装置 | |
| JP2004147332A (ja) | 小型フィルタ | |
| US4158850A (en) | Thyristor having improved cooling and improved high frequency operation with adjacent control terminals | |
| US3325704A (en) | High frequency coaxial transistor package | |
| JP3480901B2 (ja) | 圧接形半導体素子および電力変換装置 | |
| WO1999030376A2 (en) | Battery-included pcb | |
| JPS5951763B2 (ja) | 基板上のマイクロ波サ−キユレ−タ | |
| JPS6247131A (ja) | 反応性イオンエツチング装置 | |
| US3909934A (en) | Method of producing a measuring head for measuring electrical components | |
| US4556898A (en) | Semiconductor device | |
| JP3351537B2 (ja) | 圧接型半導体装置 | |
| JP7003439B2 (ja) | 半導体装置 | |
| CN224205652U (zh) | 一种封装基座、组合板及电子器件 | |
| JP4376444B2 (ja) | 集積回路と実装基板の接続構造 | |
| JP2000067972A (ja) | 電気コネクタ | |
| JP2013118354A (ja) | 多層絶縁基板および多層絶縁基板の製造方法 | |
| CN218830765U (zh) | Pcb板的焊接结构、电器件及车辆 | |
| JPH1116763A (ja) | 磁器コンデンサ | |
| JPS624332A (ja) | 半導体集積回路装置 | |
| JP3151897B2 (ja) | 同軸マイクロストリップライン変換器 |