JPS624332A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS624332A JPS624332A JP60145013A JP14501385A JPS624332A JP S624332 A JPS624332 A JP S624332A JP 60145013 A JP60145013 A JP 60145013A JP 14501385 A JP14501385 A JP 14501385A JP S624332 A JPS624332 A JP S624332A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- electrode pad
- circuit device
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
- H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明畦半導体集積回路装置に関し、特に高周波回路装
置に使用する半導体集積回路装置のボンディング用電極
パッドの構造に関する。
置に使用する半導体集積回路装置のボンディング用電極
パッドの構造に関する。
従来、半導体集積回路装置に形成されるボンディング用
電極パッドは第４＠に示すように幅が約１２０μｍの正
方形の導電バター／により構成さにボンディングされた
ボンディングワイヤ、５は内部バタン、６は接触部であ
る。ボンディングワイヤｌとボンディング用電極パッド
１２と接触する部分は、接触部６０部分だけであるが、
ボンディング用電極パッド１２はボンディングの作業性
の向上のために接触部６よ多数倍大きい面積を必要とす
ゐ。
電極パッドは第４＠に示すように幅が約１２０μｍの正
方形の導電バター／により構成さにボンディングされた
ボンディングワイヤ、５は内部バタン、６は接触部であ
る。ボンディングワイヤｌとボンディング用電極パッド
１２と接触する部分は、接触部６０部分だけであるが、
ボンディング用電極パッド１２はボンディングの作業性
の向上のために接触部６よ多数倍大きい面積を必要とす
ゐ。
このように従来のボンディング用電極パッド１２社、正
方形の導電パターンで形成されて−るため、基板との間
の静電容量が大きく、特に高周波のアナログ回路にｋい
て利得低下等の電気特性の劣化の原因となることが多か
った。例えば、−辺が、１２０μＩｎの正方形のボンデ
ィング用電極パッドと基板との間の静電容量は０．３ｐ
Ｆ程度となる。
方形の導電パターンで形成されて−るため、基板との間
の静電容量が大きく、特に高周波のアナログ回路にｋい
て利得低下等の電気特性の劣化の原因となることが多か
った。例えば、−辺が、１２０μＩｎの正方形のボンデ
ィング用電極パッドと基板との間の静電容量は０．３ｐ
Ｆ程度となる。
この静電容量は周波数ＩＱＨｚでは約５００Ωのインピ
ーダンスとなシ無視できないことが多い。
ーダンスとなシ無視できないことが多い。
上述した従来のボンディング用電極パッドは、ボンディ
ング用電極パッド１２から接触部６を除いた部分は、基
板との間に不要な静電容量を発生するという欠点がらる
。
ング用電極パッド１２から接触部６を除いた部分は、基
板との間に不要な静電容量を発生するという欠点がらる
。
本発明の目的は、上記欠点を除去し、基板との間に不要
な静電容量の発生を少くしたボンディング用電極パッド
を有する半導体集積回路装置を提供することにある。
な静電容量の発生を少くしたボンディング用電極パッド
を有する半導体集積回路装置を提供することにある。
本発明の半導体集積回路装置は、内部パターンの延長部
と、この内部パターンの延長部と分離されかつその周囲
に設けられた複数の分離されたパターンからなるボンデ
ィング補強部とから構成されたボンディング用電極パッ
ドを有するものである。
と、この内部パターンの延長部と分離されかつその周囲
に設けられた複数の分離されたパターンからなるボンデ
ィング補強部とから構成されたボンディング用電極パッ
ドを有するものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す平面図である。
第１図において、ボンディング用電極パッド２は内部パ
ターン延長部３とその周囲に形成されたボンディング補
強部４とによシ構成されている。内部パターン延長部３
は内部パターン５と接続されておシ、さらにボンディン
グワイヤｌと電気的に接続される。
ターン延長部３とその周囲に形成されたボンディング補
強部４とによシ構成されている。内部パターン延長部３
は内部パターン５と接続されておシ、さらにボンディン
グワイヤｌと電気的に接続される。
ボンディング補強部４は内部パターン延長部３と分離し
さらに個々に分離した小パターンの集合によシ構成され
ている。このボンディング用電極パッド２ヘボンデイン
グワイヤ１を接続する際はボンディングワイヤｌが内部
パターン延長部３と少なくとも１点で接触する様にボン
ディングを行う。ボンディングワイヤｌと内部パターン
延長部３との接触面積が少なりために、内部パターン延
長部３とボンディングワイヤ１間のボンディング接着強
度は弱いが、ボンディング補強部４の複数のパターンが
同時に接続されるためボンディング接着強度は従来のも
のに比べ低下することはな―。
さらに個々に分離した小パターンの集合によシ構成され
ている。このボンディング用電極パッド２ヘボンデイン
グワイヤ１を接続する際はボンディングワイヤｌが内部
パターン延長部３と少なくとも１点で接触する様にボン
ディングを行う。ボンディングワイヤｌと内部パターン
延長部３との接触面積が少なりために、内部パターン延
長部３とボンディングワイヤ１間のボンディング接着強
度は弱いが、ボンディング補強部４の複数のパターンが
同時に接続されるためボンディング接着強度は従来のも
のに比べ低下することはな―。
このボンディング補強部４は内部パターン延長部３と分
離され、さらに個々に分離した小パターンの集合によシ
構成されているため、ボンディングワイヤ１と接触した
ボンディング補強部パターンのみボンディングワイヤ１
と電気的に接続し、それ以外のボンディング補強部のパ
ターンは電気的に絶縁されている。従って基板間と静電
容量を発生する部分は内部パターン延長部３および接触
部６だけとなる。
離され、さらに個々に分離した小パターンの集合によシ
構成されているため、ボンディングワイヤ１と接触した
ボンディング補強部パターンのみボンディングワイヤ１
と電気的に接続し、それ以外のボンディング補強部のパ
ターンは電気的に絶縁されている。従って基板間と静電
容量を発生する部分は内部パターン延長部３および接触
部６だけとなる。
従りて、第４図にて説明した従来のボンディング用電極
パッド１２と比較し大幅に基板間の静電容量を減少させ
ることができる。接触部６０面積ることが可能でアシ、
静電容量は面積に比例するため従来のボンディング用電
極パッド１２に比較第２図および第３図は、本発明の第
２および第３の実施例であシ、内部パターン延長部の形
状を変化させボンディングワイヤ１と接触する確率を高
めたものである。
パッド１２と比較し大幅に基板間の静電容量を減少させ
ることができる。接触部６０面積ることが可能でアシ、
静電容量は面積に比例するため従来のボンディング用電
極パッド１２に比較第２図および第３図は、本発明の第
２および第３の実施例であシ、内部パターン延長部の形
状を変化させボンディングワイヤ１と接触する確率を高
めたものである。
以上説明したように本発明によれば、ボンディング用電
極パッド、を内部パターン延長部とボンディング補強部
によシ構成し、ボンディングワイヤの接触部以外のボン
ディング補強部が基板との間の静電容量に寄与しない構
造を有するようにし、基板間の静電容量を大幅に減少さ
せた半導体集積回路装置が得られるので、ｅＫ高周波に
て動作する回路を有する半導体集積回路装置においてそ
の効果は大きい。
極パッド、を内部パターン延長部とボンディング補強部
によシ構成し、ボンディングワイヤの接触部以外のボン
ディング補強部が基板との間の静電容量に寄与しない構
造を有するようにし、基板間の静電容量を大幅に減少さ
せた半導体集積回路装置が得られるので、ｅＫ高周波に
て動作する回路を有する半導体集積回路装置においてそ
の効果は大きい。
第１図は本発明の一実施例の平面図、第２図および第３
図は本発咀の第２シよび第３の実施例の平面図、第４図
は従来の半導体集積回路装置のボンディング用電極パッ
ドの平面図である。 １・・・・・・ボンディングワイヤ、２．１２・・・・
・・ボンディング用電極パッド、３・：・・・・内部パ
ターン延長部、４・・・・・・ボンディング補強部、５
・・・・・・内部パターン、６・・・・・・接触部。 第 ２ 顆 Δ本所二ヅ補却師 率３０ 率４図
図は本発咀の第２シよび第３の実施例の平面図、第４図
は従来の半導体集積回路装置のボンディング用電極パッ
ドの平面図である。 １・・・・・・ボンディングワイヤ、２．１２・・・・
・・ボンディング用電極パッド、３・：・・・・内部パ
ターン延長部、４・・・・・・ボンディング補強部、５
・・・・・・内部パターン、６・・・・・・接触部。 第 ２ 顆 Δ本所二ヅ補却師 率３０ 率４図
Claims (1)
- 内部パターンの延長部と、該内部パターンの延長部と分
離されかつその周囲に設けられた複数の分離されたパタ
ーンからなるボンディング補強部とから構成されたボン
ディング用電極パッドを有することを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145013A JPS624332A (ja) | 1985-07-01 | 1985-07-01 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145013A JPS624332A (ja) | 1985-07-01 | 1985-07-01 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS624332A true JPS624332A (ja) | 1987-01-10 |
Family
ID=15375424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60145013A Pending JPS624332A (ja) | 1985-07-01 | 1985-07-01 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS624332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959706A (en) * | 1988-05-23 | 1990-09-25 | United Technologies Corporation | Integrated circuit having an improved bond pad |
| JP2009135345A (ja) * | 2007-11-30 | 2009-06-18 | Fujikura Ltd | 半導体装置及びその製造方法 |
-
1985
- 1985-07-01 JP JP60145013A patent/JPS624332A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959706A (en) * | 1988-05-23 | 1990-09-25 | United Technologies Corporation | Integrated circuit having an improved bond pad |
| JP2009135345A (ja) * | 2007-11-30 | 2009-06-18 | Fujikura Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4551789A (en) | Multilayer ceramic substrates with several metallization planes | |
| JP2938344B2 (ja) | 半導体装置 | |
| US20040050587A1 (en) | Transmission line and device including the same | |
| JPH01158801A (ja) | マイクロストリップライン | |
| US6706967B2 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| US20040085150A1 (en) | Terminations for shielded transmission lines fabricated on a substrate | |
| JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
| JPS601968A (ja) | 半導体装置 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JPH0453144A (ja) | 高出力ＧａＡｓＦＥＴ | |
| JP2758322B2 (ja) | 電子部品搭載用回路基板 | |
| JPH0799753B2 (ja) | 混成集積回路 | |
| JPH0249733Y2 (ja) | ||
| JPS605055B2 (ja) | 半導体装置 | |
| JPH01239945A (ja) | 混成集積回路装置 | |
| JP2024120603A (ja) | 整合回路基板および半導体装置 | |
| JPH01187966A (ja) | 半導体装置 | |
| JPS62183155A (ja) | 半導体集積回路装置 | |
| JPS63200602A (ja) | マイクロ波集積回路の回路基板 | |
| JPH02238655A (ja) | 半導体パッケージ | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPH08181271A (ja) | 半導体装置用パッケージ | |
| JPH01297865A (ja) | 半導体装置 | |
| JPH02216867A (ja) | マイクロ波集積回路 | |
| JPH01106437A (ja) | 半導体装置 |