JPS59201482A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPS59201482A JPS59201482A JP7654083A JP7654083A JPS59201482A JP S59201482 A JPS59201482 A JP S59201482A JP 7654083 A JP7654083 A JP 7654083A JP 7654083 A JP7654083 A JP 7654083A JP S59201482 A JPS59201482 A JP S59201482A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- pattern
- resist
- paste
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａ＋ 発明の技術分野
本発明は厚膜回路基板の製造方法に係り特に厚膜回路パ
ターンの形成方法に関す。
ターンの形成方法に関す。
ｆｂ） 技術の背景
厚膜回路基板が構成要素となっているハイブリッド集積
回路装置はプリント基板回路装置と半導体集積回路装置
の間に位置しその多様化に対する適応性が優れているの
で近年増加の一途をたどっているが、多様化が進むにし
たがって集積度の向上が望まれ厚膜回路パターンの微細
化が必要になって来ている。
回路装置はプリント基板回路装置と半導体集積回路装置
の間に位置しその多様化に対する適応性が優れているの
で近年増加の一途をたどっているが、多様化が進むにし
たがって集積度の向上が望まれ厚膜回路パターンの微細
化が必要になって来ている。
ｆｃ） 従来技術と問題点
従来の厚膜回路基板においては耐熱性絶縁基板の上にパ
ターン形成されたスクリーンマスクを通して厚膜ペース
トを印刷・乾燥・焼成して厚膜回路パターンを形成して
いるが、この製造方法は形成することが出来る厚膜パタ
ーンの最小線幅が１００〜１５０μｍを限度とするので
厚膜回路バターンの微細化を阻害している欠点がある。
ターン形成されたスクリーンマスクを通して厚膜ペース
トを印刷・乾燥・焼成して厚膜回路パターンを形成して
いるが、この製造方法は形成することが出来る厚膜パタ
ーンの最小線幅が１００〜１５０μｍを限度とするので
厚膜回路バターンの微細化を阻害している欠点がある。
また、厚膜回路パターンの微細化のために、厚膜ペース
トを全面印刷し、乾燥・焼成の後フォトリソグラフ法に
よって厚膜回路パターンを形成する方法もあるが、ガラ
スフリットを含むような厚膜ペーストを使用するとエツ
チングが困難であるために使用出来る厚膜ペーストは特
性の劣るフリットレスタイプに制限される欠点がある。
トを全面印刷し、乾燥・焼成の後フォトリソグラフ法に
よって厚膜回路パターンを形成する方法もあるが、ガラ
スフリットを含むような厚膜ペーストを使用するとエツ
チングが困難であるために使用出来る厚膜ペーストは特
性の劣るフリットレスタイプに制限される欠点がある。
ｆｄ＋ 発明の目的
本発明の目的は上記従来の欠点に鑑み、厚膜ペーストの
種類に制限されずに微細な厚膜回路パターンを形成出来
る方法を提供するにある。
種類に制限されずに微細な厚膜回路パターンを形成出来
る方法を提供するにある。
＋ｅ） 発明の構成
上記目的は、仮乾燥時の厚膜ペーストが難溶であるレジ
スト剥離剤と該剥離剤に易溶なフォトレジストを使用し
、最初に厚膜回路パターン形成面の厚膜回路パターンを
形成せぬ部分にフォトリソグラフ法により前記レジスト
のパターンを形成し、次に前記厚膜ペーストを全面印刷
・仮乾燥を行い、その後に前記剥離剤でレジストパター
ン部分を剥離して所望の厚膜回路パターンを形成するこ
とによって達成される。
スト剥離剤と該剥離剤に易溶なフォトレジストを使用し
、最初に厚膜回路パターン形成面の厚膜回路パターンを
形成せぬ部分にフォトリソグラフ法により前記レジスト
のパターンを形成し、次に前記厚膜ペーストを全面印刷
・仮乾燥を行い、その後に前記剥離剤でレジストパター
ン部分を剥離して所望の厚膜回路パターンを形成するこ
とによって達成される。
フォトリソグラフ法によるパターン形成はスクリーンマ
スクを通して印刷する方法と異なり微細化を阻害するス
クリーンマスクの網目がないので微細化が容易であり、
前記厚膜ペーストの全面印刷では前記レジストパターン
面上の該厚膜ペーストは該レジストパターン面以外の部
分の厚さに比べて薄く且つ仮乾燥状態であるので、前記
レジス１−バクーン部分の剥離では前記剥離剤が容易に
該レジストに到達し該レジストと共に該レジストパター
ン面上の厚膜ペーストをも剥離して所望の厚膜回路パタ
ーンを形成することができる。然も使用出来る厚膜ペー
ストはフォトレジストおよび剥離剤の選定によって自由
であり制限されない。
スクを通して印刷する方法と異なり微細化を阻害するス
クリーンマスクの網目がないので微細化が容易であり、
前記厚膜ペーストの全面印刷では前記レジストパターン
面上の該厚膜ペーストは該レジストパターン面以外の部
分の厚さに比べて薄く且つ仮乾燥状態であるので、前記
レジス１−バクーン部分の剥離では前記剥離剤が容易に
該レジストに到達し該レジストと共に該レジストパター
ン面上の厚膜ペーストをも剥離して所望の厚膜回路パタ
ーンを形成することができる。然も使用出来る厚膜ペー
ストはフォトレジストおよび剥離剤の選定によって自由
であり制限されない。
また、以」二の厚膜パターンの形成を−サイクルとし、
導電性厚膜ペーストを使用するサイクルと絶縁性厚膜ペ
ーストを使用するサイクルとを組合せて複数サイクル行
うことにより、微細化された多層厚膜回路パターンを形
成することが出来る。
導電性厚膜ペーストを使用するサイクルと絶縁性厚膜ペ
ーストを使用するサイクルとを組合せて複数サイクル行
うことにより、微細化された多層厚膜回路パターンを形
成することが出来る。
（ｆｌ 発明の実施例
以下本発明の実施例を図により説明する。
図面の番号は工程の順を追っており、第１図は基板の側
断面図、第２図はレジストパターンを形成した側断面図
、第３図は導電性厚膜ペースト印刷を加えた側断面図、
第４図は導電性厚膜回路パターン完成の側断面図、第５
図はレジスト塗布を加えた側断面図、第６図はレジスト
パターン形成を加えた側断面図、第７図は絶縁性厚膜ペ
ースト印刷を加えた側断面図、第８図はレジスト部剥離
・焼成を加えた側断面図で、ｌは基板、２ｂ・４ｂはレ
ジストパターン、３は導電性厚膜ペースト、３８はレジ
ストパターン２ｂ面上の導電性厚膜ペースト、３ｂは導
電性厚膜回路パターン、４はレジスト塗布、５は絶縁性
厚膜ペースト、５ａはレジストパターン４ｂ面上の絶縁
性厚膜ペースト、５ｂは絶縁性厚膜パターン、６はスル
ーホール部をそれぞれ示す。
断面図、第２図はレジストパターンを形成した側断面図
、第３図は導電性厚膜ペースト印刷を加えた側断面図、
第４図は導電性厚膜回路パターン完成の側断面図、第５
図はレジスト塗布を加えた側断面図、第６図はレジスト
パターン形成を加えた側断面図、第７図は絶縁性厚膜ペ
ースト印刷を加えた側断面図、第８図はレジスト部剥離
・焼成を加えた側断面図で、ｌは基板、２ｂ・４ｂはレ
ジストパターン、３は導電性厚膜ペースト、３８はレジ
ストパターン２ｂ面上の導電性厚膜ペースト、３ｂは導
電性厚膜回路パターン、４はレジスト塗布、５は絶縁性
厚膜ペースト、５ａはレジストパターン４ｂ面上の絶縁
性厚膜ペースト、５ｂは絶縁性厚膜パターン、６はスル
ーホール部をそれぞれ示す。
第１図の耐熱性絶縁基板であるアルミナ基板１の表面に
水溶性レジストをスピンナーにより全面塗布し、所望の
パターンに露光・現像して即ちフォトリソグラフ法によ
って第２図のようにレジストパターン２ｂを形成し、こ
の」二に導電性厚膜ペースト３を通常の印刷方法によっ
て全面印刷し第３図のようにする。この場合導電性厚膜
ペースト３は有機溶剤系であるので前記レジストには水
を容性のものが使用されている。次ぎに水溶性レジスト
剥離剤の中に第３図の状態の基板全体を浸漬すると、前
記全面印刷ではレジストパターン２ｂ面上の導電性厚膜
ペースト３ａはレジストパターン２ｂ面以外の部分の厚
さに比べて薄く且つ仮乾燥状態であるので、前記剥離液
は容易に該しジストに到達してレジストパターン２ｂの
レジストと共にレシス１−パターン２ｂ面上の導電性厚
膜ペースト３ａが剥離される。しかる後、水洗・乾燥・
焼成をすることにより第４図のように所望の厚膜回路パ
ターン３ｂを形成することができ単層の場合の厚膜回路
基板の厚膜回路パターンを完成する。
水溶性レジストをスピンナーにより全面塗布し、所望の
パターンに露光・現像して即ちフォトリソグラフ法によ
って第２図のようにレジストパターン２ｂを形成し、こ
の」二に導電性厚膜ペースト３を通常の印刷方法によっ
て全面印刷し第３図のようにする。この場合導電性厚膜
ペースト３は有機溶剤系であるので前記レジストには水
を容性のものが使用されている。次ぎに水溶性レジスト
剥離剤の中に第３図の状態の基板全体を浸漬すると、前
記全面印刷ではレジストパターン２ｂ面上の導電性厚膜
ペースト３ａはレジストパターン２ｂ面以外の部分の厚
さに比べて薄く且つ仮乾燥状態であるので、前記剥離液
は容易に該しジストに到達してレジストパターン２ｂの
レジストと共にレシス１−パターン２ｂ面上の導電性厚
膜ペースト３ａが剥離される。しかる後、水洗・乾燥・
焼成をすることにより第４図のように所望の厚膜回路パ
ターン３ｂを形成することができ単層の場合の厚膜回路
基板の厚膜回路パターンを完成する。
これらの工程においてパターンの微細化に関与する作業
はフォトリソグラフ法による作業であり、ここではスク
リーンマスクを通して印刷する方法と異なり微細化を阻
害するスクリーンマスクの網目がないので微細化が容易
である。
はフォトリソグラフ法による作業であり、ここではスク
リーンマスクを通して印刷する方法と異なり微細化を阻
害するスクリーンマスクの網目がないので微細化が容易
である。
多層厚膜回路基板にする場合には、第二層目の導電性厚
膜回路パターンの形成に先立ち、第二層目の導電性厚膜
回路パターンが形成出来るように第一層目の導電性厚膜
回路パターンの上に絶縁層を形成すると共に、第二層目
の導電性厚膜回路パターンの形成に際して第一層目の導
電性厚膜回路パターンとの間にスルーホールが形成出来
るような絶縁性厚膜パターンを形成する。
膜回路パターンの形成に先立ち、第二層目の導電性厚膜
回路パターンが形成出来るように第一層目の導電性厚膜
回路パターンの上に絶縁層を形成すると共に、第二層目
の導電性厚膜回路パターンの形成に際して第一層目の導
電性厚膜回路パターンとの間にスルーホールが形成出来
るような絶縁性厚膜パターンを形成する。
第４図の状態の表面に前記と同しレジストを同じ方法で
塗布して第５図のようにレジスト膜４を形成し、フォト
リソグラフ法によって第６図のようにスルーホール部６
にレジストパターン４ｂを形成し、この上に有機溶剤系
の絶縁性厚膜ペースト５を前記と同様にして全面印刷し
第７図のようにする。続いて前記と同し水溶性レジスト
剥離液を使用し前記と同様な方法でレジストパターン４
ｂのレジス１−と共にレジストパターン４ｂ面上の絶縁
性厚膜ペースト５ａを剥離する。しかる後、水洗・乾６
に導電性厚膜パターン３ｂを露出させた絶縁ｊ―である
絶縁性厚膜パターン５ｂを形成することができる。
塗布して第５図のようにレジスト膜４を形成し、フォト
リソグラフ法によって第６図のようにスルーホール部６
にレジストパターン４ｂを形成し、この上に有機溶剤系
の絶縁性厚膜ペースト５を前記と同様にして全面印刷し
第７図のようにする。続いて前記と同し水溶性レジスト
剥離液を使用し前記と同様な方法でレジストパターン４
ｂのレジス１−と共にレジストパターン４ｂ面上の絶縁
性厚膜ペースト５ａを剥離する。しかる後、水洗・乾６
に導電性厚膜パターン３ｂを露出させた絶縁ｊ―である
絶縁性厚膜パターン５ｂを形成することができる。
以下この第８図の状態を第１図の基ｈ１と同様に扱い第
２図以降の工程を繰り返すことによって微細化された多
層厚膜回路パターンを形成することが出来る。
２図以降の工程を繰り返すことによって微細化された多
層厚膜回路パターンを形成することが出来る。
なお、前記の実施例において水ン容性レジストの代わり
に水溶性ドライフィルムを使用しても同様な結果が得ら
れる。
に水溶性ドライフィルムを使用しても同様な結果が得ら
れる。
また、以上の実施例では厚膜ベース１−が有機〆８剤系
であるのでレジストには水冷性のものを使用したが、厚
膜ペーストが水溶性である場合にはレジストを有機溶剤
系のものにすることによっζＥ１様な結果が得られるの
で本製造方法でばｊｌ膜ペーストの種類を選ばない。
であるのでレジストには水冷性のものを使用したが、厚
膜ペーストが水溶性である場合にはレジストを有機溶剤
系のものにすることによっζＥ１様な結果が得られるの
で本製造方法でばｊｌ膜ペーストの種類を選ばない。
（ｇｌ 発明の効果
以上に説明したように、本発明による構成によれば厚膜
ペーストの種類に制限されずに微細な厚膜回路パターン
を形成出来る方法が提供出来、パターンが微細化された
単層のみならず多層の厚膜回路基板の提供を可能にさせ
る効果がある。
ペーストの種類に制限されずに微細な厚膜回路パターン
を形成出来る方法が提供出来、パターンが微細化された
単層のみならず多層の厚膜回路基板の提供を可能にさせ
る効果がある。
図面の番号は工程の順を追っており、第１図は基板の側
断面図、第２図はレジス）・パターンを形成した側断面
図、第３図は導電性厚膜ペーストＩＥ１ｊ刷を加えた側
断面図、第４図は導電性厚膜回路バクーン完成の側断面
図、第５図はレジスト塗布を加えた側断面図、第６図は
レジストパターン形成を加えた側断面図、第７図は絶縁
性厚膜ペース１−印刷を加えた側断面図、第８図はレジ
スト部剥離・焼成を加えた側断面図である。 図面において、１ば基板、２ｂ・４ｂはレジストパター
ン、３は導電性厚膜ペースト、３ｄはシンストパターン
２ｂ面上の導電性厚膜ペースト、３ｂは導電性厚膜回路
パターン、４はレシス日央、５は絶縁性厚膜ペースト、
５ａはレジストパターン４ｂ面上の絶縁性厚膜ペースト
、５ｂは絶縁性厚膜パターン、６はスルーホール部をそ
れぞれ示す。 々 浚 坪 沫 ４〕Ｘ０ｒ″−ゎ 懺 忰 簿 誇
断面図、第２図はレジス）・パターンを形成した側断面
図、第３図は導電性厚膜ペーストＩＥ１ｊ刷を加えた側
断面図、第４図は導電性厚膜回路バクーン完成の側断面
図、第５図はレジスト塗布を加えた側断面図、第６図は
レジストパターン形成を加えた側断面図、第７図は絶縁
性厚膜ペース１−印刷を加えた側断面図、第８図はレジ
スト部剥離・焼成を加えた側断面図である。 図面において、１ば基板、２ｂ・４ｂはレジストパター
ン、３は導電性厚膜ペースト、３ｄはシンストパターン
２ｂ面上の導電性厚膜ペースト、３ｂは導電性厚膜回路
パターン、４はレシス日央、５は絶縁性厚膜ペースト、
５ａはレジストパターン４ｂ面上の絶縁性厚膜ペースト
、５ｂは絶縁性厚膜パターン、６はスルーホール部をそ
れぞれ示す。 々 浚 坪 沫 ４〕Ｘ０ｒ″−ゎ 懺 忰 簿 誇
Claims (2)
- （１） 基板上の厚膜パターン形成面に焼成された厚
膜ペーストで回路パターンが形成されてなる厚膜回路基
板の製造において、仮乾燥時の厚膜ペーストが難溶であ
るレジスト剥離剤と該剥離剤に易溶なフォトレジストを
使用し、最初に前記ＪＩ膜パターン形成面の厚膜パター
ンを形成せぬ部分にフォトリソグラフ法により前記レジ
ストのパターンを形成し、次に厚膜ペーストを全面印刷
・仮乾燥を行い、その後に前記剥離剤でレジストパター
ン部分を剥離して所望の厚膜回路パターンを形成するこ
とを特徴とする厚膜回路基板の製造方法。 - （２） 前記厚膜パターンの形成を−サイクルとし、
導電性厚膜ペーストを使用するサイクルと絶縁性厚膜ペ
ーストを使用するサイクルとを組合せて複数サイクル行
うことにより多層厚膜回路パターンを形成することを特
徴とする特許請求の範囲第（１）項記載の厚膜回路基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7654083A JPS59201482A (ja) | 1983-04-30 | 1983-04-30 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7654083A JPS59201482A (ja) | 1983-04-30 | 1983-04-30 | 厚膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201482A true JPS59201482A (ja) | 1984-11-15 |
Family
ID=13608097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7654083A Pending JPS59201482A (ja) | 1983-04-30 | 1983-04-30 | 厚膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201482A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083889A1 (en) * | 2002-04-02 | 2003-10-09 | Sony Corporation | Method for patterning thick-film paste material layer, method for manufacturing cold-cathode field electron emission device, and method for manufacturing cold-cathode field electron emission display |
-
1983
- 1983-04-30 JP JP7654083A patent/JPS59201482A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083889A1 (en) * | 2002-04-02 | 2003-10-09 | Sony Corporation | Method for patterning thick-film paste material layer, method for manufacturing cold-cathode field electron emission device, and method for manufacturing cold-cathode field electron emission display |
| US7297469B2 (en) | 2002-04-02 | 2007-11-20 | Sony Corporation | Method of patterning a thick-film paste material layer, method of manufacturing cold- cathode field emission device, and method of manufacturing a cold-cathode field emission display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336320A (en) | Process for dielectric stenciled microcircuits | |
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| JP2705253B2 (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| KR0151065B1 (ko) | 회로기판 및 그 제조방법 | |
| JP3709453B2 (ja) | セラミックス多層配線基板の製造方法 | |
| JPH08213737A (ja) | 導体形成方法 | |
| JPS6167989A (ja) | 多層配線基板の製造方法 | |
| JP4403692B2 (ja) | 厚膜印刷回路配線基板の製造方法およびそれを用いた電子部品 | |
| JPS6155796B2 (ja) | ||
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JP2710430B2 (ja) | パターン形成方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH0537128A (ja) | 配線基板の製造方法 | |
| JPH07202428A (ja) | 多層回路基板の製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH08204313A (ja) | ファインパターン印刷回路 | |
| JPH02240996A (ja) | 回路基板の製造方法 | |
| JPS6231515B2 (ja) | ||
| JPS63120499A (ja) | 多層配線基板の製造方法 | |
| JPS58182293A (ja) | 厚膜配線基板 | |
| JPS6155798B2 (ja) | ||
| JPS63150993A (ja) | プリント配線板の製造方法 | |
| JPS60211898A (ja) | 多層配線基板の製造方法 | |
| JPH0118594B2 (ja) | ||
| JPH0234198B2 (ja) | Seramitsukutasohaisenkibannoseizohoho |