JPS59201536A - アナログ・デイジタル通信方法およびその装置 - Google Patents
アナログ・デイジタル通信方法およびその装置Info
- Publication number
- JPS59201536A JPS59201536A JP7648083A JP7648083A JPS59201536A JP S59201536 A JPS59201536 A JP S59201536A JP 7648083 A JP7648083 A JP 7648083A JP 7648083 A JP7648083 A JP 7648083A JP S59201536 A JPS59201536 A JP S59201536A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- analog
- power supply
- transmitter
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、工業計測等において、アナログ信号とディジ
タル信号とを同一の伝送路により伝送する場合に適用さ
扛るアナログ・ディジタル通信方法およびその装置に関
するものである。
タル信号とを同一の伝送路により伝送する場合に適用さ
扛るアナログ・ディジタル通信方法およびその装置に関
するものである。
従来、工業計測においては、差圧発信器、電磁流量計等
の測定出力を遠隔地点へ伝送する場合、一般に４〜２０
ｍＡ等の統一信号が用いられてお先このアナログ信号
の電流値により測定値を示すものとなっている。
の測定出力を遠隔地点へ伝送する場合、一般に４〜２０
ｍＡ等の統一信号が用いられてお先このアナログ信号
の電流値により測定値を示すものとなっている。
しかし、差圧発信器、電磁流量計等は、広域に分散のう
え設置さ扛るのが一般的であり、とｎらの調整および動
作状況チェックを行なうには、係員が巡回のうえ保守、
点検作業を行なわねばならず、既存の設備を利用して遠
隔操作により調整および動作状況チェック等をも行なう
ことのできる手段の出現が要望されるに至っている。
え設置さ扛るのが一般的であり、とｎらの調整および動
作状況チェックを行なうには、係員が巡回のうえ保守、
点検作業を行なわねばならず、既存の設備を利用して遠
隔操作により調整および動作状況チェック等をも行なう
ことのできる手段の出現が要望されるに至っている。
本発明は、従来のか＼る要望に基づいてなさｎたもので
あり、第１の目的は、差圧発信器、電磁流量計等の発信
器に対し、アナログ信号と重畳のうえディジタル信号を
送受信することのできるアナログ・ディジタル通信方法
を提供するものであって、この目的を達成するため、電
源部から供給さｆｌ−７１電流値を発信器により変化さ
せてアナログ信号とする通信方法において、前記電源部
の電圧をパルス状に変化させてディジタル信号とし、該
ディジタル信号を前記発信器において受信すると共に、
前記発信器に前記アナログ信号と重畳のうえ前記電流値
をパルス状に変化させてディジタル信号とし、前記アナ
ログ信号の通ずる伝送路へ挿入された電圧降下素子の端
子電圧変化に基づき該ディジタル信号を受信し、かつ、
％ｉＪ記アナログ信号の受信を行なうことを特徴として
構成したものである。
あり、第１の目的は、差圧発信器、電磁流量計等の発信
器に対し、アナログ信号と重畳のうえディジタル信号を
送受信することのできるアナログ・ディジタル通信方法
を提供するものであって、この目的を達成するため、電
源部から供給さｆｌ−７１電流値を発信器により変化さ
せてアナログ信号とする通信方法において、前記電源部
の電圧をパルス状に変化させてディジタル信号とし、該
ディジタル信号を前記発信器において受信すると共に、
前記発信器に前記アナログ信号と重畳のうえ前記電流値
をパルス状に変化させてディジタル信号とし、前記アナ
ログ信号の通ずる伝送路へ挿入された電圧降下素子の端
子電圧変化に基づき該ディジタル信号を受信し、かつ、
％ｉＪ記アナログ信号の受信を行なうことを特徴として
構成したものである。
第２の目的は、伝送器と通信器との間においてアナログ
信号と重畳のうえディジクル信号の送受信を自在とした
アナログ・ディジタル通信装置を提供するものであり、
この目的を達成するため、伝送路へ電流を供給する電源
部と、前記伝送路へ接続され、かつ該伝送路の電流を変
化させてアナログ信号とする発信器とからなる通信装置
において、パルス状に電圧を変化させディジタル信号と
して送信する電源部と、該電源部と直列に接続された電
圧降下素子と、該電圧降下素子の端子電圧に基づき前記
アナログ信号および該アナログ信号と重畳さｎたパルス
状のディジタル信号を受信する回路とを備えた通信器、
および、該通信器からの前記ディジタル係列を電圧変化
に基づいて受信する回路と、前記アナログ信号と重畳の
うえ前記電流値をパルス状に変化させディジタル信号と
して送信する回路とを備えた前記発信器とを設けたこと
を特徴として構成したものである。
信号と重畳のうえディジクル信号の送受信を自在とした
アナログ・ディジタル通信装置を提供するものであり、
この目的を達成するため、伝送路へ電流を供給する電源
部と、前記伝送路へ接続され、かつ該伝送路の電流を変
化させてアナログ信号とする発信器とからなる通信装置
において、パルス状に電圧を変化させディジタル信号と
して送信する電源部と、該電源部と直列に接続された電
圧降下素子と、該電圧降下素子の端子電圧に基づき前記
アナログ信号および該アナログ信号と重畳さｎたパルス
状のディジタル信号を受信する回路とを備えた通信器、
および、該通信器からの前記ディジタル係列を電圧変化
に基づいて受信する回路と、前記アナログ信号と重畳の
うえ前記電流値をパルス状に変化させディジタル信号と
して送信する回路とを備えた前記発信器とを設けたこと
を特徴として構成したものである。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第１図は全構成のブロック図であり、線路ＬＨ。
Ｌ２からなる２線式伝送路（以下、伝送路）に対し電流
を供給する電源部ＰＳを有する通信器ＣＥが設けである
と共に、伝送路の他端には、差圧発信器、電磁流量計等
の発信器ＴＸが接続さｎてお九発信器Ｔｘが電流値■を
制御し、アナログ信号として伝送路へ通ずるものとなっ
ている。
を供給する電源部ＰＳを有する通信器ＣＥが設けである
と共に、伝送路の他端には、差圧発信器、電磁流量計等
の発信器ＴＸが接続さｎてお九発信器Ｔｘが電流値■を
制御し、アナログ信号として伝送路へ通ずるものとなっ
ている。
また、通信器ＣＥ中には、電源部Ｐｓ と直列に電圧降
下素子として抵抗器Ｒｅが挿入さ扛ておりこｎの端子電
圧に基づいてアナログ信号を受信するものとなっている
。
下素子として抵抗器Ｒｅが挿入さ扛ておりこｎの端子電
圧に基づいてアナログ信号を受信するものとなっている
。
たソし、通信器ＣＥの電源部ＰＳは電圧がパルス状に変
化するものとなっており、こ扛によって線間電圧■が変
化し、ディジタル信号として送信さｎ１発信器Ｔｘにょ
９受信さｎるものとなっている〇 一方、発信器Ｔｘは、ディジタル信号の受信に応じてア
ナログ信号と重畳のうえ、電流値■をパルス状に変化さ
せ、ディジタル信号として送信するため、これが通信器
Ｃ’Ｅにおける抵抗器Ｒｅの端子電圧変化として受信さ
ｎるものとなっている０第２図は、線間電圧Ｖと伝送路
に通ずる電流値■との時間ｔに応する変化状況を示す波
形図でちゃ、発信器Ｔｘの測定値に応じて定まるアナロ
グ信号Ｓａは、この場合４〜２ＯＦＦ１Ａの範囲におい
て変化するものとなっているが、通信器ＣＥからの送信
が行なわ扛ると、ディジタル信号ＳＣの期間、線間電圧
■がパルス状に変化し、こ扛によって７ラグビツトＢＦ
、スタートビットＢＳ、第１ビットＢ１〜第６ビツトＢ
８が送信される。
化するものとなっており、こ扛によって線間電圧■が変
化し、ディジタル信号として送信さｎ１発信器Ｔｘにょ
９受信さｎるものとなっている〇 一方、発信器Ｔｘは、ディジタル信号の受信に応じてア
ナログ信号と重畳のうえ、電流値■をパルス状に変化さ
せ、ディジタル信号として送信するため、これが通信器
Ｃ’Ｅにおける抵抗器Ｒｅの端子電圧変化として受信さ
ｎるものとなっている０第２図は、線間電圧Ｖと伝送路
に通ずる電流値■との時間ｔに応する変化状況を示す波
形図でちゃ、発信器Ｔｘの測定値に応じて定まるアナロ
グ信号Ｓａは、この場合４〜２ＯＦＦ１Ａの範囲におい
て変化するものとなっているが、通信器ＣＥからの送信
が行なわ扛ると、ディジタル信号ＳＣの期間、線間電圧
■がパルス状に変化し、こ扛によって７ラグビツトＢＦ
、スタートビットＢＳ、第１ビットＢ１〜第６ビツトＢ
８が送信される。
なお、各ビットは、線間電圧Ｖの上昇により示さ扛、フ
ラグピッ）ＢＦは特にパルス幅が広く設定さ粁、かつ、
７−７グビツ）ＢＰおよびスタートピッ）１３ｓは必ず
正方向へ変化するものとなっているが、データを示す第
１ビツトＢ１〜第８ピツ）Ｂｓは、例えば、論理値気１
〃のとき正方向へ変化し、論理値９０〃のときには無変
化を維持するものとなっている○ この線間電圧変化は、発信器Ｔｘにエリ検出され、これ
によってディジタル信号ＳＣの受信が行なわれる。
ラグピッ）ＢＦは特にパルス幅が広く設定さ粁、かつ、
７−７グビツ）ＢＰおよびスタートピッ）１３ｓは必ず
正方向へ変化するものとなっているが、データを示す第
１ビツトＢ１〜第８ピツ）Ｂｓは、例えば、論理値気１
〃のとき正方向へ変化し、論理値９０〃のときには無変
化を維持するものとなっている○ この線間電圧変化は、発信器Ｔｘにエリ検出され、これ
によってディジタル信号ＳＣの受信が行なわれる。
すると、発信器Ｔｘは、ディジタル信号Ｓｃの受信終了
後、一定期間ｔｓを経てから、ディジタル信号Ｓｔの期
間、アナログ信号Ｓａと重畳のうえ、パルス状に電流値
Ｉを変化させ、フラグピッ）ＢＦ、スタートピッ）Ｂｓ
およびデータを示す第１ビツトＢ１〜第８ビツトＢ８を
ディジタル信号Ｓｃ と同様に送信する。
後、一定期間ｔｓを経てから、ディジタル信号Ｓｔの期
間、アナログ信号Ｓａと重畳のうえ、パルス状に電流値
Ｉを変化させ、フラグピッ）ＢＦ、スタートピッ）Ｂｓ
およびデータを示す第１ビツトＢ１〜第８ビツトＢ８を
ディジタル信号Ｓｃ と同様に送信する。
このため、通信器ＣＥにおいては、抵抗器ＲＣの端子電
圧変化としてディジタル信号Ｓｔが受信される。
圧変化としてディジタル信号Ｓｔが受信される。
たソし、この例では、８ビツトからなる１バイトの送受
信のみを示したが、状況に応じ、所定数のビットからな
る所望数のバイトがディジタル信号Ｓｃ 、 Ｆ３ｔの
各々において送受信さ扛る。
信のみを示したが、状況に応じ、所定数のビットからな
る所望数のバイトがディジタル信号Ｓｃ 、 Ｆ３ｔの
各々において送受信さ扛る。
また、各ビットの変化方向を負方向あるいは、一対の正
負双方向としても同様である。
負双方向としても同様である。
第３図は、通信器ＣＥのブロック図であり、マイクロプ
ロセッサ等のプロセッサＣＰＵＣを中心とし、固定メモ
リＲＯＭｃ、可変メモリＲＡ Ｍ ｃ 。
ロセッサ等のプロセッサＣＰＵＣを中心とし、固定メモ
リＲＯＭｃ、可変メモリＲＡ Ｍ ｃ 。
キーボードＫＢＣ１数字表示器等の表示器Ｄｐｃｄ、Ｄ
Ｐｃａ、ユニバーサル非同期送受信部（以下、送受信部
）ＵＡＲＴｃおよび、インターフェイスエ／Ｆｃ、なら
びにアナログ・ディジタル変換器（以下、ＡＤＣ）Ａ／
ＤＣ等が周辺に配さ扛、母線ＢＵｃにより相互間が接続
されており、固定メモリＲＯＭｃへ格納さｎたプログラ
ムをプロセッサＣＰＵ（！が実行し、所定のデータを可
変メモ］ＲＡＭｃヘアクセスしながら制御動作を行なう
ものとなっている。
Ｐｃａ、ユニバーサル非同期送受信部（以下、送受信部
）ＵＡＲＴｃおよび、インターフェイスエ／Ｆｃ、なら
びにアナログ・ディジタル変換器（以下、ＡＤＣ）Ａ／
ＤＣ等が周辺に配さ扛、母線ＢＵｃにより相互間が接続
されており、固定メモリＲＯＭｃへ格納さｎたプログラ
ムをプロセッサＣＰＵ（！が実行し、所定のデータを可
変メモ］ＲＡＭｃヘアクセスしながら制御動作を行なう
ものとなっている。
こ＼において、キーボードＫＢｃから用架のデータを与
えｎば、これに応じてプロセッサＣＰＵ（！が送受信部
Ｕ Ａ ＲＴ ｃ を制御すると共に、インターフェ
イスＩ ／ Ｆ ｃを介してゲートパルスＰｃり、をゝ
Ｘｔｊ” （高レベル）として送出するため、ＡＮＤゲ
ートＧｃ＋がオンとなり、送受信部ＵＡＲＴＣから送出
さｆるパルス状の出力がスイッチ回路ＳＷｅへ与えらｎ
、第２図に示す波形に応じてスイッチ回路ＳＷｃを駆動
するＯ すると、スイッチ回路ＳＷｅと共に電源部ＰＳを構成す
る各々異なった電圧の局部電源Ｅ。Ｌ。
えｎば、これに応じてプロセッサＣＰＵ（！が送受信部
Ｕ Ａ ＲＴ ｃ を制御すると共に、インターフェ
イスＩ ／ Ｆ ｃを介してゲートパルスＰｃり、をゝ
Ｘｔｊ” （高レベル）として送出するため、ＡＮＤゲ
ートＧｃ＋がオンとなり、送受信部ＵＡＲＴＣから送出
さｆるパルス状の出力がスイッチ回路ＳＷｅへ与えらｎ
、第２図に示す波形に応じてスイッチ回路ＳＷｃを駆動
するＯ すると、スイッチ回路ＳＷｅと共に電源部ＰＳを構成す
る各々異なった電圧の局部電源Ｅ。Ｌ。
ＥｃＵが、低電圧の局部電源ＥｃＬから高電圧の局部電
源ＥｃＵへ交互かつノくルス状に切替えら牡、こ扛らと
直列に挿入さｎた抵抗器’ＲＣを介し、パルス状に変化
する電圧をディジタル信号ＳＣとして線路端子Ｔｌ 、
Ｔｚ間へ送出する。
源ＥｃＵへ交互かつノくルス状に切替えら牡、こ扛らと
直列に挿入さｎた抵抗器’ＲＣを介し、パルス状に変化
する電圧をディジタル信号ＳＣとして線路端子Ｔｌ 、
Ｔｚ間へ送出する。
また、抵抗器ｆ％ｃの端子電圧は、ディジタル信号Ｓｔ
の周波数成分のみを通過させる帯域沖波器等のＦ波器Ｆ
Ｌ ｃ ｄを介し、比較器ＣＰｅ の一方の入カヘ
与えらｔてお９、他方の入力へ与えら扛ている基準電圧
Ｅｃｓ との比較がなさ扛、基準電圧ｈ ｃ ｓ 以
上のレベルが受信出力として抽出されるものとなってい
る。
の周波数成分のみを通過させる帯域沖波器等のＦ波器Ｆ
Ｌ ｃ ｄを介し、比較器ＣＰｅ の一方の入カヘ
与えらｔてお９、他方の入力へ与えら扛ている基準電圧
Ｅｃｓ との比較がなさ扛、基準電圧ｈ ｃ ｓ 以
上のレベルが受信出力として抽出されるものとなってい
る。
このため、ディジタル信号ＳＣの送信終了後、ディジタ
ル信号ＳｔのフラグビットＢＦと対応する受信出力がイ
ンターフェイス Ｉ ／ Ｆ ｃ を介して与えらｎる
のに応じ、インターフェイス■／Ｆｃからゲートパルス
Ｐ ｃ ｆ ２をゝ＼Ｈ“ とじて送出し１．ＡＮＤゲ
ートＧｃ２ をオンとすれば、スタートピッ）Ｂｓ以
降と対応する受信出力が送受信部ＵＡＲＴｃ へ与え
ら扛、こ牡の出力に応じて表示器ＤＰｃｒｌ による
受信データの表示が行なわｎる。
ル信号ＳｔのフラグビットＢＦと対応する受信出力がイ
ンターフェイス Ｉ ／ Ｆ ｃ を介して与えらｎる
のに応じ、インターフェイス■／Ｆｃからゲートパルス
Ｐ ｃ ｆ ２をゝ＼Ｈ“ とじて送出し１．ＡＮＤゲ
ートＧｃ２ をオンとすれば、スタートピッ）Ｂｓ以
降と対応する受信出力が送受信部ＵＡＲＴｃ へ与え
ら扛、こ牡の出力に応じて表示器ＤＰｃｒｌ による
受信データの表示が行なわｎる。
一方、抵抗器Ｒｅの端子電圧は、ディジタル信号Ｓｃ
、Ｓｔの周波数成分を阻止する低域戸波器等の泥波器Ｆ
Ｌｃａを介し、積分回路等の平均化部Ａ Ｖ Ｒｃへ与
えらｎ、こ＼においてアナログ信号Ｓａが抽出さｎたう
え、ＡＤＣ−Ａ／Ｄｃにょクデイジタル信号へ変換さ扛
、プロセッサｃｐｕ’ｃへ与えられる。
、Ｓｔの周波数成分を阻止する低域戸波器等の泥波器Ｆ
Ｌｃａを介し、積分回路等の平均化部Ａ Ｖ Ｒｃへ与
えらｎ、こ＼においてアナログ信号Ｓａが抽出さｎたう
え、ＡＤＣ−Ａ／Ｄｃにょクデイジタル信号へ変換さ扛
、プロセッサｃｐｕ’ｃへ与えられる。
したがって、ＡＤＣ−Ａ／ＤＣの出力は、プロセッサＣ
Ｐ Ｕ ｃによ多処理されたうえ、表示器Ｄｐ ｃ ａ
へ送出さ扛るものとなり、こ扛によってアナログ信号Ｓ
８により示される測定値の受信および表示が行なわ扛る
。
Ｐ Ｕ ｃによ多処理されたうえ、表示器Ｄｐ ｃ ａ
へ送出さ扛るものとなり、こ扛によってアナログ信号Ｓ
８により示される測定値の受信および表示が行なわ扛る
。
第４図は、発信器Ｔｘのブロック図であり、第３図と同
様のプロセッサＣＰＵｔ、固定メモリＲＯＭｔ、可変メ
モリＲＡＭｔ、送受信部ＵＡＲＴｔ。
様のプロセッサＣＰＵｔ、固定メモリＲＯＭｔ、可変メ
モリＲＡＭｔ、送受信部ＵＡＲＴｔ。
インターフェイスＩ／Ｆｔ 等を母線ＢＵｔにより接続
し、第３図と同様にプロセッサＣＰＵｔが制御動作を行
なうものとなっているが、差圧、流量等を検出するセン
サＳＳの出力をディジクル信号へ変換するＡＤＣ−Ａ／
Ｄｔおよび、こ・ｎの出力をプロセッサＣＰＵｔが処理
のうえ送出するディジタル信号をアナログ信号へ変換す
るディジタル・アナログ変換器（以下、ＤＡＣ）Ｄ／Ａ
ｔが設けである。
し、第３図と同様にプロセッサＣＰＵｔが制御動作を行
なうものとなっているが、差圧、流量等を検出するセン
サＳＳの出力をディジクル信号へ変換するＡＤＣ−Ａ／
Ｄｔおよび、こ・ｎの出力をプロセッサＣＰＵｔが処理
のうえ送出するディジタル信号をアナログ信号へ変換す
るディジタル・アナログ変換器（以下、ＤＡＣ）Ｄ／Ａ
ｔが設けである。
塘た。線路端子Ｔ＋ Ｋは、電源回路ＰＳ（が接続さ扛
、この場合は、線路Ｌ１から４ｒｎＡの電流を取９入扛
、安定化のうえ局部電源Ｅｔとして各部へ供給している
と共に、線路Ｌｌ、Ｌ２間の線間電圧は、ディジクル信
号Ｓｃ の周波数成分のみを通過させる帯域ｐ波器等の
泥波器ＦＬｔ を介し、第３図と同様に比較器ＣＰｔ
へ与えらｊ５ており、こ＼において、第３図と同様に基
準電圧Ｅｔｓと比較さｎ１比較器ＣＰｔが受イｈ出力を
生じ、インク卆７エイスＩ ／ Ｆ ｔへ力えると共に
、ＡＮＤゲ）Ｇｔ＋ を介し送受信部ＵＡＲＴｔ
へ与えるものとなっている。
、この場合は、線路Ｌ１から４ｒｎＡの電流を取９入扛
、安定化のうえ局部電源Ｅｔとして各部へ供給している
と共に、線路Ｌｌ、Ｌ２間の線間電圧は、ディジクル信
号Ｓｃ の周波数成分のみを通過させる帯域ｐ波器等の
泥波器ＦＬｔ を介し、第３図と同様に比較器ＣＰｔ
へ与えらｊ５ており、こ＼において、第３図と同様に基
準電圧Ｅｔｓと比較さｎ１比較器ＣＰｔが受イｈ出力を
生じ、インク卆７エイスＩ ／ Ｆ ｔへ力えると共に
、ＡＮＤゲ）Ｇｔ＋ を介し送受信部ＵＡＲＴｔ
へ与えるものとなっている。
このため、フラグピッ）ＢＰの検出に応じて９Ｈ〃のゲ
ートパルスＰ ｔ ｆｌ力毛送出さｆ’Ｌ、 ＡＮＤゲ
−１−Ｇｔ、がオンとなってディジタル信号Ｓｃの受信
がなさｒ、ディジタル信号Ｓｃの受信終了後、期間ｔ８
の経過に応じ、プロセッサＣＰＵｔがインターフェイス
Ｉ／Ｆｔを介ＬゝＪ（′ のゲートパルスＰｔ７２を
送出すると共に、送受信部ＵＡＲＴｔを制御ずｎば、オ
ンとなつｆｃ、ＡＮＤゲートＧｔ！蛤レガレパルス状方
向へ変化する送信データが送出さｎ１加算器ＡＤＤの一
方の入力へ与えら扛る０ なお、加算器ＡＤＤの他方の入力には、センサＳＳによ
る測定値に応じたアナログ信号が定常的に与えらｔてお
り、ゲートパルスＰｌ’ｌが生じないときは、ＤＡＣ−
Ｄ／Ａｔの出力のみが電流制御部ＣＣｔへ与えら扛、こ
ｎには、測定値に応じた値の電流がアナログ信号Ｓａ
として通ずるのに対し、ゲートパルスＰｔｙ２が生じ
かつ送信データが送受＠部ＵＡＲＴｔから送出され＼ば
、加算器ＡＤＤにおいて両人力の加算がなさｎるため、
アナログ・信号Ｓａと重畳のうえ、電流制御部ＣＣｔに
通ずる電流がパルス状に正方向へ変化し、ディジタル信
号Ｓｔ として送信される。
ートパルスＰ ｔ ｆｌ力毛送出さｆ’Ｌ、 ＡＮＤゲ
−１−Ｇｔ、がオンとなってディジタル信号Ｓｃの受信
がなさｒ、ディジタル信号Ｓｃの受信終了後、期間ｔ８
の経過に応じ、プロセッサＣＰＵｔがインターフェイス
Ｉ／Ｆｔを介ＬゝＪ（′ のゲートパルスＰｔ７２を
送出すると共に、送受信部ＵＡＲＴｔを制御ずｎば、オ
ンとなつｆｃ、ＡＮＤゲートＧｔ！蛤レガレパルス状方
向へ変化する送信データが送出さｎ１加算器ＡＤＤの一
方の入力へ与えら扛る０ なお、加算器ＡＤＤの他方の入力には、センサＳＳによ
る測定値に応じたアナログ信号が定常的に与えらｔてお
り、ゲートパルスＰｌ’ｌが生じないときは、ＤＡＣ−
Ｄ／Ａｔの出力のみが電流制御部ＣＣｔへ与えら扛、こ
ｎには、測定値に応じた値の電流がアナログ信号Ｓａ
として通ずるのに対し、ゲートパルスＰｔｙ２が生じ
かつ送信データが送受＠部ＵＡＲＴｔから送出され＼ば
、加算器ＡＤＤにおいて両人力の加算がなさｎるため、
アナログ・信号Ｓａと重畳のうえ、電流制御部ＣＣｔに
通ずる電流がパルス状に正方向へ変化し、ディジタル信
号Ｓｔ として送信される。
タソし、アナログ信号Ｓａの値とディジタル信号Ｓｔの
データとをプロセッサＣＰＵｔ において加算のうえ、
ＤＡＣ−Ｄ／Ａｔから送出し、加算器ＡＤＤｔ を省略
するものとしても同様である。
データとをプロセッサＣＰＵｔ において加算のうえ、
ＤＡＣ−Ｄ／Ａｔから送出し、加算器ＡＤＤｔ を省略
するものとしても同様である。
また、発信器ＴｘはＥＡＲＯＭ等の不揮発生メモリを有
し、必要とするデータをこの中へ格納しており、電源断
が生じてもこ扛らのデータは保持されるものとなってい
る０ 第５図は、電流制御部ＣＣｔの回路図であり、抵抗器Ｒ
１ｔおよびコンデンサＣＩＩＫよる雑音除去用の低域ｐ
波器を介する加算器ＡＤＤからの出力は、差動増幅器Ａ
１１により増幅さ扛たうえ、電界効果形等のトランジス
タＱｚ＋の内部インピーダンスを制御しており、こＡＫ
、ｌ：って定まる電流を抵抗器Ｒ１□、Ｒ１３を経て通
ずるものとしているＯタソし、抵抗器’Ｒ１３の端子電
圧が抵抗器Ｒ＋＜を介し、差動増幅器Ａｌｌへ負帰還さ
れており、加算器ＡＤＤｔの出力値に応する電流値を保
つものとなっている○ 第６図は、第１図の発信器Ｔｘと通信器ＣＥと接続でき
るものとなっておジ、通信器ＣＥは、たとえば計器室側
にあって、発信器Ｔｘとのディジタル信号の通信を行な
うと共に、通信器ＣＥｚともディジタル信号の通信を行
なうことができるものとなっている。また、通信器ＣＥ
２ は、発信器Ｔｘとのディジタル信号による通信を行
ｆＪ：、うことも可能であり、かつ、通信器ＣＥとのデ
ィジタっている。
し、必要とするデータをこの中へ格納しており、電源断
が生じてもこ扛らのデータは保持されるものとなってい
る０ 第５図は、電流制御部ＣＣｔの回路図であり、抵抗器Ｒ
１ｔおよびコンデンサＣＩＩＫよる雑音除去用の低域ｐ
波器を介する加算器ＡＤＤからの出力は、差動増幅器Ａ
１１により増幅さ扛たうえ、電界効果形等のトランジス
タＱｚ＋の内部インピーダンスを制御しており、こＡＫ
、ｌ：って定まる電流を抵抗器Ｒ１□、Ｒ１３を経て通
ずるものとしているＯタソし、抵抗器’Ｒ１３の端子電
圧が抵抗器Ｒ＋＜を介し、差動増幅器Ａｌｌへ負帰還さ
れており、加算器ＡＤＤｔの出力値に応する電流値を保
つものとなっている○ 第６図は、第１図の発信器Ｔｘと通信器ＣＥと接続でき
るものとなっておジ、通信器ＣＥは、たとえば計器室側
にあって、発信器Ｔｘとのディジタル信号の通信を行な
うと共に、通信器ＣＥｚともディジタル信号の通信を行
なうことができるものとなっている。また、通信器ＣＥ
２ は、発信器Ｔｘとのディジタル信号による通信を行
ｆＪ：、うことも可能であり、かつ、通信器ＣＥとのデ
ィジタっている。
第７図は、補助通信器ＣＥ２のブロック図であり、マイ
クロプロセッサ等のプロセッサＣＰ Ｕ ｃを中心とし
、固定メモリＲＯＭｃ、可変メモリＲＡＭｅ 、キーボ
ードＫＢ（！、数字表示器等の表示器ＤＰ（！、ユニバ
ーサル非非同期送受郡部以下、送受信部）ＵＡＲＴｃ
およびインターフェイスＩ ／ Ｆ ｃ等が周辺に配
さｎ１母線ＢＵＣに、１相互間が接続さ扛ており、固定
メモＩＪＲＯＩＩ／Ｉｃへ格納さｎたプログラムをプロ
セッサＣＰＵＣが実行し、所定のデータを可変メモリＲ
ＡＭＣヘアクセスしながら制御動作を行なうものとなっ
ている１：。
クロプロセッサ等のプロセッサＣＰ Ｕ ｃを中心とし
、固定メモリＲＯＭｃ、可変メモリＲＡＭｅ 、キーボ
ードＫＢ（！、数字表示器等の表示器ＤＰ（！、ユニバ
ーサル非非同期送受郡部以下、送受信部）ＵＡＲＴｃ
およびインターフェイスＩ ／ Ｆ ｃ等が周辺に配
さｎ１母線ＢＵＣに、１相互間が接続さ扛ており、固定
メモＩＪＲＯＩＩ／Ｉｃへ格納さｎたプログラムをプロ
セッサＣＰＵＣが実行し、所定のデータを可変メモリＲ
ＡＭＣヘアクセスしながら制御動作を行なうものとなっ
ている１：。
こ＼において、キーボードＷＢＣから所望のデータを与
えれば、こ扛に応じてプロセッサｃｐｕｃが送受信部Ｕ
ＡＲＴｃ を制御すると共に、インターフェイスＩ ／
Ｆ ｃを介してゲートパルスＰｃ？１をｕＨｊ（高レ
ベル）として送出するため、ＡＮＤゲー） Ｇ Ｃ１，
Ｇ ｃ ｚばオンとなり、送受信部ＵＡＲＴｃ から送
出さｎる各々１１Ｈ′の増加パルスＰｕおよび減少パル
スＰｄが電流制御部ＣＣｃへ与えらｎ、増加パルスＰｕ
に応じて電流制御部ＣＣｃが線路端子Ｔ１からＴ２への
電流Ｉｃを通ずる一方、減少パルスＰｄに応じて同制御
部ＣＣＣが線路端子Ｔ１を正極、線路端子Ｔｘを負誓と
する制御電圧を送出する。
えれば、こ扛に応じてプロセッサｃｐｕｃが送受信部Ｕ
ＡＲＴｃ を制御すると共に、インターフェイスＩ ／
Ｆ ｃを介してゲートパルスＰｃ？１をｕＨｊ（高レ
ベル）として送出するため、ＡＮＤゲー） Ｇ Ｃ１，
Ｇ ｃ ｚばオンとなり、送受信部ＵＡＲＴｃ から送
出さｎる各々１１Ｈ′の増加パルスＰｕおよび減少パル
スＰｄが電流制御部ＣＣｃへ与えらｎ、増加パルスＰｕ
に応じて電流制御部ＣＣｃが線路端子Ｔ１からＴ２への
電流Ｉｃを通ずる一方、減少パルスＰｄに応じて同制御
部ＣＣＣが線路端子Ｔ１を正極、線路端子Ｔｘを負誓と
する制御電圧を送出する。
したがって、電流Ｉｃが通じたときＫは、抵抗器Ｉ％ｃ
を通ずる電流値工が、アナログ信号ＳＩＬを示す電流Ｉ
ｔと電流Ｉｃ との和となって増加する反面、制御電
圧が送出さｎたときには、線路Ｌｌ、Ｒ２間の電圧が上
昇し１、電流値工が減少する。
を通ずる電流値工が、アナログ信号ＳＩＬを示す電流Ｉ
ｔと電流Ｉｃ との和となって増加する反面、制御電
圧が送出さｎたときには、線路Ｌｌ、Ｒ２間の電圧が上
昇し１、電流値工が減少する。
また、線路Ｌｌ、Ｌ２間の線間電圧は、ディジタル信号
Ｓｔの周波数成分のみを通過させる帯域Ｐ波器等の戸波
器ＦＬｃ を介し、比較器ＣＰｃの一方の入カヘ与えら
几ており、他方の入力へ与えらｌしている基準電圧Ｅ
Ｃ８との比較がなされ、基準電圧Ｅ（！３ 以上のレベ
ルが受信出力として抽出さｎるものとなっている。
Ｓｔの周波数成分のみを通過させる帯域Ｐ波器等の戸波
器ＦＬｃ を介し、比較器ＣＰｃの一方の入カヘ与えら
几ており、他方の入力へ与えらｌしている基準電圧Ｅ
Ｃ８との比較がなされ、基準電圧Ｅ（！３ 以上のレベ
ルが受信出力として抽出さｎるものとなっている。
このため、ディジタル信号ＳＣの送信終了後、ディジタ
ル信号Ｓｔのフラグピッ）ＢＦを示す受信出力がインタ
ーフェイスＩ／Ｆｃを介して与えられるのに応じ、イン
ターフェイスＩ／Ｆｅからゲートパルｘ ｐ ｃｙ、を
気Ｈ〃として送出し、ＡＮ’ＤゲートＧ ｃ ３ をオ
ンとすれば、スタートピッ）・Ｒ３以降金示す受信出力
が送受信部Ｕ Ａ ＲＴ ｅへ与えられ、こｔの出力に
応じて表示器ＤＰＣによる受信データの光示が行なわｎ
る。
ル信号Ｓｔのフラグピッ）ＢＦを示す受信出力がインタ
ーフェイスＩ／Ｆｃを介して与えられるのに応じ、イン
ターフェイスＩ／Ｆｅからゲートパルｘ ｐ ｃｙ、を
気Ｈ〃として送出し、ＡＮ’ＤゲートＧ ｃ ３ をオ
ンとすれば、スタートピッ）・Ｒ３以降金示す受信出力
が送受信部Ｕ Ａ ＲＴ ｅへ与えられ、こｔの出力に
応じて表示器ＤＰＣによる受信データの光示が行なわｎ
る。
第８図は、第７図における電流制御部ＣＣＣの回路図で
オリ、抵抗器Ｒ１およびコンデンサＣ１による雑音除去
用の低域ｐ波器を介するＡＮＤゲ）Ｇｃｌからの増加パ
ルスＰｕは、差動増幅器ＡＲＫより増幅さ２１−たうえ
、電界効果形等のトランジスタＱ１ｆｆ：オンとするた
め、抵抗器Ｒ２＋Ｒ３を経て電流Ｉｃが通ずる。
オリ、抵抗器Ｒ１およびコンデンサＣ１による雑音除去
用の低域ｐ波器を介するＡＮＤゲ）Ｇｃｌからの増加パ
ルスＰｕは、差動増幅器ＡＲＫより増幅さ２１−たうえ
、電界効果形等のトランジスタＱ１ｆｆ：オンとするた
め、抵抗器Ｒ２＋Ｒ３を経て電流Ｉｃが通ずる。
なお、抵抗器Ｒ３の端子電圧は、抵抗器Ｒ４を介して差
動増幅器ＡＩへ負帰還されており、と扛によって電流Ｉ
ｃが所定の値に保たする。
動増幅器ＡＩへ負帰還されており、と扛によって電流Ｉ
ｃが所定の値に保たする。
一方、抵抗器Ｒ５およびコンデンサＣ２による前述と同
様の低域ｐ波器を介するＡＮＤゲートＱｃ２ からの減
少パルスＰｄは、差動増幅器Ａ２により反転増幅さ２１
−たりえ、前述と同様のトランジスタＱ２をオンとする
ため、抵抗器Ｒ６、Ｒ７を介し、直列に挿入さ粁た局部
電源ＥＣＬ（７：）電圧が制窮］を圧として送出される
。
様の低域ｐ波器を介するＡＮＤゲートＱｃ２ からの減
少パルスＰｄは、差動増幅器Ａ２により反転増幅さ２１
−たりえ、前述と同様のトランジスタＱ２をオンとする
ため、抵抗器Ｒ６、Ｒ７を介し、直列に挿入さ粁た局部
電源ＥＣＬ（７：）電圧が制窮］を圧として送出される
。
なお、抵抗器Ｒ７の端子電圧は、抵抗器Ｒｓを介して差
動増幅器Ａ２へ負帰還されており、局部電源ＥｃＬから
の電流を所定の値に保っている。
動増幅器Ａ２へ負帰還されており、局部電源ＥｃＬから
の電流を所定の値に保っている。
第９図は、補助通信器ＣＥ２の外形斜視図であり、手持
形のケース１に表示器ＤＰｅおよびキーボードＫＢｃが
配されていると共に、コード２が導出さ扛ておジ、コー
ド２の先端にはクリップ３が接続さ扛、線路Ｌｌ、Ｌ２
に対する着脱が自在となっている。
形のケース１に表示器ＤＰｅおよびキーボードＫＢｃが
配されていると共に、コード２が導出さ扛ておジ、コー
ド２の先端にはクリップ３が接続さ扛、線路Ｌｌ、Ｌ２
に対する着脱が自在となっている。
したがって、所望のデータ送受信を発信器Ｔｘと行なう
ことが自在となり、発信器Ｔｘの可変メモ！ＪＲＡＭｔ
中へ格納さ扛ている各種調整値、設定値等の更新が遠隔
操作により可能になると共に、発信器Ｔｘの動作状況を
遠隔チェックすることが可能となるうえ、従来からの設
備に若干の追加を行なうのみにより目的を達することが
できる。
ことが自在となり、発信器Ｔｘの可変メモ！ＪＲＡＭｔ
中へ格納さ扛ている各種調整値、設定値等の更新が遠隔
操作により可能になると共に、発信器Ｔｘの動作状況を
遠隔チェックすることが可能となるうえ、従来からの設
備に若干の追加を行なうのみにより目的を達することが
できる。
たヌし、第１図、第４図および第６図において、発信器
Ｔｘ用の電源を別途の線路により供給するものとしても
工く、第２図においては、各バイト毎にパリティチェッ
ク用のビットを付加し、あるいは、ディジタル信号５ｔ
ＶＣ発信器Ｔｘの個別コる等、種々の変形が自任である
。
Ｔｘ用の電源を別途の線路により供給するものとしても
工く、第２図においては、各バイト毎にパリティチェッ
ク用のビットを付加し、あるいは、ディジタル信号５ｔ
ＶＣ発信器Ｔｘの個別コる等、種々の変形が自任である
。
以上の説明により明らかなとお９本発明によ扛は、既存
の設備を大幅に変更することなく、差圧発信器、電磁流
量計等の発信器とデータの送受信が自在となり、かつ、
アナログ信号の受信７５；ディジタル信号の送受信と無
関係に行なえるため、各種発信器の遠隔調整および動作
状況監視上、顕著な効果が得らＣる０
の設備を大幅に変更することなく、差圧発信器、電磁流
量計等の発信器とデータの送受信が自在となり、かつ、
アナログ信号の受信７５；ディジタル信号の送受信と無
関係に行なえるため、各種発信器の遠隔調整および動作
状況監視上、顕著な効果が得らＣる０
図は本発明の実施例を示し、第１図は全構成のブロック
図、第２図は線間電圧および電流値の波形図、第３図は
通信器のブロック図、第４図は伝送器のブロック図、第
５図は第４図匹おける電流制御部の回路図、第６図は他
の実施例を示す全構成のブロック図、第７図は第２図に
おける補助通信器のブロック図、第８図は第７図におけ
る電流制御部の回路図、第９図は補助通信器の外形斜視
図であるＯ Ｔｘφ・・・発信器、ＰＳ ・・・・電源音β、Ｌｌ、
Ｌ２ ・・・・線路、ＣＥ・・・・通信器、■・・・
・電流値、■・・・・線間電圧、ＲＣ・・・・抵抗器（
電圧降下素子）、Ｓａ・・・・アナログ信号、Ｓｃ、Ｓ
ｔ ・・・・ディジタル信号、ＣＰＵｃ、ＣＰＵｔ・
・・・プロセッサ、ＲＯＭｅ。 ＲＯＭｔ −−・・固定メモリ、ＲＡＭｃ 、ＲＡＭ
ｔ・−―・可変メモリ、ＵＡＲＴｃ 、ＵＡＲＴｔ−−
・・送受信部、ＫＢＣ・・・Φキーボード、ＤＰＣａ＋
ＤＰｃｄ ＠ １１ ＊ １１表示器、Ｉ／Ｆｃ、Ｉ
／Ｆｔ 嗜・Φ−インターフェイス、ＦＬｃｄ、ＦＬＣ
ａ −ｅΦ−Ｐ波器、ＣＰｃ、Ｃｐｔ−、、・比較器、
Ｅｅ８゜ｇｔｓ ・・・◆基準電圧、ＣＣｔ ・・・
・電流制御部、ＥｃＬ ＋ＥｃＵ−・・・局部電源、
Ｄ／Ａ・・・・ＤＡＣ（ディジタル・アナログ変換器）
、Ｓ Ｗ ｃ ＋ Ｓ Ｗ ｔ ・・・・スイッチ回
路、Ｃｔφφ・・コンデンサ、Ａ／ＤＣ・・・・ＡＤＣ
（アナログ・ディジタル変換器）０ 特許出願人 山武ノ１ネウエル株式会社代理人山川政樹
（ほか１名） 第１図 第２図 区 Ｃつ ■−−−□ ｔ 」− 第５図
図、第２図は線間電圧および電流値の波形図、第３図は
通信器のブロック図、第４図は伝送器のブロック図、第
５図は第４図匹おける電流制御部の回路図、第６図は他
の実施例を示す全構成のブロック図、第７図は第２図に
おける補助通信器のブロック図、第８図は第７図におけ
る電流制御部の回路図、第９図は補助通信器の外形斜視
図であるＯ Ｔｘφ・・・発信器、ＰＳ ・・・・電源音β、Ｌｌ、
Ｌ２ ・・・・線路、ＣＥ・・・・通信器、■・・・
・電流値、■・・・・線間電圧、ＲＣ・・・・抵抗器（
電圧降下素子）、Ｓａ・・・・アナログ信号、Ｓｃ、Ｓ
ｔ ・・・・ディジタル信号、ＣＰＵｃ、ＣＰＵｔ・
・・・プロセッサ、ＲＯＭｅ。 ＲＯＭｔ −−・・固定メモリ、ＲＡＭｃ 、ＲＡＭ
ｔ・−―・可変メモリ、ＵＡＲＴｃ 、ＵＡＲＴｔ−−
・・送受信部、ＫＢＣ・・・Φキーボード、ＤＰＣａ＋
ＤＰｃｄ ＠ １１ ＊ １１表示器、Ｉ／Ｆｃ、Ｉ
／Ｆｔ 嗜・Φ−インターフェイス、ＦＬｃｄ、ＦＬＣ
ａ −ｅΦ−Ｐ波器、ＣＰｃ、Ｃｐｔ−、、・比較器、
Ｅｅ８゜ｇｔｓ ・・・◆基準電圧、ＣＣｔ ・・・
・電流制御部、ＥｃＬ ＋ＥｃＵ−・・・局部電源、
Ｄ／Ａ・・・・ＤＡＣ（ディジタル・アナログ変換器）
、Ｓ Ｗ ｃ ＋ Ｓ Ｗ ｔ ・・・・スイッチ回
路、Ｃｔφφ・・コンデンサ、Ａ／ＤＣ・・・・ＡＤＣ
（アナログ・ディジタル変換器）０ 特許出願人 山武ノ１ネウエル株式会社代理人山川政樹
（ほか１名） 第１図 第２図 区 Ｃつ ■−−−□ ｔ 」− 第５図
Claims (6)
- （１）電源部から供給さ扛る電流値を発信器により変化
させてアナログ信号とする通信方法において、前記電源
部の電圧をパルス状に変化させてディジタル信号とし、
該ディジタル信号を前記発信器において受信すると共に
、前記発信器において前記アナログ信号と重畳のうえ前
記電流値をパルス状に変化させてディジタル信号とし、
前記アナログ信号の通ずる伝送路へ挿入された電圧降下
素子の端子電圧変化に基づき該ディジタル信号を受信し
、かつ、前記アナログ信号の受信を行なうことを特徴と
するアナログ・ディジタル通信方法。 - （２）伝送路へ電流を供給する電源部と、前記伝送路へ
接続さ扛かつ該伝送路の電流を変化させてアナログ信号
とする発信器とからなる通信装置において、パルス状に
電圧を変化させディジタル信号として送信する電源部と
、該電源部と直列に接続された電圧降下素子と、該電圧
降下素子の端子電圧に基づき前記アナログ信号および該
アナログ信号と重畳されたパルス状のディジタル信号を
受信する回路とを備えた通信器、および該通信器からの
前記ディジタル信号を電圧変化に基づいて受信する回路
と、前記アナログ信号と重畳のうえ前記電流値をパルス
状に変化させディジタル信号として送信する回路とを備
えた前記発信器とを設けたことを特徴とするアナログ・
ディジタル通信装置。 - （３）伝送路として２線式伝送路を用いると共に、電源
部から供給される電流を電源とする発信器を用いたこと
を特徴とする特許請求の範囲第２項記載のアナログ・デ
ィジタル通信装置。 - （４）電圧降下素子として抵抗器を用いたことを特徴と
する特許請求の範囲第２項記載のアナログ・ディジタル
通信装置。 - （５）プログラムを実行するプロセッサにより制御され
る発信器および通信器を用いたことを特徴とする特許請
求の範囲第２項記載のアナログ・ディジタル通信装置。 - （６）各々異なつｆｃ電圧の局部電源を備え、該各局部
電源の切替えにょクパルス状に電圧を変化させる電源部
を設けた通信器を用することを特徴とする特許請求の範
囲第２項記載のアナログ・ディジタル通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7648083A JPS59201536A (ja) | 1983-04-30 | 1983-04-30 | アナログ・デイジタル通信方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7648083A JPS59201536A (ja) | 1983-04-30 | 1983-04-30 | アナログ・デイジタル通信方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59201536A true JPS59201536A (ja) | 1984-11-15 |
| JPS6323693B2 JPS6323693B2 (ja) | 1988-05-17 |
Family
ID=13606353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7648083A Granted JPS59201536A (ja) | 1983-04-30 | 1983-04-30 | アナログ・デイジタル通信方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201536A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5290055U (ja) * | 1975-12-27 | 1977-07-05 | ||
| JPS5652958A (en) * | 1979-10-06 | 1981-05-12 | Meisei Electric Co Ltd | Control signal transmission system of key telephone system |
| JPS5848198A (ja) * | 1981-09-16 | 1983-03-22 | 株式会社東芝 | ２線式伝送装置 |
-
1983
- 1983-04-30 JP JP7648083A patent/JPS59201536A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5290055U (ja) * | 1975-12-27 | 1977-07-05 | ||
| JPS5652958A (en) * | 1979-10-06 | 1981-05-12 | Meisei Electric Co Ltd | Control signal transmission system of key telephone system |
| JPS5848198A (ja) * | 1981-09-16 | 1983-03-22 | 株式会社東芝 | ２線式伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6323693B2 (ja) | 1988-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806905A (en) | Transmitter for transmitting on a two-wire transmitting line | |
| EP0719417B1 (en) | Field transmitter built-in test equipment | |
| EP0101528B1 (en) | Improvements in 2-wire analog communication systems | |
| EP1966566B1 (en) | Power management in a process transmitter | |
| JPS6323692B2 (ja) | ||
| JPS6323694B2 (ja) | ||
| JPS6323695B2 (ja) | ||
| JPH0532800B2 (ja) | ||
| JPS6323693B2 (ja) | ||
| EP0266553B1 (en) | Two-wire transmission system | |
| JPH01302928A (ja) | アナログ・デイジタル通信方法およびその装置 | |
| JPS6323696B2 (ja) | ||
| JPS6323698B2 (ja) | ||
| US4797669A (en) | Receiver | |
| EP0262658B1 (en) | Two-wire signal transmission system | |
| CN100481147C (zh) | 具有电流信号的数字测量变送器 | |
| JPS6323697B2 (ja) | ||
| JPH0363879B2 (ja) | ||
| JPH01302996A (ja) | アナログ・デイジタル通信方法 | |
| US20250060767A1 (en) | Signal transmission system | |
| JPS5983452A (ja) | 交換機に於ける直流電流供給方式 | |
| JPH0697967A (ja) | データ伝送方式 | |
| JPS61109335A (ja) | 通信装置 | |
| JPS60196026A (ja) | 警報信号変換回路 | |
| JPH04284600A (ja) | 信号伝送装置 |