JPH0837564A

JPH0837564A - 通信システムにおいて課金信号を発生させるための装置

Info

Publication number: JPH0837564A
Application number: JP7006586A
Authority: JP
Inventors: Yan Zhou; ヤン・ツォウ; Merle L Miller; マール・エル・ミラー; V Vijayakumaran Nair; ブイ・ビジャヤクマラン・ナイア; Sergio Ramirez; サージオ・ラミラーツ
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1994-01-20
Filing date: 1995-01-19
Publication date: 1996-02-06
Also published as: US5452345A; EP0668687A1

Abstract

(57)【要約】【目的】課金信号によって引起こされるノイズを軽減
するために低精度、低価格の部品を用い得る単一課金レ
ベル制御装置を提供する。【構成】課金信号発生器は、プログラマブル入力を含
み、通信システムで用いられる課金信号の大きさを制御
するための装置３８とともに用いられる。装置は、ハイ
パスフィルタ４０およびしきい値検出器４５を含む。課
金信号発生器および装置は、ラインカードで用いられる
加入者回線音声処理回路に統合される。発生器は、１２
または１６ｋＨｚの課金信号のいずれかを与える。ハイ
パスフィルタは、シフトレジスタ６８および加算器６６
を含む。レベル検出器は、シフトレジスタ７２、ＯＲ論
理装置８２およびＡＮＤ論理装置８６を含む。装置３８
は、電話通信システムにおける加入者回線の可変インピ
ーダンスによって引起こされるエコーまたは反射を減少
させるために用いられる。

Description

【発明の詳細な説明】

【０００１】

【発明の分野】この発明は、通信システムで用いられる
課金信号に関する。より特定的には、この発明は、電気
通信システムで用いられる課金信号発生器および課金信
号レベル制御回路に関する。

【０００２】

【発明の背景】世界中で、特にヨーロッパでは、顧客に
電話料金を連続的に知らせるために課金信号が用いられ
る。課金信号は、電話局から加入者回線に送られる通常
１６キロヘルツまたは１２キロヘルツの信号である。

【０００３】電話局（局交換）は、加入者回線インタフ
ェース回路（ＳＬＩＣデバイス）および加入者回線音声
処理回路（アドバンスト・マイクロ・ディバイシズ（Ad
vanced Micro Devices）によって製造されるＳＬＡＣ^TM
またはＤＳＬＡＣ^TMデバイスなど）を有するラインカー
ドを一般的に含む。ＳＬＩＣデバイスは、加入者回線に
音声信号を与えるための音声増幅器を一般的に含む加入
者回線用のアナログインタフェースである。加入者回線
は、加入者電話または他の加入者通信装置に一般的に結
合される。ＳＬＡＣデバイスは、一般的には、アナログ
信号を送信かつ受信するＳＬＩＣデバイスに結合され、
電話局にデジタル信号を与える。ＳＬＡＣデバイスは、
一般的には、アナログ−デジタル（Ａ／Ｄ）変換器およ
びデジタル−アナログ（Ｄ／Ａ）変換器を含む。

【０００４】一般的には、電話局のラインカードまたは
他の装置は、加入者回線に課金信号を与えるように設計
される。ラインカードの音声帯域インピーダンスは、一
般的には、電話管理によって６００オームまたはそれ以
上であることが必要とされる。複合回路がＳＬＩＣデバ
イスと結合されなければ、ラインカードのインピーダン
スは、課金周波数（１２または１６ｋＨｚ）で約４００
オームまたはそれ以上である。加入者回線のインピーダ
ンスは、課金周波数で２００オームから３，０００オー
ムまで変動する。インピーダンスの変化は、一般的に
は、加入者メータのインピーダンスの変動と、電話局か
ら加入者の電話または他の装置までの可変の加入者回線
の長さとに起因する。

【０００５】加入者回線での課金信号の電圧は、特別の
回路が変動性を制御するために含まれなければ、インピ
ーダンス変動に起因して約３対１で変動する。電圧のこ
れらの大きい変動は、ＳＬＩＣデバイスの音声増幅器を
不利に過負荷し得る。また、電圧のこれらの大きい変動
は、管理によって可能となる最大電圧を越えるかもしれ
ない。

【０００６】課金周波数での加入者回線の高いインピー
ダンス（しばしば３，０００オームまで）は、また、課
金信号の大きいエコーまたは反射を引起こすかもしれな
い。課金信号のエコーおよび反射の電圧は、課金バラン
スインピーダンスと呼ばれる回線インピーダンスの臨界
値で０である。この値は、好ましくは、課金周波数で２
００（位置角−３０°）オームに近い。

【０００７】短い加入者回線を介して接続された高イン
ピーダンスメータは、課金バランスインピーダンスより
はるかに大きいインピーダンスを有する。加入者回線の
そのような高インピーダンスは、ＳＬＩＣデバイスまた
はＳＬＡＣデバイスが加入者回線上の通常の送信および
受信を飽和させるかまたは中断することを引起こすかも
しれない。また、加入者回線の課金信号の反射は、電話
回線の管理によって可能となる最大電圧を越えるかもし
れない。

【０００８】これまで、通信システムは、課金信号を与
えるためのトランスベース課金信号注入回路と、課金信
号の大きい反射をフィルタで分離するための送信経路で
のフィルタとを用いてきた。フィルタは、一般的には、
１２キロヘルツまたは１６キロヘルツの周波数を有する
全信号をフィルタで分離する。信号注入トランスおよび
フィルタは、ＳＬＩＣデバイスまたはＳＬＡＣデバイス
の増幅器および変換器を飽和させるのを避けるために送
信経路の加入者回線側または加入者側に配置されたアナ
ログコンポーネントである。

【０００９】加入者回線（回線インタフェース）に結合
された課金信号注入トランスおよびフィルタは、一般的
には、付加的なアナログ回路を必要とするために費用が
かかる。また、それらは、雷または電力交差に起因する
２，０００ボルトまでの電圧に耐えなければならない高
電圧コンポーネントを含む。課金フィルタは、しばし
ば、音声帯域を妨害せずに課金信号のみがフィルタで分
離されるように、かつ課金ソースが課金周波数での低イ
ンピーダンスおよび可聴帯域での高インピーダンスを有
するように少なくとも２次フィルタを必要とする。２次
（またはより高い）フィルタは、精密なコンポーネント
が必要とされるために費用がかかる。

【００１０】さらに、ノッチフィルタのようなフィルタ
は、一般的には、１２キロヘルツおよび１６キロヘルツ
の課金信号両方のために設計することができない。１つ
のノッチフィルタ設計では通常に用いられる課金信号周
波数の両方に適応できないために、ノッチフィルタの解
決策には付加的な費用が含まれる。こうして、両方の課
金信号をアドレスするために単一の部品を製造すること
で実現されるかもしれない節約ができない。

【００１１】したがって、プログラマブル課金信号発生
器を備えたＳＬＡＣデバイス内で課金信号を発生させる
のが有利であろう。すべての通常に用いられる周波数で
の課金信号によって引起こされるノイズを軽減するため
に低費用の部品を用い得る単一の課金信号レベル制御装
置を有することもまた有利であろう。加入者回線に課金
信号を与えるためにＳＬＩＣデバイスの内部増幅器を用
いることもまた有利であろう。

【００１２】

【発明の概要】この発明は、通信システムにおいて課金
信号の第１のパラメータを制御するための装置に関す
る。通信システムは、送信経路、受信経路、および課金
信号発生器を含む。課金信号発生器は、制御入力を含
み、第１の周波数で課金信号を送信経路および受信経路
に与える。装置は、ハイパスフィルタおよびしきい値検
出器を含む。ハイパスフィルタは、フィルタ出力および
フィルタ入力を含む。フィルタ入力は、送信経路と結合
される。ハイパスフィルタは、フィルタ入力で送信され
た信号を受信し、フィルタ出力でフィルタにかけられた
信号を与える。フィルタにかけられた信号は、第２の周
波数より上である。第２の周波数は、第１の周波数より
低い。しきい値検出器は、フィルタ出力と結合されたし
きい値入力と、ユーザインタフェースに接続されたしき
い値プログラミング入力と、制御入力と結合された検出
器出力とを含む。しきい値検出器は、フィルタにかけら
れた信号の第２のパラメータがプログラムされたしきい
値と予め定められた関係を達成すると、検出器出力で制
御信号を与える。課金信号発生器は、制御信号に応答し
て第１のパラメータを制御する。

【００１３】この発明はまた、通信システムにおいて課
金信号の振幅を制御するための装置に関する。通信シス
テムは、送信経路、受信経路および課金信号回路を含
む。課金信号回路は、制御入力を含む。課金信号回路
は、電話回線、送信経路および受信経路に課金信号を与
える。装置は、送信経路上の送信された信号をフィルタ
にかけるためのフィルタ手段と、課金信号を監視するた
めのモニタ手段とを含む。フィルタ手段は、フィルタ入
力およびフィルタ出力を含む。フィルタ入力は、送信経
路と結合され、送信された信号を受信する。フィルタ手
段は、課金信号がフィルタ入力からフィルタ出力まで通
ることを可能にする。モニタ手段は、ユーザインタフェ
ースと結合されたしきい値プログラミング入力と、フィ
ルタ出力と結合されたモニタ入力と、制御入力と結合さ
れたモニタ出力とを含む。モニタ手段は、プログラムさ
れた値と予め定められた関係を有する振幅に応答して制
御信号を与える。課金信号回路は、制御信号に応答して
振幅を制御する。

【００１４】この発明はまた、通信システムにおいて用
いられるフィードバック回路に関する。フィードバック
回路は、第１の信号からのエコーを制御する。通信シス
テムは、通信経路および第１の信号供給源を含む。フィ
ードバック回路は、エコーを測定するための測定手段
と、第１の信号のパラメータを制御するための制御手段
とを含む。測定手段は、通信経路と結合される。測定手
段は、エコーを表す測定信号を与える。制御手段は、測
定手段および第１の信号供給源と結合される。制御手段
は、測定信号を受信し、測定信号に応答して第１の信号
供給源に制御信号を与える。第１の信号供給源は、制御
信号に応答してエコーを減少させるために適切にパラメ
ータを制御する。

【００１５】この発明はまた、通信システムにおいて課
金信号を発生させるための装置に関する。通信システム
は、加入者回線インタフェース回路（ＳＬＩＣデバイ
ス）および加入者回線を含む。ＳＬＩＣデバイスは、加
入者回線に動作的に結合された出力と課金信号入力とを
含む集積半導体デバイスを含む。装置は、課金信号発生
器およびプログラム入力を含む。課金信号発生器は、課
金信号入力に結合され集積半導体デバイスを介して加入
者回線に注入するための課金信号を与える。プログラム
入力は、課金信号発生器に結合される。プログラム入力
は、課金信号のパラメータに関連する係数を受信する。
課金信号発生器は、パラメータを有する課金信号を与え
る。

【００１６】この発明は、さらに、通信システムにおい
て課金信号を与えるための装置に関する。通信システム
は、ランプ信号出力でランプ信号を与えるためのランプ
信号発生器を含み、ランプ信号は、第１のレベルから第
１のしきい値レベルまたは最大レベルまで変動し、あと
で第１のレベルに戻る。装置は、ランプ信号を受信し、
かつ課金信号を与えるための増幅器手段を含む。増幅器
手段は、ランプ信号出力と結合された第１の入力と、利
得入力とを有する。増幅器手段は、利得入力で受信され
た利得信号に応答して課金信号を与える。利得制御手段
は、利得入力と結合された利得制御出力を有し、ランプ
信号が第１のしきい値に達するかまたは近づくときに課
金信号が第２のしきい値レベルに達するように利得信号
を与える。

【００１７】この発明の目的は、すべての通常に用いら
れる課金信号周波数での課金信号によって引起こされる
ノイズを軽減するために、低精度、低価格の部品を用い
得る単一の課金レベル制御装置を提供することである。

【００１８】この発明の他の目的は、トランスを含む高
価な注入回路を用いるのではなく、ＳＬＩＣデバイスの
増幅器を介して課金信号を送ることである。

【００１９】この発明のさらに他の目的は、特定の加入
者回線に適切なレベルに課金の電圧がプログラムされ得
るようにＳＬＡＣデバイス内にプログラマブル課金信号
発生器を統合することである。

【００２０】この発明のさらに他の目的は、課金信号と
関連するノイズがさらに減少されるようにしきい値レベ
ルまでゆっくりとランプアップする課金信号を与えるこ
とである。

【００２１】この発明のさらなる目的および特徴は、こ
の発明の好ましい例示の実施例を図示する添付の図面と
関連して考えると、以下の明細書および前掲の特許請求
の範囲から明らかになるであろう。

【００２２】この発明は、さまざまな図面において同様
の参照符号が同様のエレメントを示す添付の図面を参照
して、これ以降に説明する。

【００２３】

【好ましい例示の実施例の詳細な説明】図１は、この発
明の例示の実施例を含む通信システムの概略ブロック図
である。図１において、通信システム１０は、好ましく
は、ＳＬＡＣデバイス１２、ＳＬＩＣデバイス１４、お
よび電話１６を含む電話通信システムである。ＳＬＩＣ
デバイス１４は、加入者回線２０によって電話１６に結
合される。

【００２４】ＳＬＩＣデバイス１４は、アナログ受信経
路２１、アナログ送信経路２２、およびアナログ課金入
力回線２３によってＳＬＡＣデバイス１２に結合され
る。課金入力回線２３は、ＳＬＩＣデバイス１４内の内
部加算増幅器２２Ａを介してアナログ送信経路２２に動
作的に結合される。増幅器２２Ａは、非反転入力２２Ｃ
が入力回線２３と結合され、反転入力２２Ｂが加入者回
線２０と結合される。ＳＬＩＣデバイス１４の増幅器２
２Ａは、好ましくは、アナログ送信経路２２上に送信さ
れる課金信号を減少または抑制するためにアナログ送信
経路２２に妥協課金取消を与えるように構成される。

【００２５】カレントモード増幅器２３Ａの入力は、回
路網１７に結合される。図２を参照すると、回路網１７
は、好ましくは、抵抗器１８Ａ、抵抗器１８Ｂ、抵抗器
１８Ｃおよびコンデンサ１８Ｄを含む。抵抗器１８Ａ、
１８Ｂ、および１８Ｃは、回路網１７の出力１７Ｂに結
合される。抵抗器１８Ｃは、入力１７Ｃでアナログ受信
経路２１に結合される。抵抗器１８Ａは、入力１７Ｄで
アナログ送信経路２２に結合される。コンデンサ１８Ｄ
は、抵抗器１８Ｂに直列に結合され、入力１７Ｂで課金
入力回線２３に接続される。

【００２６】ＳＬＡＣデバイス１２（図１）は、好まし
くは、装置３８、Ａ／Ｄ変換器２４、第１のデシメータ
（decimeter ）２８、第２のデシメータ３０、課金信号
発生器５０、およびバッファ６４を含む。ＳＬＡＣデバ
イス１２は、好ましくは、インピーダンス整合およびエ
コー抑制を有するプログラマブルＳＬＡＣデバイスであ
る。

【００２７】Ａ／Ｄ変換器２４は、アナログ送信経路２
２に結合される。第１のデシメータ２８は、Ａ／Ｄ変換
器２４の出力２４Ａに結合される。第１のデシメータ２
８の出力２８Ａは、デジタル送信経路３２に結合され
る。デジタル送信経路３２は、装置３８のフィルタ入力
４１と第２のデシメータ３０の入力３０Ａとに結合され
る。第２のデシメータ３０は、ＳＬＡＣデバイス１２と
関連する他のデバイスのために送信経路出力３３を与え
る。

【００２８】装置３８の制御信号出力４７は、課金信号
発生器５０の制御入力４８に結合される。課金信号発生
器出力５２は、バッファ６４の入力６４Ａに結合され
る。ＳＬＡＣデバイスアナログ受信経路３４は、受信経
路入力３５を含み、これは、ＳＬＡＣデバイス１２と関
連する他のコンポーネントに結合される。

【００２９】装置３８は、ハイパスフィルタ４０および
しきい値検出器４５を含む。ハイパスフィルタ４０は、
フィルタ入力４１およびフィルタ出力４２を含む。フィ
ルタ出力４２は、しきい値検出器入力４６に結合され
る。

【００３０】図１を参照すると、装置３８を含む通信シ
ステム１０の動作は、以下のとおりである。装置３８
は、好ましくはＳＬＡＣデバイス１２と統合されて、こ
の発明が有利に用いられるラインカード（図示せず）と
関連する費用を有利に減らす。装置３８は、ＳＬＡＣデ
バイス１２に最小の回路面積または回路を付加えるだけ
で通信システム１０の課金信号の振幅の制御を与える。

【００３１】装置３８は、好ましくは、課金信号発生器
５０にフィードバック信号を与え加入者回線２０、アナ
ログ受信経路２１、アナログ送信経路２２、およびデジ
タル送信経路３２の課金信号のエコーの振幅を制御す
る。その代わりに、装置３８は、アナログ受信経路２１
およびアナログ送信経路２２に結合されたアナログの形
で用いられ得る。

【００３２】電話１６（または他の通信装置）は、加入
者回線２０の音声または他のデータを表す電気信号を受
信し送信する。ＳＬＩＣデバイス１４は、好ましくは、
たとえばバッテリ給電、過電圧保護、呼出信号、回線の
監視、ハイブリッド２線−４線変換などのさまざまなラ
インカード機能と、電話１６をアナログ受信経路２１お
よびアナログ送信経路２２にインタフェースするための
テスト（“ＢＯＲＳＨＴ”）機能とを支える。

【００３３】ＳＬＩＣデバイス１４は、アナログ送信経
路２２のアナログ電気信号をＳＬＡＣデバイス１２に与
え、ＳＬＡＣデバイス１２からのアナログ信号をアナロ
グ受信経路２１で受信する。ＳＬＩＣデバイス１４は、
アナログ課金入力回線２３で課金信号を受信し、増幅器
２３Ａは、加入者回線２０に課金信号を注入する。入力
回線２３の課金信号は、回路網１７に与えられ、これが
入力１７Ａの課金信号を入力１７Ｃでアナログ受信経路
２１の信号に加えるように動作する。回路網１７は、出
力１７Ｂの加えられた（混合された）信号をカレントモ
ード増幅器２３Ａに与える。したがって、ＳＬＩＣデバ
イス１４のラインカード側の課金信号発生器５０の位置
は、有利には、課金信号が増幅器２３Ａを介して加入者
回線に入力されることを可能にする。

【００３４】好ましくは、回路網１７は、入力１７Ａと
出力１７Ｂとの間に直列に結合された抵抗器１８Ｂ（図
２）およびコンデンサ１８Ｄを含む。抵抗器１８Ｂおよ
びコンデンサ１８Ｄは、アナログ送信経路２２の課金信
号を取消すために、課金信号の位相を調整する（加入者
回線２０の平衡をとるように同調する）ように構成され
る。ＳＬＩＣデバイス１４は、また、内部加算増幅器２
２Ａを用いることによってアナログ送信経路２２の課金
信号の振幅を減少させて、取消を与えるように動作す
る。

【００３５】ＳＬＡＣデバイス１２は、アナログ送信経
路２２のアナログ信号を受信する。Ａ／Ｄ変換器２４
は、アナログ送信経路２２のアナログ信号をデジタル送
信信号に変換する。デジタル送信信号は、第１のデシメ
ータ２８によって取消され、デジタル送信経路３２に与
えられる。デジタル送信経路３２は、ＳＬＡＣデバイス
１２内のデジタル送信信号を通信するための全媒体を包
括的に示す。通信経路または送信経路は、電話１６と電
話局（図示せず）との間に信号を通信するための、デジ
タルまたはアナログの全媒体のいずれかの部分を包括的
に示す。

【００３６】デジタル送信経路３２のデジタル送信信号
は、第２のデシメータ３０によってさらに取消される。
第２のデシメータ３０は、送信経路３２のデジタル送信
信号をデジタル送信経路出力３３に与え、これがデジタ
ル送信信号を電話局（図示せず）またはＳＬＡＣデバイ
ス１２の他の回路に与える。

【００３７】好ましくは、Ａ／Ｄ変換器２４は、約４メ
ガヘルツ（ＭＨｚ）のサンプリング速度でアナログ送信
経路２２の信号をサンプリングする。第１のデシメータ
２８は、４ＭＨｚのサンプリング速度でＡ／Ｄ変換器２
４からのデジタル送信信号をサンプリングする。第２の
デシメータ３０は、デジタル送信経路３２のデジタル送
信信号をさらにサンプリングする。デシメータ２８およ
び３０は、また、フィルタリング動作を行なってもよ
い。

【００３８】ＳＬＡＣデバイス１２は、受信経路入力３
５で、ＳＬＡＣデバイス１２に結合された他の装置また
はＳＬＡＣデバイス１２の他の内部コンポーネントから
デジタル受信信号を受信する。ＳＬＡＣデバイスアナロ
グ受信経路３４は、アナログ受信信号をアナログ受信経
路２３に与える。

【００３９】課金信号発生器５０は、課金信号発生器出
力５２で１２または１６ｋＨｚの課金信号をアナログ課
金入力回線２３に与える。課金信号発生器５０は、好ま
しくは、異なる振幅の課金信号を与えるためにプログラ
ム可能である。したがって、加入者回線２０の課金信号
の振幅は、課金信号のプログラミングによって有利に制
御されて課金信号のための適切な振幅を与え得る。課金
信号発生器５０のプログラミングは、図４に関して以下
でより詳細に説明する。

【００４０】装置３８は、好ましくは、制御信号出力４
７によって課金信号の振幅のフィードバック制御を与え
る。周波数または電力レベルのような他のパラメータ
は、装置３８によって制御されて課金信号の反射または
エコーを減少し得る。

【００４１】装置３８は、好ましくは、フィルタ入力４
１でデジタル送信経路３２の送信されたデジタル信号を
受信する。ハイパスフィルタ４０は、好ましくは、フィ
ルタ入力４１でデジタル送信信号を受信し、フィルタ出
力４２でフィルタにかけられた信号を与える。こうし
て、ハイパスフィルタ４０を含む装置３８は、有利に、
デジタル送信経路３２のデジタル送信信号の通信に影響
を及ぼさない。好ましくは、フィルタは、０Ｈｚと３４
００Ｈｚとの間（音声帯域）の信号を阻止し、１２およ
び１６ｋＨｚの課金信号をフィルタ出力４２に送る。通
常の音声におけるほとんどの音声信号エネルギは、約１
ｋＨｚの周波数である。

【００４２】好ましくは、ハイパスフィルタ４０は、１
６ｋＨｚで−２．３２２ｄＢ応答、１２ｋＨｚで−４．
７２３ｄＢ応答、３．４ｋＨｚで−１５．５６ｄＢ応
答、および１．０ｋＨｚで−２６．１８ｄＢ応答を有す
るように設計される。好ましくは、全音声信号阻止は、
それぞれ１６ｋＨｚおよび１２ｋＨｚの課金信号を用い
る適用のための１３ｄＢおよび１０．８ｄＢの音声信号
阻止よりもかなり高い。ハイパスフィルタ４０のこの好
ましい応答は、有利に、装置３８が１２ｋＨｚおよび１
６ｋＨｚの課金信号の両方で用いられることを可能にす
る。

【００４３】ハイパスフィルタ４０は、フィルタにかけ
られた信号をフィルタ出力４２でしきい値検出器入力４
６に与える。しきい値検出器４５は、好ましくは、フィ
ルタにかけられた信号が、予め定められたしきい値に達
するパラメータを有するときに制御信号出力４７で制御
信号を発生する。好ましくは、しきい値検出器４５は、
フィルタにかけられた信号の振幅が予め定められたまた
はプログラムされたレベルに達するときに制御信号を発
生する。しきい値は、好ましくはデジタル数によって設
定される。たとえば、しきい値は、送信されたデジタル
信号の範囲が（１６進数フォーマットにおいて）約−４
０００Ｈから＋３ＦＦＦＨまでのときに２０００Ｈに設
定され得る。

【００４４】好ましくは、制御信号出力４７の制御信号
は、課金信号発生器５０が課金信号出力５２で課金信号
の振幅を制限することを引起こす。好ましくは、制御信
号は、課金信号発生器５０に与えられる１ビット信号で
ある。

【００４５】図３は、この発明の好ましい実施例のより
詳細な概略ブロック図である。図３において、装置３８
は、デジタル送信経路３２と結合されて示される。ハイ
パスフィルタ４０は、シフトレジスタ６８、インバータ
６９、および加算器６６を含む。シフトレジスタ６８
は、好ましくは、たとえばビット位置６８Ｂ、６８Ｃの
ような１５ビット位置を含む。フィルタ入力４１は、加
算器６６の第１の入力６６Ａとシフトレジスタ６８のシ
フトレジスタ入力６８Ａとに結合される。シフトレジス
タ６８の出力６８Ｂは、インバータ６９の入力６９Ａに
結合される。インバータ６９の出力６９Ｂは、加算器６
６の第２の入力６６Ｂに結合される。フィルタ出力４２
は、加算器６６の出力６６Ｃに結合される。

【００４６】しきい値検出器４５は、シフトレジスタ７
２、インバータ８４、デコード装置８２およびＡＮＤ論
理装置８６を含む。シフトレジスタ７２は、好ましく
は、最上位ビットの特定の数を受信するためにプログラ
ム可能である。しきい値検出器入力４６は、シフトレジ
スタ７２の入力７２Ａに結合される。シフトレジスタ７
２の符号ビット位置８５は、インバータ８４の入力８４
Ａに結合される。インバータ８４の出力８４Ｂは、ＡＮ
Ｄ論理装置８６の第１の入力８６Ａに結合される。

【００４７】シフトレジスタ７２は、好ましくは、たと
えばビット位置７３、７４のような１５の階層的に配列
されたシフトレジスタビット位置を含む。選択されたシ
フトレジスタビット位置７６、７７および７８は、それ
ぞれ、ＯＲ論理装置８２の入力８２Ａ、８２Ｂおよび８
２Ｃに結合される。ＯＲ論理装置８２の出力８２Ｄは、
ＡＮＤ論理装置８６の第２の入力８６Ｂに結合される。
ＡＮＤ論理装置８６の出力８６Ｃは、検出器出力４７に
結合される。

【００４８】動作において、装置３８は、好ましくは、
課金信号発生器５０の直接のフィードバック制御を与え
て通信システム１０におけるエコーを減少させる。装置
３８は、好ましくは、フィルタ入力４１で第１のデシメ
ータ２８から１５ビットの語長を有するシリアルデータ
ストリームのフィルタにかけられた信号を受信する。装
置３８のシリアルの実現は、装置３８の適切な動作のた
めに必要なコンポーネントの数およびシリコン領域を減
少させる。

【００４９】ハイパスフィルタ４０は、好ましくは、以
下の等式によって表わされる応答を与える。

【００５０】ＨＰＦ（ｚ）＝１−ｚ^-1 ハイパスフィルタ４０は、好ましくは、送信経路３２の
デジタル送信信号の現在のサンプルからシフトレジスタ
６８に蓄積されたデジタル送信信号の遅延サンプルを減
じることによって実現される。好ましくは、加算器６６
の第１の入力６６Ａは、１２８ｋＨｚのサンプリング速
度でデジタル送信経路３２のデジタル送信信号をサンプ
リングし、加算器６６の第２の入力６６Ｂは、１２８ｋ
Ｈｚのサンプリング速度でインバータ６９からの遅延デ
ジタル送信信号をサンプリングする。好ましくは、シフ
トレジスタ６８は、シフトレジスタ入力６８Ａでデジタ
ル送信信号のサンプルをサンプリング速度の１サイクル
遅延するように動作する。

【００５１】インバータ６９は、シフトレジスタ出力６
８Ｂで遅延サンプルを反転し、またはビット反転機能を
与える。したがって、加算器６６は、好ましくは、イン
バータ出力６９Ｂのデジタル送信信号の遅延サンプルに
送信経路３２のデジタル送信信号の現在のサンプルを加
える。こうして、加算器６６は、本質的には、遅延サン
プルの２の補数（逆数プラス１）に現在のサンプルを加
えて、ハイパスフィルタ４０の実現に従って減算動作を
行なう。２の補数の演算における１の加算は、大きい課
金信号のみが重要であるために無視される。したがっ
て、より高い周波数のデジタル送信信号のみがフィルタ
出力４２でフィルタにかけられた信号として与えられ
る。シフトレジスタ６８および加算器６６を含むハイパ
スフィルタ４０の実現は、装置３８が最小の回路で有利
に実現されることを可能にする。

【００５２】加算器６６は、フィルタ出力４２でフィル
タにかけられた信号をしきい値検出器４５に与える。し
きい値検出器４５は、しきい値検出器入力４６でフィル
タ出力４２からフィルタにかけられた信号を受信する。
シフトレジスタ７２は、たとえばビット位置７３および
７４のような１５のビット位置にフィルタにかけられた
信号を測定された信号として蓄積する。選択されたビッ
ト位置７６、７７および７８は、デコード装置８２に結
合される。符号ビット位置８５は、フィルタにかけられ
た信号が負であるときに１に設定される。符号ビット位
置８５は、入力８４Ａに結合される。

【００５３】デコード装置８２は、好ましくは、いつフ
ィルタにかけられた信号が予め定められたしきい値より
上であるかを有利に示すＯＲ論理装置である。選択され
たビット位置７６、７７および７８がプログラムされた
しきい値を示す、より大きい数を表わすので、選択され
たビット位置７６、７７および７８のみが必要である。
たとえば、選択されたビット位置７６は、たとえばビッ
ト位置７３および７４の１５のビット位置をすべて用い
る代わりにデジタル数２０００Ｈを表わし得る。選択さ
れたビット位置７６、７７および７８のみを用いること
によって、約１３％の誤差が、しきい値検出器４５に導
入されるであろう。しかし、選択されたビット位置７
６、７７および７８を用いることは、しきい値検出器４
５の複雑さを減らし、したがって、これは、最小コンポ
ーネントで有利に実現され得る。デコード装置８２は、
好ましくは、選択されたしきい値を与えるためにプログ
ラム可能である。

【００５４】インバータ８４およびＡＮＤ論理装置８６
は、フィルタにかけられた信号が負であるときにしきい
値検出器４５を不能にする。ＡＮＤ論理装置８６は、課
金信号発生器５０による最終的な受信のために制御信号
出力４７で制御信号を与える。その代わりに、他の論理
またはアルゴリズムが、大きいエコーが存在することを
示す、フィルタにかけられた信号に応答して制御信号を
発生させるために用いられ得る。

【００５５】図４は、図１において図示される通信シス
テムにおける使用のための課金信号発生器の概略ブロッ
ク図である。図４において、課金信号発生器５０は、正
弦波発生器９０、上／下ランプ発生器９２、乗算器５３
および乗算器９４を含む。正弦波発生器９０は、乗算器
５３の第１の入力５３Ａと結合される。

【００５６】乗算器５３の第２の入力５３Ｂは、プログ
ラミング入力５１と結合される。プログラミング入力５
１は、プログラミング入力５３Ｂで係数を与えることに
よって、ユーザが、課金信号の振幅をプログラムするこ
とを可能にする。上／下ランプ発生器９２の出力９２Ａ
は、乗算器９４の第２の入力９４Ｂと結合される。乗算
器９４の出力９４Ｃは、課金信号発生器出力５２に結合
される。

【００５７】動作において、正弦波発生器９０は、乗算
器５３の第１の入力５３Ａに正弦波を与える。プログラ
ム入力５１は、−３１≦Ｎ≦０である２^N/8の値を表わ
す係数を与える。入力５３Ａの係数は、入力５３Ｂで正
弦波に乗じられ、その積は乗算器９４の第１の入力９４
Ａに与えられる。

【００５８】上／下ランプ発生器９２は、乗算器９４の
第２の入力９４Ｂにデジタル信号を与える。乗算器９４
は、好ましくは、正弦波発生器９０および上／下ランプ
発生器９２からの信号を乗じて課金信号を与える。課金
信号は、好ましくは、１２または１６ｋＨｚの振幅変調
信号である。上／下ランプ発生器９２の出力９２Ａの信
号は、好ましくは、課金信号発生器出力５２に与えられ
る正弦波の大きさまたは振幅を示す。

【００５９】プログラミング入力５１は、課金信号の振
幅が、ラインカード（図示せず）または加入者回線２０
（図１）の特定のインピーダンスのために好都合にプロ
グラムされることを可能にする。こうして、課金信号発
生器５０は、加入者回線２０で適切な振幅課金信号を与
えるように有利にプログラムされ得る。課金信号発生器
５０は、好都合に、加入者回線２０および電話１６のイ
ンピーダンス負荷が回路網１７（図１）によってバラン
スされるときに、課金信号の振幅が通信システム１０の
ためにプログラムされることを可能にする。

【００６０】たとえば、課金エコー電圧は、課金バラン
スインピーダンスと呼ばれる加入者回線２０のインピー
ダンスの臨界値で０である。この値は、好ましくは、課
金周波数で２００（位置角−３０°）オームに近い。し
たがって、課金信号発生器５０は、通信システム１０の
ための負荷がバランスされるときに加入者回線２０で課
金信号のために適切な振幅を有利に与えるようにＳＬＡ
Ｃデバイス１２内でプログラムされ得る。

【００６１】図５は、振幅変調課金信号の波形図であ
る。図５において、課金信号発生器出力５２の振幅同調
課金信号１１８が示される。図５のＹ軸９８は信号振幅
を表わし、図５のＸ軸９６は時間を表わす。部分１２
３、１２５および１２７にかかる振幅同調課金信号１１
８の振幅は、上／下ランプ発生器９２の出力９２Ａの信
号の大きさによって一般に制御される。平坦部分１２５
のピーク振幅の大きさは、乗算器５３（図４）に結合さ
れたプログラム入力５１の係数によって一般に制御され
る。振幅変調課金信号１１８は、上昇信号部分１２３、
平坦信号部分１２５、下降信号部分１２７を一般に含
む。

【００６２】図６は、上／下カウンタを含む図４に図示
された上／下ランプ発生器のブロック図である。図６に
おいて、上／下カウンタ１００は、ホールド信号入力１
０２、カウントダウン入力１０４、カウントアップ入力
１０５および上／下カウンタ出力１０６を含む。

【００６３】図７は、上／下ランプ信号の波形図であ
る。図７において、Ｙ軸１０７は信号振幅を表わし、Ｘ
軸１０９は時間を表わす。上／下ランプ信号１２１は、
信号部分１１２、信号部分１１４および信号部分１１６
を含む。信号部分１１２は上昇しており、信号部分１１
４は平坦であり、信号部分１１６は下降している。

【００６４】振幅変調課金信号１１８（図５）の発生
は、図４−７を参照して説明できる。上／下カウンタ１
００は、上／下ランプ信号１２１を乗算器９４に与える
ことによって振幅変調課金信号１１８の振幅を制御す
る。上／下カウンタ出力１０６（図６）の信号の信号部
分１１２は、予め定められた最大値が達成されないかぎ
りカウントアップ入力１０５で信号が与えられるときに
発生される。信号部分１１４は、ホールド信号入力１０
２に与えられるときまたは予め定められた最大値が達成
されるときに発生される。上／下カウンタ１００は、カ
ウントダウン入力１０４に信号が与えられるときに信号
部分１１６を与える。

【００６５】上／下カウンタ出力１０６の信号１２１の
形は、乗算器９４の第２の入力９４Ｂに与えられる。第
１の入力９４Ａのデジタル正弦波と第２の入力９４Ｂの
信号部分１１２、１１４および１１６との乗算は、出力
１０６に振幅変調課金信号１１８を与える。より特定的
には、乗算器９４は、信号部分１１２に応答して振幅変
調課金信号１１８の上昇信号部分１２３を第２の入力９
４Ｂで与え、乗算器９４は、信号部分１１４に応答して
平坦信号部分１２５を第２の入力９４Ｂで与える。ま
た、乗算器９４は、信号部分１１６に応答して下降信号
部分１２７を第２の入力９４Ｂで与える。

【００６６】好ましくは、ＳＬＡＣデバイス１２または
他のデバイス内の他の回路は、振幅変調課金信号１１８
を発生させるためにカウントダウン入力１０４およびカ
ウントアップ１０５に信号を与える。好ましくは、ホー
ルド入力１０２は、制御入力４８（図１）に結合され
る。

【００６７】好ましくは、しきい値検出器４５は、制御
信号出力４７（図１）の制御信号（ホールド信号）をホ
ールド信号入力１０２（図６）に与える。上／下カウン
タ１００は、制御信号（ホールド信号）がしきい値検出
器４５（図１）からホールド信号入力１０２に与えられ
るまで、上昇信号部分１１２を与える。しきい値検出器
４５が制御信号を与えなければ、最大値が達成されるま
でまたは予め定められた最大ランプ値が達成されるま
で、上／下カウンタ１００は上昇信号部分１１２を与え
る。一般的に、上／下カウンタ１００は、カウントダウ
ン入力１０４の信号に応答してゼロに達するまでカウン
トダウンする。図１および図３を参照して先に説明した
ように、しきい値検出器４５は、有利に、フィルタにか
けられた信号の振幅がしきい値より上であるときに制御
信号を与える。装置３８は、有利に、送信経路３２の課
金信号１１８の振幅を測定し、予め定められたしきい値
が達成されると課金信号１１８の振幅を制限する。こう
して、課金信号発生器５０は、制御信号に応答して振幅
変調課金信号１１８の振幅を増大させることを妨げられ
る。したがって、制御信号は、振幅変調課金信号１１８
の振幅が、エコーまたは反射に起因する高すぎる振幅ま
たはレベルを得ることを妨げる。

【００６８】図８は、この発明の第２の例示の実施例を
含む通信システムの概略ブロック図である。図８におい
て、通信システム２００は、好ましくは、ＳＬＩＣデバ
イス１４、ＳＬＡＣデバイス１２、および電話１６を含
む電話通信システムである。通信システム２００は、同
様の参照符号が同様のコンポーネントを示す図１を参照
して説明した通信システム１０と同様である。

【００６９】通信システム２００は、例示の目的のため
に概略の形態で示され、加算器入力２０２、加算器入力
２０３、および加算器出力２０４を有する加算器２０１
を含む。加算器入力２０２は、課金信号発生器出力５２
に結合され、加算器入力２０３は、ＳＬＡＣデバイス受
信経路３４に結合される。加算器２０１は、課金信号出
力５２からの課金信号と受信経路３４からの信号とを含
む組合された信号を加算器出力２０４に与え、これはア
ナログ受信経路２１に結合される。加算器２０１および
ＳＬＩＣデバイス１４のインピーダンス回路２０５は、
図示の目的のみのために示され、ＳＬＡＣデバイス１２
およびＳＬＩＣデバイス１４は、図１で示されるＳＬＩ
Ｃデバイス１４およびＳＬＡＣデバイス１２と実質的に
同じように動作する。

【００７０】装置２１０は、２次ハイパスフィルタ２２
０およびしきい値検出器２３０を含む。ハイパスフィル
タ２２０は、送信経路３２に結合されたフィルタ入力２
１２と、しきい値検出器入力２３４に結合されたフィル
タ出力２３２とを含む。しきい値検出器出力２３７は、
課金信号発生器５０の制御入力４８に結合される。

【００７１】ハイパスフィルタ２２０は、フィルタ入力
２１２の信号の正確な２次フィルタを与える。ハイパス
フィルタ２２０は、１６ｋＨｚで−４．６４５ｄＢ応
答、１２ｋＨｚで−９．４４６ｄＢ応答、３．４ｋＨｚ
で−３１．１２ｄＢ応答、および１．０ｋＨｚで−５
２．３３ｄＢ応答を有するように設計される。好ましく
は、全音声信号阻止は、それぞれ、１６および１２ｋＨ
ｚの課金信号での２６または２１ｄＢよりもかなり高
い。ハイパスフィルタ２１０は、フィルタ出力２３２の
フィルタにかけられた信号を検出器入力２３４に与え
る。

【００７２】しきい値検出器２３０は、好ましくは、フ
ィルタにかけられた信号が予め定められたしきい値に達
するパラメータを有するときに制御信号出力２３７で制
御信号を発生する。好ましくは、しきい値検出器２３０
は、入力２３４のフィルタにかけられた信号の振幅が予
め定められたレベルまたはプログラムされたレベルに達
するときに制御信号を発生する。代わりに、しきい値検
出器２３０は、測定されたパラメータがしきい値以下ま
たはしきい値と等しくなるときに制御信号を発生しても
よい。

【００７３】好ましくは、制御信号出力２３７の制御信
号は、課金信号発生器が課金信号出力５２の課金信号の
振幅を制限することを引起こす。好ましくは、制御信号
は、課金信号発生器５０に与えられる１ビット信号であ
るが、マルチビット信号またはシリアル制御信号が、課
金信号発生器５０をさらに制御するために用いられ得
る。

【００７４】図９は、この発明の第２の好ましい実施例
のより詳細な概略ブロック図である。図９において、ハ
イパスフィルタ２２０は、シフトレジスタ２３１、シフ
トレジスタ２３３、ビット加算器２３７、シフタ２３
９、インバータ２４１、およびビット加算器２４３を含
む。シフトレジスタ２３１および２３３は、シフトレジ
スタ６８と同様であり、加算器２３７および２４３は、
図３を参照して説明した加算器６６と同様である。

【００７５】フィルタ入力２１２は、シフトレジスタ２
３１のシフトレジスタ入力２５１、シフトレジスタ２３
３のシフトレジスタ入力２５３、およびビット加算器２
３７の加算器入力２５５に結合される。シフトレジスタ
２３１のシフトレジスタ出力２５７は、シフタ２３９の
入力２５９に結合される。シフタ２３９の出力２６１
は、インバータ２４１を介してビット加算器２４３の加
算器入力２６３に結合される。

【００７６】シフトレジスタ２３３のシフトレジスタ出
力２６５は、ビット加算器２３７の加算器入力２６７に
結合される。ビット加算器２３７の加算器出力２６９
は、ビット加算器２４３の加算器入力２７１に結合され
る。ビット加算器２４３の出力２７３は、フィルタ出力
２３２に与えられる。

【００７７】しきい値検出器２３０は、シフトレジスタ
７２（図３）と同様のシフトレジスタ２７５、インバー
タ２７７、デコード装置２８０、およびＡＮＤ論理装置
２８２を含む。検出器入力２３４は、シフトレジスタ入
力２８３およびフィルタ出力２３２に結合される。符号
ビット位置２８５は、インバータ２７７を介してＡＮＤ
装置２８２の入力２８７に与えられる。デコーダ２８０
のデコーダ入力２９０は、シフトレジスタ２７５の予め
定められたビット位置２９１に結合される。デコード装
置２８０の出力２９３は、ＡＮＤ論理装置２８２の入力
２９５と結合される。ＡＮＤ論理装置２８２の出力２９
７は、しきい値検出器出力２３７として与えられる。

【００７８】装置２１０の動作は、図３を参照して先に
説明した装置３８の動作と同様である。装置２１０は、
好ましくは、課金信号発生器５０のダイレクトフィード
バック制御を与えてエコーを減らし、さらに他の方法で
通信システム２００の加入者回線２０の課金信号の電圧
レベルを制御する。装置２１０は、好ましくは、第１の
デシメータ２８からフィルタ入力２１２で１５ビット語
長を有するシリアルデータストリームでフィルタにかけ
られた信号を受信する。装置２２０のシリアル実現は、
装置２２０の適切な動作のために必要なコンポーネント
の数および回路面積を減らす。

【００７９】ハイパスフィルタ２２０は、好ましくは、
以下の等式によって表わされる応答を与える。

【００８０】

【数１】上の等式によって表わされるような２次フィルタは、音
声帯域信号の阻止を改良し、より小さい課金電圧での動
作を可能にする。この改良された阻止は、加入者回線２
０の課金信号の電圧を制御するときに通信システム２０
０の適切な動作のために必要である。加入者回線２０の
課金信号の電圧制御は、装置２１０のエコークリッピン
グ防止動作よりも高い精度を必要とする。

【００８１】ハイパスフィルタ２２０は、好ましくは、
送信経路３２のデジタル送信信号の現在のサンプルから
２回遅延された、シフトレジスタ２３３に蓄積されたデ
ジタル送信信号のサンプルと、−２を乗じたシフトレジ
スタ２３１に蓄積されたデジタル送信信号の１回遅延サ
ンプルとを加えることによって実現される。

【００８２】より特定的には、シフトレジスタ２３３
は、１２８ｋＨｚのサンプリング速度でデジタル送信経
路のデジタル送信信号をサンプリングする。シフトレジ
スタ２３３は、サンプリング速度の２サイクルのために
シフトレジスタ入力２５３のデジタル送信信号のサンプ
ルを遅らせるように動作する。シフトレジスタ出力２６
５は、ビット加算器２３７の加算器入力２６７に２回遅
延サンプルを与える。ビット加算器２３７の加算器入力
２５５は、１２８ｋＨｚのサンプリング速度でデジタル
送信経路のデジタル送信信号をサンプリングする。ビッ
ト加算器２３７は、加算器入力２５５の現在のサンプル
に加算器入力２６７の２回遅延サンプルを加え、加算器
出力２６９の和をビット加算器２４３の加算器入力２７
１に与える。シフトレジスタ２３１は、１２８ｋＨｚの
サンプリング速度でシフトレジスタ入力２５１でデジタ
ル送信経路３２のデジタル送信信号をサンプリングす
る。

【００８３】シフトレジスタ２３１は、サンプリング速
度の１サイクルだけサンプルを遅らせるように動作す
る。シフトレジスタ出力２５７は、シフタ２３９の入力
２５９に１回遅延サンプルを与える。シフタ２３９は、
シフトレジスタ２３１のサンプルを２で乗じるように動
作する。シフタ２３９は、出力２６１でシフトレジスタ
２３１のサンプルの２倍（２で乗じる）をインバータ２
４１に与える。インバータ２４１は、出力２６１のサン
プルを−１で乗じるように動作する。

【００８４】ビット加算器２４３は、加算器入力２６３
で−２を乗じた１回遅延サンプルを受信する。ビット加
算器２４３は、加算器入力２７１の和と、−２で乗じた
シフトレジスタ２３１の１回遅延サンプルとを加える。
加算器２４３は、加算器出力２７３でその和を与える。
こうして、加算器２４３は、フィルタ出力２３２で２次
フィルタ信号を検出器入力２３４に与える。したがっ
て、より高い周波数のデジタル送信信号のみがフィルタ
出力２３２でフィルタにかけられた信号として与えられ
る。

【００８５】シフトレジスタ入力２８３は、検出器入力
２３４でフィルタにかけられた信号を受信し、ビット位
置２９１のようなビット位置のフィルタにかけられた信
号を測定された信号として蓄積する。デコード装置２８
０は、プログラム入力２８１によってプログラム可能で
ある。デコード装置２８０は、有利に、いつフィルタに
かけられた信号が予め定められたしきい値より上である
かを示す。こうして、デコード装置２８０は、選択され
たしきい値を与えるようにプログラム可能である。

【００８６】デコード装置２８０によって表わされるし
きい値は、ビット位置２９１の第１のビット位置または
第２のビット位置をスキップすることによって増加また
は減少され得る。ビット位置２９１のスキップは、シフ
トレジスタ２７５のフィルタにかけられた信号に２を乗
じるように動作し、それによって実際上しきい値を２で
割る。シフトレジスタ２７５は、ビット位置をスキップ
するようにプログラム可能である。デコード装置２８０
およびＡＮＤ論理装置２８２は、しきい値検出器出力２
３７で制御信号を与えるように動作する。デコード装置
２８０およびＡＮＤ論理装置２８２は、図３を参照して
説明したデコード装置８２およびＡＮＤ論理装置８６と
同様に動作する。

【００８７】図１０は、この発明の別の好ましい例示の
実施例に従う課金信号発生器の概略ブロック図である。
図１０において、課金信号発生器３５０は、正弦波発生
器９０、上／下ランプ発生器３５２、利得制御３００、
利得増幅器３０５、および乗算器９４を含む。課金信号
発生器３５０は、同様の符号が同様のコンポーネントを
示す、図４を参照して説明した課金信号発生器５０と同
様に動作する。

【００８８】ランプ発生器３５２は、図７を参照して説
明したランプ信号１２１と同様のランプ値（たとえば０
〜１６０）を出力９２Ａで発生する。ランプ発生器３５
２は、０からしきい値または最大値（たとえば１５９）
までを内部でカウントする。ゼロから最大値までの値
は、出力９２Ａでランプ値として与えられる。ランプ発
生器３５２は、図６を参照して説明したランプ発生器９
２と同様である。上／下ランプ発生器３５２は、ホール
ド入力１０２および活性化入力３０１を含む。

【００８９】利得制御３００は、利得入力３１０、利得
出力３２０、およびランプ入力３２２を含む。利得増幅
器３０５は、利得制御３００の利得出力３２０に結合さ
れた利得入力３０３と、乗算器９４の出力９４Ｃに結合
された信号入力３０４とを含む。利得増幅器３０５は、
好ましくは乗算器である。

【００９０】課金信号発生器３５０の動作は、図１０お
よび図１１を参照して以下で説明する。図１１は、図１
０で図示された課金信号発生器と関連する信号の波形図
である。活性化ランプ信号３６０は、ランプ発生器３５
２の活性化ランプ入力３０１に与えられ、ＯＮ状態３６
１およびＯＦＦ状態３６２を含む。課金信号３６５は、
利得増幅器３０５によって課金信号出力５２で与えられ
る。課金信号３６５は、上昇部分３６６、最大部分３６
７、下降部分３６９およびＯＦＦ状態３７０を有する。
ホールド信号３７３は、ホールド入力１０２で与えれ、
ＯＮ状態３７５およびＯＦＦ状態３７７を含む。

【００９１】入力９４Ａの正弦波発生器９０からの正弦
波と入力９４Ｂのランプ値との積は、乗算器９４の出力
９４Ｃでランプ信号として与えられる。ランプ信号は、
利得増幅器３０５の入力３０４に与えられ、これは、利
得入力３０３で与えられる利得係数（利得_n）でその積
を増幅する（乗じる）。好ましくは、利得係数は、１よ
り少ない。利得増幅器３０５は、課金信号出力５２で利
得係数信号３０３で乗じたランプ信号を与える。

【００９２】動作において、活性化ランプ信号３６０が
ＯＦＦ状態３６２からＯＮ状態３６１に変わるとき、ラ
ンプ発生器３５２は、ランプ値を増加させ始め（ゼロか
ら始まる）、出力９２Ａのランプ値を乗算器９４の入力
９４Ｂと利得制御３００のランプ入力３２２とに与え
る。ランプ値は、ホールド信号３７３のＯＮ状態３７５
が与えられるかまたはランプ値が最大値に達するまで、
増加する（図１１の課金信号３６５の上昇部分３６６を
作る）。したがって、課金信号３６５は、ランプ値が最
大値であるときまたはＯＮ状態３７５が与えられるとき
に最大部分３６７（またはしきい値）である。最大ラン
プ値が達成されると、ランプ発生器３５２は、活性化ラ
ンプ信号３６０のＯＦＦ状態３６２が与えられるまで最
大ランプ値を与え続ける。ホールド信号３７３のＯＮ状
態３７５が与えられると、ランプ発生器３５２は、ラン
プ値を増加させるのをやめ、ＯＦＦ状態３６２が与えら
れるまで同じランプ値を与え続ける。ＯＦＦ状態３６２
を受信すると、ランプ発生器３５２は、ランプ値がゼロ
に達するまでランプ値を減少させる（課金信号３６５の
下降部分３６９を作る）。ランプ発生器３５２がランプ
値としてゼロを与えるとき、課金信号３６５はＯＦＦ状
態３７０である。課金信号３６５は、活性化ランプ信号
３６０がＯＦＦ状態３６２からＯＮ状態３６１に変わる
までＯＦＦ状態３７０のままである。

【００９３】利得制御３００は、有利に、加入者回線２
０が安定した状態（加入者回線２０のインピーダンスが
変わらない）のときに、負荷の条件と関係がない課金信
号発生器出力５２で課金信号３６５のための所望のレベ
ルを生じるように動作する。利得制御３００は、また、
有利に、できるだけゆっくりと課金信号３６５をランプ
アップするように動作する（上昇部分３６６をできるだ
け緩やかにする）。課金信号３６５のゆっくりしたラン
プアップ（部分３６６の多い立上がり時間）は、課金信
号３６５によって作られる加入者回線２０のノイズを少
なくする。

【００９４】利得制御３００は、図４を参照して説明し
たプログラミング入力５１と同様の利得入力３１０でユ
ーザプログラマブル利得係数（プログラムされた利得係
数）を受信する。利得入力３１０は、ユーザが、課金信
号発生器３５０によって発生された課金信号３６５の利
得をプログラムするために係数を与えることを可能にす
る。利得制御３００は、ランプ入力３２２で与えられる
ランプ値に従って利得係数を調整する。

【００９５】好ましくは、利得制御３００は、ランプ値
が最大値に達するときに課金信号３６５がその最大部分
３６７に達するように利得係数を利得入力３１０に与え
るように動作する。こうして、上昇部分３６６は、確実
にゆっくりした立上がり時間を有するようになる。した
がって、課金信号３６５は、ランプ発生器３５２が最大
ランプ値またはほぼ最大ランプ値を与えるときにその最
大部分３６７に達するはずである。課金信号３６５は、
有利に、課金信号３６５と関連するノイズを少なくする
ためにできるだけゆっくりとランプアップする。

【００９６】ランプ発生器３５２がホールド入力１０２
でＯＮ状態３７５を受信すると、課金信号３６５は、ラ
ンプ発生器３５２が最大ランプ値（たとえば値１５９）
を発生する前に最大部分３６７に達する。この条件に応
答して、利得制御３００は、課金信号１１８のランプア
ップが遅くなるように利得出力３２０でより少ない利得
係数を与える。こうして、利得制御３００は、課金信号
３６５が最大部分３６７に達する前にランプ発生器３５
２が０から最大ランプ値（１５９）またはほぼ最大ラン
プ値までカウントするように利得出力３２０で利得係数
を調整しようと試みる。

【００９７】適切に利得係数を調整するために、利得制
御３００は、最大部分３６７が達成されるときにランプ
入力３２２で与えられるランプ値に従って利得係数を変
化させる。こうして、適切に利得係数を調整するため
に、利得制御３００は、課金信号３６５の最大部分３６
７が達成されるときに達成されるランプ値に従って利得
係数を変化させなければならない。たとえば、ランプ発
生器３５２が最大ランプ値（１５９）までカウントアッ
プすると、ランプ値が最大ランプ値に適切に達するため
に次の利得係数（利得）は、入力３１０で与えられるプ
ログラムされた利得係数に設定される。

【００９８】ホールド信号３７３のＯＮ状態３７５がホ
ールド入力１０２で与えられるためにランプ発生器３５
２が、最大ランプ値になるまでカウントアップすること
が可能でなければ、課金信号３６５のランプアップが早
すぎないことを確実にするように利得係数は少なくされ
なければならない。ランプ値が最大値以下、中間値以上
（１２０≦ランプ＜１５９）であると、ランプ値は最大
値に近く（非常に近い）、そのため利得値は調整される
必要がない。ランプ値が中間値と最大値との間であれ
ば、次の利得係数（利得_n）は、好ましくは、前の利得
係数（利得_p）と等しく設定される。

【００９９】ランプ値が中間値より少なく最小値より多
ければ、利得係数（利得_n）は、以下の式で表わされ
る。

【０１００】

【数２】係数（１．１４）²は、通信システム１０（図１）の装
置３８からなどのループフィードバックにおける測定誤
差を修正するように入れられる。

【０１０１】ランプ値が最小値（５６）に達しなけれ
ば、利得制御３００は、ＯＮ状態３７５がそのような低
いランプ値で与えられたのであるから、加入者回線２０
がノイズのある回線条件に影響されたためにホールド信
号３７３のＯＮ状態３７５が与えられたとみなす。これ
らの場合、利得制御３００は、最小値（５６）のランプ
値が実際に達成されたとみなし、利得_nは、以下の式の
ように計算される。

【０１０２】

【数３】また、利得_nは、最大ランプ値が達成されなければ、ラ
ンプ値が前のランプ値より大きくならないように、利得
_pより小さくまたは等しくなるように常に設定される。
上の式は、課金信号発生器３５０によって行なわれるア
ルゴリズムにおいて実現され得る。アルゴリズムは、以
下で説明される。

【０１０３】

【数４】こうして、上記アルゴリズムは、有利に、利得制御３０
０が利得入力３０３で適切な利得係数を与えることを可
能にする。

【０１０４】好ましくは、課金信号発生器３５０は、ラ
ンプ値を蓄積するためのレジスタ、前の利得係数、およ
び現在の利得係数とともに状態マシンとしての利得制御
３００を実現する。好ましくは、アルゴリズムは、組合
回路およびマルチプレクサを用いる２つの段において実
現される。マルチプレクサは、最大ランプ値が達成され
るときにプログラムされた利得係数を選択するために用
いられる。組合回路は、好ましくは、アルゴリズムの算
術演算を与えるためのプログラマブル論理アレイ（ＰＬ
Ａ）である。

【０１０５】図１２は、図１１に図示された課金信号発
生器の動作を示すフローチャートである。課金信号発生
器３５０の動作は、図１０、図１１および図１２を参照
して説明する。

【０１０６】開始ブロック４００から始まり、課金信号
発生器３５０は、ブロック４１０でオンとなり、ブロッ
ク４２０に進む。ブロック４２０では、ランプ発生器出
力９２Ａのランプ値（ランプ）は、０と等しく設定さ
れ、前の利得係数（利得_p）は、利得入力３１０で与え
られるユーザプログラマブル利得入力（プログラムされ
た係数）と等しく設定される。課金信号発生器３５０
は、ブロック４２５に進み、次にブロック４３０に進
む。ブロック４３０では、活性化ランプ信号３６０がＯ
Ｎ状態３６１であれば、課金信号発生器３５０はブロッ
ク４４０に進む。活性化信号３６０のＯＦＦ状態３６２
が存在すれば、利得制御３００はブロック４２５に戻
る。

【０１０７】ブロック４４０において、ランプ出力９２
Ａのランプ値は、１だけ増加され、課金信号発生器３５
０はブロック４５０に進む。ランプ値がブロック４５０
で最大値（１５９）と等しければ、またはホールド信号
３７３のＯＮ状態３７５がホールド信号入力１０２で受
信されれば、課金信号発生器３５０はブロック４６０に
進む。ホールド信号３７３のＯＮ状態３７５が存在しな
ければ、または最大ランプ値が達成されなければ、課金
信号発生器３５０は、ブロック４４０に戻り、１だけラ
ンプ値を増加させる。

【０１０８】ブロック４６０では、ランプ値は最大値と
比較される。ランプ値が最大値（１５９）と等しけれ
ば、利得係数（利得_n）は、ブロック４７０において利
得入力３１０で与えられるユーザプログラマブル利得
（プログラム）に設定され、課金信号発生器３５０はブ
ロック４８０に進む。ランプ値がその最大値（１５９）
に達しなければ、利得制御３００は、ブロック４７５に
おいてランプ値を中間値（１２０）と比較する。好まし
くは、利得制御３００は、ブロック４７５でランプ値が
中間値（１２０）と最大値（１５９）との間にあるかど
うか測定する。ランプ値が最大値と中間値との間であれ
ば、利得係数は、ブロック４８５で前の利得係数（利得
_p）に設定され、課金信号発生器３５０はブロック４８
０に進む。

【０１０９】ランプ信号が中間値と最大値との間でなけ
れば、課金信号発生器３５０は、ブロック４９５に進
み、ランプ値が中間値（１２０）以下、最小値（５６）
以上であるかどうか測定する。ランプ値が中間値と最小
値との間であれば、利得_nは、ブロック５００において
以下に等しく設定される。

【０１１０】

【数５】８で乗じたランプ値の４つの最上位ビットのみが、上の
式の実現を単純にするために用いられる。

【０１１１】ランプ値が最小値と中間値との間でなけれ
ば、課金信号発生器３５０は、ブロック５１０に進み、
利得_nを以下の式に等しく設定し、ブロック４８０に進
む。

【０１１２】

【数６】課金信号発生器３５０は、ブロック４８０からブロック
５２０に進み、入力３０１の活性化ランプ信号３６０が
なおもＯＮ状態３６１であるかどうか測定する。活性化
ランプ信号がなおもＯＮ状態３６１であれば、課金信号
発生器３５０はブロック４８０に戻る。

【０１１３】活性化ランプ信号３６０がＯＦＦ状態３６
２であれば、課金信号発生器３５０はブロック５３０に
進み、ランプ値は、１だけ減少される。課金信号発生器
３５０は、ブロック５６０でランプ値がゼロに等しいか
どうか測定する。ランプ値がゼロに等しければ、課金信
号発生器３５０は、ブロック５７０に進み、次に、課金
信号３６５の次のサイクルのためにブロック４２５に戻
る。ランプ値がゼロに等しくなければ、課金信号発生器
はブロック５３０に戻る。

【０１１４】示した詳細な図面および特定の例でこの発
明の好ましい例示の実施例を説明したが、それらは図示
のみの目的のためである。この発明の装置は、開示した
正確な詳細および条件に限定されない。たとえば、装置
をＳＬＩＣデバイスを含む通信システムにおけるＳＬＡ
Ｃデバイスに統合されたものとして示したが、装置は、
他の装置と統合されて、または別々に、用いられてもよ
い。また、装置は、他の通信システムにおいて用いられ
てもよい。さまざまな変更が、前掲の特許請求の範囲に
よって規定されたこの発明の精神から逸脱することなし
に開示した詳細に対して行なわれてもよい。

【図面の簡単な説明】

【図１】この発明の例示の好ましい実施例を含む通信シ
ステムの概略ブロック図である。

【図２】図１において図示される回路網の概略図であ
る。

【図３】この発明の好ましい実施例のより詳細な概略ブ
ロック図である。

【図４】図１において図示される通信システムにおいて
用いるための、この発明の別の好ましい例示の実施例に
従う課金信号発生器の概略ブロック図である。

【図５】振幅変調課金信号の波形図である。

【図６】上／下カウンタを含む図４において図示される
上／下ランプ発生器のブロック図である。

【図７】上／下ランプ信号の波形図である。

【図８】この発明の第２の例示の実施例を含む通信シス
テムの概略ブロック図である。

【図９】この発明の第２の好ましい実施例のより詳細な
概略ブロック図である。

【図１０】この発明のさらに別の実施例に従う利得制御
回路を用いる課金信号発生器の概略ブロック図である。

【図１１】図１０において図示される課金信号発生器と
関連する信号の波形図である。

【図１２】図１０において図示される課金信号発生器の
動作を示すフローチャートである。

【符号の説明】１０通信システム１４ＳＬＩＣデバイス２０加入者回線２３課金信号入力２３Ａ増幅器５０課金信号発生器５１プログラム入力３５０課金信号発生器

───────────────────────────────────────────────────── フロントページの続き (72)発明者マール・エル・ミラーアメリカ合衆国、78704 テキサス州、オースティン、ロッキンガム・ドライブ、 2807 (72)発明者ブイ・ビジャヤクマラン・ナイアアメリカ合衆国、78749 テキサス州、オースティン、モロカイ・ドライブ、4205 (72)発明者サージオ・ラミラーツアメリカ合衆国、78736 テキサス州、オースティン、カルブラム・レーン、7810

Claims

【特許請求の範囲】

【請求項１】通信システム（１０）において課金信号
を発生させるための装置であって、通信システム（１
０）は、加入者回線インタフェース回路（ＳＬＩＣデバ
イス）（１４）と加入者回線（２０）とを含み、ＳＬＩ
Ｃデバイス（１４）は、課金信号入力（２３）と加入者
回線（２０）に動作的に結合された出力とを有する集積
半導体装置（２３Ａ）を含み、前記装置は、課金信号入力（２３）に結合された課金信号発生器（５
０、３５０）を含み、課金信号発生器（５０、３５０）
は集積半導体デバイス（２３Ａ）を介して加入者回線
（２０）に注入するための課金信号入力（２３）に課金
信号を与え、さらに課金信号発生器（５０、３５０）に
結合されたプログラム入力（５１）を含み、プログラム
入力（５１）は係数を受け、係数が課金信号の第１のパ
ラメータと関連され、課金信号発生器（５０、３５０）がパラメータを有する
課金信号を与えることを特徴とする、通信システムにお
ける課金信号を発生させるための装置。
【請求項２】通信システム（１０）が加入者回線音声
処理回路（ＳＬＡＣデバイス）（１２）を含み、ＳＬＡ
Ｃデバイス（１２）がＳＬＩＣデバイス（１４）と結合
されることをさらに特徴とする、請求項１に記載の通信
システムにおいて課金信号を発生させるための装置。
【請求項３】課金信号発生器（５０、３５０）がＳＬ
ＡＣデバイス（１２）と統合されることをさらに特徴と
する、請求項１または２に記載の通信システムにおいて
課金信号を発生させるための装置。
【請求項４】課金信号発生器（５０、３５０）が正弦
波出力を有する正弦波発生器（９０）と、第１の入力
（５３Ａ）および第２の入力（５３Ｂ）を有する第１の
乗算器（５３）とを含み、第１の入力（５３Ａ）が正弦
波出力と結合され、第２の入力（５３Ｂ）がプログラム
入力（５１）と結合されることをさらに特徴とする、請
求項１、２または３に記載の通信システムにおいて課金
信号を発生させるための装置。
【請求項５】パラメータが振幅であり、課金信号が１
２ｋＨｚまたは１６ｋＨｚのいずれかの周波数を有する
ことをさらに特徴とする、請求項１、２、３または４に
記載の通信システムにおいて課金信号を発生させるため
の装置。
【請求項６】通信システム（１０）はランプ信号出力
（９４Ｃ）でランプ信号を与えるためのランプ信号発生
器（９４）を含み、ランプ信号は第１のレベルから最大
レベルまでランプし、ランプ信号は正弦波信号であり、
課金信号発生器（５０、３５０）はランプ信号を受信し
課金信号を与えるための増幅器（３０５）をさらに含
み、増幅器（３０５）は第１の入力（３０４）と利得入
力（３０３）とを有し、第１の入力（３０４）がランプ
信号出力（９４Ｃ）と結合され、増幅器（３０５）は利
得入力（３０３）で受信された利得信号に応答して課金
信号を与え、前記課金信号発生器は利得信号を与えるた
めの利得制御回路（３００）をさらに含み、利得制御回
路（３００）は、利得制御出力（３２０）が利得入力
（３０３）と結合され、利得制御回路（３００）は、ラ
ンプ信号が最大レベルに近づくまたは達するときに課金
信号がしきい値レベルに達するように利得信号を調整す
ることをさらに特徴とする、請求項１、２、３、４また
は５に記載の通信システムにおいて課金信号を発生させ
るための装置。
【請求項７】課金信号発生器（５０、３５０）がラン
プカウンタ（１００、３５２）を含み、ランプカウンタ
（１００、３５２）は、課金信号がしきい値レベルに達
するときにホールド信号を受信するためのホールド入力
（１０２）を有することをさらに特徴とする、請求項６
に記載の通信システムにおいて課金信号を発生させるた
めの装置。
【請求項８】通信システム（１０）が送信経路を含
み、課金信号が第１の周波数であり、課金信号発生器
（５０、３５０）が制御入力（４８）を含み、課金信号
発生器はフィルタ出力（４２、２３２）とフィルタ入力
（４１、２１２）とを有するハイパスフィルタ（４０、
２２０）をさらに含み、フィルタ入力（４１、２１２）
は送信経路（３２）と結合され、ハイパスフィルタ（４
０、２２０）は、フィルタ入力（４１、２１２）で送信
された信号を受信し、フィルタ出力（４２、２３２）で
フィルタにかけられた信号を与え、フィルタにかけられ
た信号は第２の周波数より上であり、第２の周波数は第
１の周波数より低く、前記課金信号発生器は検出器入力
（４６、２３４）がフィルタ出力（４２、２３２）と結
合され、検出器出力（４７、２３７）が制御入力（４
８）と結合されたしきい値検出器（４５、２３０）をさ
らに含み、しきい値検出器（４５、２３０）は、フィル
タにかけられた信号の第２のパラメータが予め定められ
たしきい値と予め定められた関係を達成するときに検出
器出力（４７、２３７）で制御信号を与え、課金信号発
生器（５０、３５０）は、制御信号に応答して第１のパ
ラメータを制御することをさらに特徴とする、請求項
１、２、３、４、５、６または７に記載の通信システム
において課金信号を発生させるための装置。
【請求項９】第２の周波数が少なくとも３．４キロヘ
ルツであることをさらに特徴とする、請求項８に記載の
通信システムにおいて課金信号を発生させるための装
置。
【請求項１０】第１および第２のパラメータが振幅で
あることをさらに特徴とする、請求項８または９に記載
の通信システムにおいて課金信号を発生させるための装
置。