JPS592028B2 - デイスプレイ端末装置 - Google Patents

デイスプレイ端末装置

Info

Publication number
JPS592028B2
JPS592028B2 JP14420976A JP14420976A JPS592028B2 JP S592028 B2 JPS592028 B2 JP S592028B2 JP 14420976 A JP14420976 A JP 14420976A JP 14420976 A JP14420976 A JP 14420976A JP S592028 B2 JPS592028 B2 JP S592028B2
Authority
JP
Japan
Prior art keywords
circuit
data
control
register
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14420976A
Other languages
English (en)
Other versions
JPS5368133A (en
Inventor
憲一 高橋
徹夫 尾山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14420976A priority Critical patent/JPS592028B2/ja
Publication of JPS5368133A publication Critical patent/JPS5368133A/ja
Publication of JPS592028B2 publication Critical patent/JPS592028B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はプログラム制御によるディスプレイ端末装置に
係り、処理時間を短縮することにより多重制御動作を容
易にするためにダイレクトメモリフクセス(以下DMA
と呼ぷ)により記憶回路に記憶されている文字内の検出
、および記憶回路への任意文字の反復書き込み処理を行
なう装置に関するものである。
一般にディスプレイ端末装置では、いろいろな入出力装
置(プリンタ、カセット磁気テープ装置、その他)が接
続され、変復調装置を介してコンピュータと接続された
構成をとつているため、入出力装置の構成の変更、コン
ピュータとの制御手順の変更、画面の編集機能の変更に
容易に対処できるようにするためプログラム制御方式が
広く用いられている。
一般にディスプレイ端末装置の画面上の編集機能として
、表示画面全体あるいは一部分に対応する記憶回路に同
一文字で反復書き込む(たとえば’’00”で全体をク
リアするとか、アスタリスクで区分け線を入れる場合な
ど)とか、表示画面上の指定領域を決める指定文字を検
出する機能が多く使われるため従来の逐次制御であるプ
ログラム制御方式ではワイヤロジック方式に比べ処理時
間がかかり、入出力装置計算センターからの回線などを
接続した構成で多重制御する上で非常に効率の悪いもの
となる。
本発明の目的は指定文字の検出および文字の反復書き込
みにダイレクト・メモリ・アクセス(DMA)を用いて
(プログラム制御によらず)直接メモリ内のデータを操
作することにより行ない処理効率を高め多重制御の効率
を良くするディスプレイ端末装置を提供することにある
次に、本発明を具体的な一実施例をあげて説明する。
第1図は、ディスプレイ端末装置の一構成例である。従
来のプログラム制御方式のディスプレイ端末装置は、文
字の表示を行う為の表示部1と、文字発生回路2と、表
示制御回路3と、けん盤、変復調装置、入出力装置など
の外部機器との接続を行う入出力制御部6と、そして全
体の回路を制御する共通制御部5と、制御プログラム及
び各種データの1時記憶を行う記憶回路4から構成され
る。この装置では、通常、以下に示す様な処理を行なう
事となる。
(1)けん盤からの入力データに従つて画面へのデータ
表示及び画面制御(後述)を行なう。(2)画面表示デ
ータを変復調装置を介して回線へ送出し、或いは出力機
器へ転送する。(3唆復調装置を介して回線より送られ
てきたデータ或いは入力機器からの入力データに従い、
画面へのデータ書き込み及び対応する画面制御を行う。
ところで、デイスプレイ端末装置の画面制御には、画面
全体或いは一部に対する同一文字の書き込み及び記憶回
路4内のデータ移送処理が多く、同一処理を文字数分だ
け繰り返して行う事となり、プログラム制御の場合、多
くの処理時間を要する事となる。又、装置の操作性の向
上、及びシステム全体の転送効率を増す為に、画面上を
いくつかの領域、例えば、けん盤からのデータ入力許可
部分、センターからの表示データの保護部分(けん盤か
らのデータに対して)、センターへの送信データ部分、
数字だけの入力部分等と分割して使用する方式が最近広
く用いられているが、この方式を適用した場合は、前記
のデータ転送時、及び画面制御を行うに際して、該当画
面部分の性格をその都度事前に調べる必要があり、第2
図に示す様にその画面の性格を規定している[指示文字
」21,22,23,24をまず探し出さなくてはなら
ない。
従つてこの場合も同一文字の反復書き込み処理と同様、
目的の文字を検出するまで繰り返し記憶回路からの読み
出しを行う事となり、多大な処理時間を要することとな
り、装置全体の処理能力を減少させる事となる。そこで
、本発明では、特定文字の反復書き込み、及び指定文字
の検出に要する時間を短縮する為、第1図7に示す「D
MA制御回路」を設け、これらの処理をプログラムによ
る制御ではなく、DMA転送処理で短時間で実行させる
様にした。
第3図に本回路の構成例を示す。第3図においてアドレ
スカウンタ31は、記憶回路の読み出し或いは書き込み
番地を指定するもので、処理開始に先だつて反復書き込
み、或いは指定文字の検出を行う範囲の開始番地をセツ
トしておく。終了アドレスレジスタ32は、反復書き込
み或いは、指定文字の検出を行う範囲の最終番地をセヅ
トしておくレジスタである。一致回路33は、アドレス
カウンタと終了アドレスレジスタの内容の一致を検出す
るもので、処理が終了番地まで達した事を知らせる回路
である。データレジスタ34は、反復書き込を行う文字
のコード、或いは記憶回路からの読み出しデータをセツ
トするレジスタである。コード検出回路35は、指定文
字の検出時にデータレジスタの内容を調べ、該当コード
が記憶回路から読み出された事を検出する回路である。
コマンドレジスタ36は、本DMA制御回路に対して何
の処理を行なわすか指定する為に、共通制御部から送ら
れてきたコマンドコードを記憶しておく為のレジスタで
ある。
状態表示レジスタ37は、その処理がどの様な終了条件
で終結したかを示すレジスタである。タイマ38は、D
MA制御による反復文字書き込み及び指定文字の検出処
理をある時間で区切つて実行させた場合に、その時間を
カウントする為に用いるものである。最後に、制御部3
9は、全体の回路を総合的に制御する部分である。以下
指定文字の検出動作を例にして処理の手順を説明する。
まず、指定文字の検出を行う記憶回路の範囲を指定する
為に、その開始番地及び終了番地を各々アドレスカウン
タ、終了アドレスレジスタにセツトする。尚、この際あ
る一定時間で処理を中断させたい場合は、その時間設定
をタイマに対して行う。次にコマンドレジスタに検出し
たい指定文字と同時に処理開始を指令するコードをセツ
トすると、本回路は、共通制御部内のCPUに対してD
MA開始要求を出し、これが受け入れられるとアドレス
カウンタの内容で記憶回路のアドレス指定を行い、該当
番地からの読み出しデータをデータレジスタにセツトす
る。この様にして指定文字に対する該当コードが検出さ
れるまで、アドレスカウンタを進めながらDMA転送を
継続する。もし該当コードが検出されると制御部では、
その旨を示すコードを状態表示レジスタヘセツトし、D
MA転送要求をオフする。尚、該当コードが検出される
前に、終了番地に達した場合及びタイマが設定時間に達
した場合も、各々その時点でその旨を示すコードを状態
表示レジスタヘセツトしDMA転送要求もオフし処理を
終了する。DMA転送要求がオフすると、再び制御プロ
グラムの実行が開始するが、その際、制御プログラムで
アドレスカウンタの内容を読めば該当コードの検出され
た番地を知る事が出来、又、データレジスタの内容を読
めばその番地のデータ内容を知る事ができる。又、特定
文字の反復書き込みを行う場合は、書き込むデータをデ
ータレジスタに、そしてデータ書き込みの範囲を各々ア
ドレスカウンタと終了アドレスレジスタにセツトした後
、反復書き込みを指令するコードをコマンドレジスタに
セツトして行う。
以上により、指定文字の検出及び特定文字の反復書き込
みの処理に対してDMA転送を利用する事により、従来
、数命令の組み合せで行つていた処理が、記憶回路に対
しての1回の読み出し、或いは書き込みで実現でき、特
にCRTデイスプレイ端末装置のように、多いときは数
千文字に対して読み出し検出及び書き込み処理を繰り返
して行う場合その効果は大きい。
【図面の簡単な説明】
第1図は、デイスプレイ端末装置の一構成例を示し、第
2図は、画面上をいくつかの領域に分けて使用した場合
の画面例を示す。 第3図は、本発明の一実施例であるDMA制御回路の回
路構成を示す。1・・・・・・表示部、2・・・・・・
文字発生回路、3・・・・・・表示制御回路、4・・・
・・・記憶回路、5・・・・・・共通制御部、6・・・
・・・入出力制御部、7・・・・・・DMA制御回路、
21〜24・・・・・・指定文字、25〜28・・・・
・・各々指定文字1、2、3、4でその性格を規定され
た部分、31・・・・・・アドレスカウンタ、32・・
・・・・終了アドレスレジスタ、33・・・・・・一致
回路、34・・・・・・データレジスタ、35・・・・
・・コード検出回路、36・・・・・・コマンドレジス
タ、37・・・・・・状態表示レジスタ、38・・・・
・・タイマ、39・・・・・・制御部。

Claims (1)

    【特許請求の範囲】
  1. 1 ディスプレイ端末装置をプログラムで制御するに際
    し、記憶回路内に記憶されている文字の中から指定文字
    を検出する際、および記憶回路への任意の文字の反復書
    き込みを行う際ダイレクトメモリアクセス(DMA)を
    用いて処理することを特徴とするディスプレイ端末装置
JP14420976A 1976-11-30 1976-11-30 デイスプレイ端末装置 Expired JPS592028B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14420976A JPS592028B2 (ja) 1976-11-30 1976-11-30 デイスプレイ端末装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14420976A JPS592028B2 (ja) 1976-11-30 1976-11-30 デイスプレイ端末装置

Publications (2)

Publication Number Publication Date
JPS5368133A JPS5368133A (en) 1978-06-17
JPS592028B2 true JPS592028B2 (ja) 1984-01-17

Family

ID=15356756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14420976A Expired JPS592028B2 (ja) 1976-11-30 1976-11-30 デイスプレイ端末装置

Country Status (1)

Country Link
JP (1) JPS592028B2 (ja)

Also Published As

Publication number Publication date
JPS5368133A (en) 1978-06-17

Similar Documents

Publication Publication Date Title
JPH0429102B2 (ja)
US5964890A (en) System call issue method and debug system
JPS592028B2 (ja) デイスプレイ端末装置
JP2846760B2 (ja) プログラマブルコントローラ
JPS6240736B2 (ja)
JPS5864534A (ja) コンピユ−タ装置におけるデ−タ転送方式
JP2737495B2 (ja) 入出力制御装置
JPS5954091A (ja) 電子計算機
JPH0142193Y2 (ja)
JPS6349942A (ja) 演算処理装置
JPH0447350A (ja) 主記憶読み出し応答制御方式
JPS62152032A (ja) 情報処理装置
JPS60160466A (ja) 階層形シ−ケンス制御装置
JPH05274248A (ja) 直接メモリアクセス装置
JPS59106054A (ja) 情報処理システム
JPH0375909B2 (ja)
JPH06168195A (ja) アダプタ制御方式
JPS5838990A (ja) 表示器の表示制御方法
JPS6048784B2 (ja) デ−タ転送装置
JPH0260015B2 (ja)
JPH03158946A (ja) データ転送のリトライ制御が可能なプロセッサシステム
JPH06110506A (ja) プログラマブルコントローラのコメント記憶方法
JPS59177658A (ja) デバツグ制御方式
JPH0399338A (ja) マイクロプロセッサ
JPS6146528A (ja) マイクロプログラム制御装置