JPS6146528A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS6146528A JPS6146528A JP16778284A JP16778284A JPS6146528A JP S6146528 A JPS6146528 A JP S6146528A JP 16778284 A JP16778284 A JP 16778284A JP 16778284 A JP16778284 A JP 16778284A JP S6146528 A JPS6146528 A JP S6146528A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- register
- general
- microprogram
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本装置はマイクロプログラム制御装置に関し。
特にサブルーチンコール方式に特命を有するマイクロプ
ログラム制御装置に関するものである。
ログラム制御装置に関するものである。
従来この種のマイクロプログラム制御装置では、サブル
ーチンを使用する時、破壊してはいけない汎用レジスタ
をサブルーチン中で他目的で使用する場合、サブルーチ
ンコール命令発行前あるいはサブルーチンの最初の方で
汎用レジスタを1個ずつマイクロ命令でメモリに退避さ
せ、サブルーチンからリターンする前あるいはリターン
してすぐにマイクロ命令でメモリから復帰することによ
り汎用レジスタの破壊されることを防いでいた。そのた
め、サブルーチンを使用するたびに汎用レジスタの内容
をメモリに退避あるいは復帰させるというステップが必
要となり、処理に時間が掛かるという欠点があった。
ーチンを使用する時、破壊してはいけない汎用レジスタ
をサブルーチン中で他目的で使用する場合、サブルーチ
ンコール命令発行前あるいはサブルーチンの最初の方で
汎用レジスタを1個ずつマイクロ命令でメモリに退避さ
せ、サブルーチンからリターンする前あるいはリターン
してすぐにマイクロ命令でメモリから復帰することによ
り汎用レジスタの破壊されることを防いでいた。そのた
め、サブルーチンを使用するたびに汎用レジスタの内容
をメモリに退避あるいは復帰させるというステップが必
要となり、処理に時間が掛かるという欠点があった。
したがって本発明の目的は、サブルーチンコール時また
はサブルーチンからのリターン時に。
はサブルーチンからのリターン時に。
破壊してはいけない汎用レジスタをマイクロ命令により
1個ずつメモリに退避または復帰するようなことなしに
、汎用レジスタの退避、復帰が実行できるようにしたマ
イクロプログラム制御装置を提供することにある。
1個ずつメモリに退避または復帰するようなことなしに
、汎用レジスタの退避、復帰が実行できるようにしたマ
イクロプログラム制御装置を提供することにある。
本願は上記の目的を達成するために、スタック情報に従
いサブルーチンコール命令のステップでサブルーチン中
で破壊してはいけない複数の汎用レジスタをスタックメ
モリに退避し、そのサブルーチンからのリターン命令の
ステップでスタックメモリに退避した汎用レジスタの内
容を汎用レジスタに復帰するようにしたものでムでサブ
ルーチンコール命令又はリターン命令が出されるとスタ
ック指示信号又はリターン指示信号をそれぞれ発するマ
イクロプログラム制御回路と、マイクロプログラムのア
ドレスを記憶するスタックメモリと、前記スタック指示
信号およびリターン指示信号に基づき前記スタックメモ
リを制御するスタック制御回路と、汎用レジスタとを含
み、マイクロプログラムを解析実行し、サブルーチンコ
ール命令およびリターン命令を行うが、その際破壊して
はいけない汎用レジスタはこれを一時的に退避させ、実
行が終ったとき復帰させるようにしたマイクロプログラ
ム制御装置において、前記退避させる汎用レジスタを判
断するスタック情報を記憶できるスタックレジスタを設
け、且つ、前記スタックメモリに前記スタック情報およ
び退避させる汎用レジスタの内容を記憶させる容量を持
たせ。
いサブルーチンコール命令のステップでサブルーチン中
で破壊してはいけない複数の汎用レジスタをスタックメ
モリに退避し、そのサブルーチンからのリターン命令の
ステップでスタックメモリに退避した汎用レジスタの内
容を汎用レジスタに復帰するようにしたものでムでサブ
ルーチンコール命令又はリターン命令が出されるとスタ
ック指示信号又はリターン指示信号をそれぞれ発するマ
イクロプログラム制御回路と、マイクロプログラムのア
ドレスを記憶するスタックメモリと、前記スタック指示
信号およびリターン指示信号に基づき前記スタックメモ
リを制御するスタック制御回路と、汎用レジスタとを含
み、マイクロプログラムを解析実行し、サブルーチンコ
ール命令およびリターン命令を行うが、その際破壊して
はいけない汎用レジスタはこれを一時的に退避させ、実
行が終ったとき復帰させるようにしたマイクロプログラ
ム制御装置において、前記退避させる汎用レジスタを判
断するスタック情報を記憶できるスタックレジスタを設
け、且つ、前記スタックメモリに前記スタック情報およ
び退避させる汎用レジスタの内容を記憶させる容量を持
たせ。
又前記マイクロプログラム制御回路に、マイクロプログ
ラムでサブルーチンコール命令を出す前にスタック情報
および取込み指示信号を送出し、該スタック情報を前記
スタックレジスタに取り込ませる機能を持たせ、さらに
前記スタック制御回路に、サブルーチンコール命令が発
せられて前記スタック指示信号を検出すると、前記スタ
ックレジスタに記憶されているスタック情報を読出し解
析して退避する汎用レジスタを判断し9判断した汎用レ
ジスタの内容を順次前記スタックメモリに転送し記憶さ
せると共に、゛前記スタックレジスタに記憶されたスタ
ック情報を前記スタックメモリに書込ませる機能と。
ラムでサブルーチンコール命令を出す前にスタック情報
および取込み指示信号を送出し、該スタック情報を前記
スタックレジスタに取り込ませる機能を持たせ、さらに
前記スタック制御回路に、サブルーチンコール命令が発
せられて前記スタック指示信号を検出すると、前記スタ
ックレジスタに記憶されているスタック情報を読出し解
析して退避する汎用レジスタを判断し9判断した汎用レ
ジスタの内容を順次前記スタックメモリに転送し記憶さ
せると共に、゛前記スタックレジスタに記憶されたスタ
ック情報を前記スタックメモリに書込ませる機能と。
サブルーチンリターン命令が発せられてリターン指示信
号を検出すると、前記スタックメモリに記憶されている
スタック情報を読出し解析して該スタックメモリに退避
されている汎用レジスタを判断し、該スタックメモリか
ら前記判断した汎用レジスタの内容をもとの汎用レジス
タに復帰させる機能とを持たせたことを特徴とするマイ
クロプログラム制御装置が得られる。
号を検出すると、前記スタックメモリに記憶されている
スタック情報を読出し解析して該スタックメモリに退避
されている汎用レジスタを判断し、該スタックメモリか
ら前記判断した汎用レジスタの内容をもとの汎用レジス
タに復帰させる機能とを持たせたことを特徴とするマイ
クロプログラム制御装置が得られる。
第1図は従来のこの種のマイクロプログラム装置の回路
構成の一例を示す図である。
構成の一例を示す図である。
はじめスタックする場合について説明する。
サブルーチンをコールするときは、先ずその前にレジス
タ1中の退避すべきレジスタを線1aを通してメモリ2
に記憶させる。その上でマイクロプログラムでサブルー
チンコール命令が発行されると、マイクロプログラム制
御回路3がマイクロプログラムアドレス+1の信号を線
6aを通してスタックメモリ4に送ると共に、スタック
指示信号を線3bを通してスタック制御回路5に送る。
タ1中の退避すべきレジスタを線1aを通してメモリ2
に記憶させる。その上でマイクロプログラムでサブルー
チンコール命令が発行されると、マイクロプログラム制
御回路3がマイクロプログラムアドレス+1の信号を線
6aを通してスタックメモリ4に送ると共に、スタック
指示信号を線3bを通してスタック制御回路5に送る。
スタック制御回路5は線5a’j5通してインクレメン
ト信号をスタックポインタ6に送ってその内容を+1し
、ライト信号を線5bを通してスタックメモリ4に送る
。スタックメモリ4はライト信号を受けとると、スタッ
クポインタ6が線6a全通して送るアドレスに、線3a
上のデータを書き込む。かくしてスタックが行われる
。
ト信号をスタックポインタ6に送ってその内容を+1し
、ライト信号を線5bを通してスタックメモリ4に送る
。スタックメモリ4はライト信号を受けとると、スタッ
クポインタ6が線6a全通して送るアドレスに、線3a
上のデータを書き込む。かくしてスタックが行われる
。
次にマイクロプログラムでリターン命令が出されると、
線3bを通してリターン指示がスタック制御回路5に送
られる。スタック制御回路はリターン指示を受取るとリ
ード命令を線5bを通してスタックメモリ4に送る。ス
タックメモリはリード命令を受は取るとスタックポイン
タ6の示すアドレスの内容を線4aを通してマイクロプ
ログラム制御回路3に送る。さらにスタック制御回路5
はデクリメント信号を線5aを通してスタックポインタ
乙に送り、スタック。
線3bを通してリターン指示がスタック制御回路5に送
られる。スタック制御回路はリターン指示を受取るとリ
ード命令を線5bを通してスタックメモリ4に送る。ス
タックメモリはリード命令を受は取るとスタックポイン
タ6の示すアドレスの内容を線4aを通してマイクロプ
ログラム制御回路3に送る。さらにスタック制御回路5
はデクリメント信号を線5aを通してスタックポインタ
乙に送り、スタック。
ポインタの内容を−1する。続いてサブルーチ第2図は
第1図の従来装置において内部レジスタAおよび内部レ
ジスタBをサブルーチン内で使用するためにレジスタA
、E3を退避する場合におけるステップをあられす図で
ある。この図から分るように、そしてはじめに言及した
ように、従来装置ではサブルーチンを使用するたびに汎
用レジスタの内容をメモリに退避あるいは復帰させるス
テップが必要であり、従って処理の時間が長く・なる欠
点があった。
第1図の従来装置において内部レジスタAおよび内部レ
ジスタBをサブルーチン内で使用するためにレジスタA
、E3を退避する場合におけるステップをあられす図で
ある。この図から分るように、そしてはじめに言及した
ように、従来装置ではサブルーチンを使用するたびに汎
用レジスタの内容をメモリに退避あるいは復帰させるス
テップが必要であり、従って処理の時間が長く・なる欠
点があった。
第3図は本発明の一実施例の構成を示す図である。第5
図において1本発明のマイクロプログラム制御装置は、
マイクロプログラム制御回路11.スタック制御回路1
2.レジスタ選択回路13.汎用レジスタA14.汎用
レジスタB15.汎用レジスタC16,スタックレジス
タ17.スタックメモリ18.スタックポインタ19お
よびメモリ20から構成されている。
図において1本発明のマイクロプログラム制御装置は、
マイクロプログラム制御回路11.スタック制御回路1
2.レジスタ選択回路13.汎用レジスタA14.汎用
レジスタB15.汎用レジスタC16,スタックレジス
タ17.スタックメモリ18.スタックポインタ19お
よびメモリ20から構成されている。
マイクロプログラムでサブルーチンコール命令を出し、
そのサブルーチン実行中に汎用レジスタA14および汎
用レジスタB15の内容を破壊してはいけない場合、マ
イクロプログラムでサブルーチンコール命令を出す前に
、マイクロプログラム制御回路11は汎用レジスタA1
4および汎用レジスタB15を退避させるというスタッ
ク情報を線11aに出すとともに、線11bを通して、
線11a上のデータをスタックレジスタ17に取り込ま
せる指示信号をレジスタ選択回路13に送る。レジスタ
選択回路16は線11bの取込指示信号に従い線13a
を通してスタックレジスタ17を選択し、線11a上の
スタック情報を取り込ませる。図には線をあられす記号
11a、11bのあとにその中を流れる信号名を括弧を
付しているが、実質的にはその記号が信号をあられすと
みてよい。以下同様。
そのサブルーチン実行中に汎用レジスタA14および汎
用レジスタB15の内容を破壊してはいけない場合、マ
イクロプログラムでサブルーチンコール命令を出す前に
、マイクロプログラム制御回路11は汎用レジスタA1
4および汎用レジスタB15を退避させるというスタッ
ク情報を線11aに出すとともに、線11bを通して、
線11a上のデータをスタックレジスタ17に取り込ま
せる指示信号をレジスタ選択回路13に送る。レジスタ
選択回路16は線11bの取込指示信号に従い線13a
を通してスタックレジスタ17を選択し、線11a上の
スタック情報を取り込ませる。図には線をあられす記号
11a、11bのあとにその中を流れる信号名を括弧を
付しているが、実質的にはその記号が信号をあられすと
みてよい。以下同様。
マイクロプログラムでサブルーチンコール命。
令が発行されると、マイクロプログラム制御回路11は
これを解析し、線11cを通してスタック指示信号をス
タック制御回路12に送る。
これを解析し、線11cを通してスタック指示信号をス
タック制御回路12に送る。
スタック制御回路12はスタック指示信号を受けると、
線17aを通してスタックレジスタ17のスタック情報
を取り込み、汎用レジスタA14と汎用レジスタB15
の退避が必要であることを判断し、まず汎用レジスタA
14の内容を線11aに出力するよう線12aを通して
出力指示信号をレジスタ選択回路16に送る。レジスタ
選択回路13は線12aの指示に従い、線13bを通し
汎用レジスタA14を選択し、汎用レジスタA14の内
容を線11a上に出力させる。
線17aを通してスタックレジスタ17のスタック情報
を取り込み、汎用レジスタA14と汎用レジスタB15
の退避が必要であることを判断し、まず汎用レジスタA
14の内容を線11aに出力するよう線12aを通して
出力指示信号をレジスタ選択回路16に送る。レジスタ
選択回路13は線12aの指示に従い、線13bを通し
汎用レジスタA14を選択し、汎用レジスタA14の内
容を線11a上に出力させる。
スタック制御回路12は又線12bi通してライト信号
をスタックメモリ18に送る。スタックメモリ18はラ
イト信号を検出すると、スタックポインタ19が線19
aを通して指示するアドレスNに、線11a上のデータ
を書き込む。さらにスタック制御回路12はインクリメ
ント信号を線12ci通してスタックポインタ19に送
り、スタックポインタ19の内容をN+1にする。
をスタックメモリ18に送る。スタックメモリ18はラ
イト信号を検出すると、スタックポインタ19が線19
aを通して指示するアドレスNに、線11a上のデータ
を書き込む。さらにスタック制御回路12はインクリメ
ント信号を線12ci通してスタックポインタ19に送
り、スタックポインタ19の内容をN+1にする。
スタック制御回路12はさらに又、汎用レジスタB15
の内容をスタックメモリ18のアドレスN+1に、スタ
ックレジスタ17の内容をスタックメモリ18のアドレ
スN+2に、汎甲レジスタに14の場合と同様にしてそ
れぞれ書込む。
の内容をスタックメモリ18のアドレスN+1に、スタ
ックレジスタ17の内容をスタックメモリ18のアドレ
スN+2に、汎甲レジスタに14の場合と同様にしてそ
れぞれ書込む。
スタックレジスタ17の内容をスタックメモリ18に記
憶させるのが終了した時、スタック制御回路12は線1
2dを通してマイクロプログラム制御装置11にアドレ
ス出力信号を出し。
憶させるのが終了した時、スタック制御回路12は線1
2dを通してマイクロプログラム制御装置11にアドレ
ス出力信号を出し。
線11a上にマイクロプログラムのアドレス+1を出力
させ、さらに線12bを通してライト信号をスタックメ
モリ18に出し、線11a上のデータをスタックメモリ
18のN+3に書込ませる。最後にスタック制御装置1
2は線12Cを通してインクリメント信号をスタックポ
インタ19に送り、スタックポインタ19の内容をN+
4にさせ、スタック動作を終了する。
させ、さらに線12bを通してライト信号をスタックメ
モリ18に出し、線11a上のデータをスタックメモリ
18のN+3に書込ませる。最後にスタック制御装置1
2は線12Cを通してインクリメント信号をスタックポ
インタ19に送り、スタックポインタ19の内容をN+
4にさせ、スタック動作を終了する。
以上の動作によりスタックメモリ18には。
マイクロプログラムのアドレスのほかに汎用レジスタの
内容およびスタックレジスタの内容(スタック情報)が
退避される。
内容およびスタックレジスタの内容(スタック情報)が
退避される。
第4図が上記の状態におけるスタックメモリ18の構成
を示す図である。なお従来の場合はマイクロプログラム
アドレス+1のメモリだけである。
を示す図である。なお従来の場合はマイクロプログラム
アドレス+1のメモリだけである。
次に、サブルーチン実行後リターン命令がマイクロプロ
グラムにより発行された場合について説明すると、マイ
クロプログラム制御回路11はこれを解析し、リターン
指示信号を線11clを通してスタック制御回路12に
送る。スタック制御回路12は、リターン指示信号を受
けると゛線12eを通してデクリメント信号をスタック
ポインタ19(=送り、スタックポインタ19の内容を
N+3にし、スタックメモリ18のアドレスN + 3
の内容を線11a上に出力させる。
グラムにより発行された場合について説明すると、マイ
クロプログラム制御回路11はこれを解析し、リターン
指示信号を線11clを通してスタック制御回路12に
送る。スタック制御回路12は、リターン指示信号を受
けると゛線12eを通してデクリメント信号をスタック
ポインタ19(=送り、スタックポインタ19の内容を
N+3にし、スタックメモリ18のアドレスN + 3
の内容を線11a上に出力させる。
次にスタック制御回路12は、線12fを通してアドレ
ス取込信号をマイクロプログラム制御回路111−送り
、線11a上のデータをマイクロプログラムのアドレス
として取り込ませる。
ス取込信号をマイクロプログラム制御回路111−送り
、線11a上のデータをマイクロプログラムのアドレス
として取り込ませる。
アドレスをマイクロプログラム制御回路11に転送し終
ると、スタック制御装置12は、線12eを通してデク
リメント信号をスタックポインタ19;1送り、スタッ
クポインタ19の内容’iN+2にし、スタック情報を
線11a上に出力させてこれを取り込み、このデータか
ら汎用レジスタA14の内容と汎用レジスタB15の内
容がスタックメモリ18に退避されていると判断する。
ると、スタック制御装置12は、線12eを通してデク
リメント信号をスタックポインタ19;1送り、スタッ
クポインタ19の内容’iN+2にし、スタック情報を
線11a上に出力させてこれを取り込み、このデータか
ら汎用レジスタA14の内容と汎用レジスタB15の内
容がスタックメモリ18に退避されていると判断する。
さらにスタック制御回路12は、デクリメント信号を線
12eを通してスタックポインタ19に送ってその内容
をN+1にし、スタックメモリ18のアドレスN+1の
内容を線11a上に出力させ、さらし又汎用レジスタA
14(二線11a上のデータを取り込ませるという信号
を線12aを通してレジスタ選択回路13(1送る。
12eを通してスタックポインタ19に送ってその内容
をN+1にし、スタックメモリ18のアドレスN+1の
内容を線11a上に出力させ、さらし又汎用レジスタA
14(二線11a上のデータを取り込ませるという信号
を線12aを通してレジスタ選択回路13(1送る。
レジスタ選択回路13は線13bにより汎用レジスタA
14を選択し、線11aのデータを。
14を選択し、線11aのデータを。
取り込ませ、汎用レジスタA14の内容を復帰させる。
汎用レジスタB15の場合も汎用レジスタA14の場合
と同様にしてデータを復帰する。
と同様にしてデータを復帰する。
第5図は第5図の本発明の一実施例において内部レジス
タAおよびBをサブルーチン内で使用するためにレジス
タA、Bを退避する場合(二おけるステップをあられす
図である。従来装置のステップを示す第2図と比較すれ
ばすぐ分るように2本発明におけるステップは従来の場
合におけるステップに比較して極めて簡単になっている
。これは第5図のサブルーチンコールのステップが、サ
ブルーチンにジャンプするときレジスタA、B、C’i
セーブし、サブルーチンが〔発明の効果〕 以上の説明から分るように1本発明においては内容を破
壊してはいけない汎用レジスタを。
タAおよびBをサブルーチン内で使用するためにレジス
タA、Bを退避する場合(二おけるステップをあられす
図である。従来装置のステップを示す第2図と比較すれ
ばすぐ分るように2本発明におけるステップは従来の場
合におけるステップに比較して極めて簡単になっている
。これは第5図のサブルーチンコールのステップが、サ
ブルーチンにジャンプするときレジスタA、B、C’i
セーブし、サブルーチンが〔発明の効果〕 以上の説明から分るように1本発明においては内容を破
壊してはいけない汎用レジスタを。
サブルーチンコール時またはリターン時にコール命令お
よびリターン命令のただ1ステツプで退避・復帰さすこ
とができる。従って従来のような汎用レジスタを1個ず
つ退避復帰させる方式に比べて処理時間が大きく節減で
きる。
よびリターン命令のただ1ステツプで退避・復帰さすこ
とができる。従って従来のような汎用レジスタを1個ず
つ退避復帰させる方式に比べて処理時間が大きく節減で
きる。
第1図は従来のマイクロプログラム装置の構成の一例を
示す図、第2図は第1図の装置においてレジスタA、B
を退避する場合のステップをあられす図、第6図は本発
明の一実施例の構成をあられす図、第4図は第3図の本
発明の実施例におけるスタックメモリの構成をあられす
図、第5図は第3図の実施例においてレジスタA、Bを
退避する場合におけるステップをあられす図である。 記号の説明:11はマイクロプログラム制御回路、12
はスタック制御回路、13はレジスタ選択回路、14〜
16は汎用レジスタ、17はヌタソクレジスタ、18は
スタックメモリ、19はスタックポインタをそれぞれあ
られしている−第4図 第5図
示す図、第2図は第1図の装置においてレジスタA、B
を退避する場合のステップをあられす図、第6図は本発
明の一実施例の構成をあられす図、第4図は第3図の本
発明の実施例におけるスタックメモリの構成をあられす
図、第5図は第3図の実施例においてレジスタA、Bを
退避する場合におけるステップをあられす図である。 記号の説明:11はマイクロプログラム制御回路、12
はスタック制御回路、13はレジスタ選択回路、14〜
16は汎用レジスタ、17はヌタソクレジスタ、18は
スタックメモリ、19はスタックポインタをそれぞれあ
られしている−第4図 第5図
Claims (1)
- 1、メモリと、マイクロプログラムでサブルーチンコー
ル命令又はリターン命令が出されるとスタック指示信号
又はリターン指示信号をそれぞれ発するマイクロプログ
ラム制御回路と、マイクロプログラムのアドレスを記憶
するスタックメモリと、前記スタック指示信号およびリ
ターン指示信号に基づき前記スタックメモリを制御する
スタック制御回路と、汎用レジスタとを含み、マイクロ
プログラムを解析実行し、サブルーチンコール命令およ
びリターン命令を行うが、その際破壊してはいけない汎
用レジスタはこれを一時的に退避させ、実行が終ったと
き復帰させるようにしたマイクロプログラム制御装置に
おいて、前記退避させる汎用レジスタを判断するスタッ
ク情報を記憶できるスタックレジスタを設け、且つ、前
記スタックメモリに前記スタック情報および退避させる
汎用レジスタの内容を記憶させる容量を持たせ、又前記
マイクロプログラム制御回路に、マイクロプログラムで
サブルーチンコール命令を出す前にスタック情報および
取込み指示信号を送出し、該スタック情報を前記スタッ
クレジスタに取り込ませる機能を持たせ、さらに前記ス
タック制御回路に、サブルーチンコール命令が発せられ
て前記スタック指示信号を検出すると、前記スタックレ
ジスタに記憶されているスタック情報を読出し解析して
退避する汎用レジスタを判断し、判断した汎用レジスタ
の内容を順次前記スタックメモリに転送し記憶させると
共に、前記スタックレジスタに記憶されたスタック情報
を前記スタックメモリに書込ませる機能と、サブルーチ
ンリターン命令が発せられてリターン指示信号を検出す
ると、前記スタックメモリに記憶されているスタック情
報を読出し解析して該スタックメモリに退避されている
汎用レジスタを判断し、該スタックメモリから前記判断
した汎用レジスタの内容をもとの汎用レジスタに復帰さ
せる機能とを持たせたことを特徴とするマイクロプログ
ラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16778284A JPS6146528A (ja) | 1984-08-13 | 1984-08-13 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16778284A JPS6146528A (ja) | 1984-08-13 | 1984-08-13 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146528A true JPS6146528A (ja) | 1986-03-06 |
Family
ID=15856008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16778284A Pending JPS6146528A (ja) | 1984-08-13 | 1984-08-13 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146528A (ja) |
-
1984
- 1984-08-13 JP JP16778284A patent/JPS6146528A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS6146528A (ja) | マイクロプログラム制御装置 | |
| JPH01303529A (ja) | データ処理装置 | |
| JPS6240736B2 (ja) | ||
| JP2716254B2 (ja) | リストベクトル処理装置 | |
| KR900005306A (ko) | 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템 | |
| JPH0683639A (ja) | レジスタ装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2798492B2 (ja) | リストベクトル処理装置 | |
| US5151980A (en) | Buffer control circuit for data processor | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPS5864534A (ja) | コンピユ−タ装置におけるデ−タ転送方式 | |
| JPH03201032A (ja) | 演算処理装置 | |
| JPS5954091A (ja) | 電子計算機 | |
| JPS61272856A (ja) | プロセツサ制御方式 | |
| JPS5875229A (ja) | デ−タ処理装置のプ−トロ−ド方式 | |
| JPS60256858A (ja) | プログラム・ロ−デイング処理方式 | |
| JPS6254347A (ja) | フアイルの障害処理方式 | |
| JPH02201626A (ja) | ディスク・キュッシュ装置 | |
| JPH03163626A (ja) | マイクロコンピュータ | |
| JPS63201741A (ja) | ダンプ情報編集出力方式 | |
| JPS592028B2 (ja) | デイスプレイ端末装置 | |
| JPS61170838A (ja) | 情報処理装置 | |
| JPH0282318A (ja) | 浮動小数点演算装置 |