JPS5920302B2 - パイロツト信号打消回路 - Google Patents
パイロツト信号打消回路Info
- Publication number
- JPS5920302B2 JPS5920302B2 JP55170101A JP17010180A JPS5920302B2 JP S5920302 B2 JPS5920302 B2 JP S5920302B2 JP 55170101 A JP55170101 A JP 55170101A JP 17010180 A JP17010180 A JP 17010180A JP S5920302 B2 JPS5920302 B2 JP S5920302B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pilot signal
- signal
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 8
- 230000032683 aging Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
この発明はパイロット信号として正弦波を使用する多重
伝送方式に好適なパイロット信号打消回路に関する。
伝送方式に好適なパイロット信号打消回路に関する。
周知の如＜、ＦＭ検波回路から出力されるコンポジット
信号ｖ（ｔ）中には１９ ＫＨｚの正弦波からなるパイ
ロット信号が含まれており、本来再生信号にとってはこ
のパイロット信号は不要であるため、ＦＭ検波回路とス
テレオ復調回路との間には上記パイロット信号を除去す
るためにパイロット信号打消回路が介挿される。
信号ｖ（ｔ）中には１９ ＫＨｚの正弦波からなるパイ
ロット信号が含まれており、本来再生信号にとってはこ
のパイロット信号は不要であるため、ＦＭ検波回路とス
テレオ復調回路との間には上記パイロット信号を除去す
るためにパイロット信号打消回路が介挿される。
第１図は従来のパイロット信号打消回路を示すもので、
この回路はフェイズロックドループ回路（以下、ＰＬＬ
回路という。
この回路はフェイズロックドループ回路（以下、ＰＬＬ
回路という。
）１及び分周器２を介してパイロット信号に同期した１
９ＫＨｚの矩形波を得るとともに、この矩形波を同期検
波器３に供給してコンポジット信号ｖ （ｔ）を同期検
波し、次いで検波出力をローパスフィルタ４で平滑して
パイロット信号のレベルに比例した直流電圧を得るとと
もに、この直流電圧をアナログスイッチ５と積分回路６
とによってパイロット信号との間に１８０度の位相差を
有する１ ９ ＫＨｚの三角波に変換し、さらにこの三
角波をＬＣ共振回路７によって１９幻七の正弦波に変換
するとともに、この正弦波とコンポジット信号ｖ （ｔ
）とを加算器８において加算することによりパイロット
信号を打消すようにしたものである。
９ＫＨｚの矩形波を得るとともに、この矩形波を同期検
波器３に供給してコンポジット信号ｖ （ｔ）を同期検
波し、次いで検波出力をローパスフィルタ４で平滑して
パイロット信号のレベルに比例した直流電圧を得るとと
もに、この直流電圧をアナログスイッチ５と積分回路６
とによってパイロット信号との間に１８０度の位相差を
有する１ ９ ＫＨｚの三角波に変換し、さらにこの三
角波をＬＣ共振回路７によって１９幻七の正弦波に変換
するとともに、この正弦波とコンポジット信号ｖ （ｔ
）とを加算器８において加算することによりパイロット
信号を打消すようにしたものである。
しかしながら、この回路にあってはＬＣ共振回、路を構
成するインダクタンス素子等が温度変化あるいは経年変
化を来し易く、このためこれらの素子の調整が必要であ
るとともに、共振特性の変化によって位相ずれを起し易
く安定したキャンセル信号を得難いとの問題があった。
成するインダクタンス素子等が温度変化あるいは経年変
化を来し易く、このためこれらの素子の調整が必要であ
るとともに、共振特性の変化によって位相ずれを起し易
く安定したキャンセル信号を得難いとの問題があった。
この発明は上述の問題に鑑み創案されたもので、その目
的とするところはキャンセル信号として正確な正弦波を
安定に得ることができ、しかも回路の調整が不要なパイ
田ノド信号打消回路を提供することにある。
的とするところはキャンセル信号として正確な正弦波を
安定に得ることができ、しかも回路の調整が不要なパイ
田ノド信号打消回路を提供することにある。
この発明は上記の目的を達成するために、パイロット信
号のレベルに比例した直流電圧を抵抗分圧回路によって
複数のレベルに分圧するとともに、各分圧された出力電
圧をアナログマルチプレクサを介して順次択一的に取り
出すことによってパイロット信号の周波数を基本波とし
、かつ正弦波状エンベロープを有する階段波を得、これ
をキャンセル信号としてコンポジット信号中に混入する
ようにしたものである。
号のレベルに比例した直流電圧を抵抗分圧回路によって
複数のレベルに分圧するとともに、各分圧された出力電
圧をアナログマルチプレクサを介して順次択一的に取り
出すことによってパイロット信号の周波数を基本波とし
、かつ正弦波状エンベロープを有する階段波を得、これ
をキャンセル信号としてコンポジット信号中に混入する
ようにしたものである。
以下に、この発明の実施例を添付図面に基づいて詳細に
説明する。
説明する。
第２図はこの発明に係るパイロット信号打消回路の一例
（以下、これを第１実施例という。
（以下、これを第１実施例という。
）を示すブロック図、第３図及び第４図は第２図の回路
における各部の信号波形を示す図である。
における各部の信号波形を示す図である。
第２図において、電圧制御発振器（以下、ｖＣＯという
。
。
）９の発振周波数は、アップダウンカウンタ１０ 、Ｂ
ＯＤ／デシマル・デコーダ１１．ＲＳフリップフロップ
１２．Ｔフリップフロップ１３、位相比較器（ＰＤ）１
４及びローパスフィルタ１５からなるＰＬＬ回路によっ
てコンポジット信号ｖ（ｔ）のパイロット信号に同期し
た５３２ＫＨｚ（−３８ＩＧ（ｚＸ １４ ）にロック
されている。
ＯＤ／デシマル・デコーダ１１．ＲＳフリップフロップ
１２．Ｔフリップフロップ１３、位相比較器（ＰＤ）１
４及びローパスフィルタ１５からなるＰＬＬ回路によっ
てコンポジット信号ｖ（ｔ）のパイロット信号に同期し
た５３２ＫＨｚ（−３８ＩＧ（ｚＸ １４ ）にロック
されている。
アップダウンカウンタ１０はこのｖｃｏｓから出力され
る５ ３２ ＫＨｚの矩形波をクロックとして計数する
とともに、その計数値をＢＣＤコードに変換して出力す
る。
る５ ３２ ＫＨｚの矩形波をクロックとして計数する
とともに、その計数値をＢＣＤコードに変換して出力す
る。
ＢＯＤ／テ゛シマル・デコーダ１１はこのＢＯＤコード
であられされる数値を第３図に示す如くデシマルコード
のＯ〜７に変換して出力し、ＲＳフリップフロップ１２
はこのデコーダ１１の＃７出力でセットされ、かつ＃０
出力でリセットされ、このＲＳフリップフロップ１２の
Ｑ出力によってアップダウンカウンタ１０はアップダウ
ン切替される。
であられされる数値を第３図に示す如くデシマルコード
のＯ〜７に変換して出力し、ＲＳフリップフロップ１２
はこのデコーダ１１の＃７出力でセットされ、かつ＃０
出力でリセットされ、このＲＳフリップフロップ１２の
Ｑ出力によってアップダウンカウンタ１０はアップダウ
ン切替される。
従って、ＢＣＤ／デシマル・デコーダ１１の＃０〜＃７
端子には第３図に示す如きタイミングで“１″が出力さ
れることになり、これらの＃０〜＃７出力は抵抗直列回
路２２を構成する抵抗Ｒ１〜Ｒ７の各接続点Ｐ。
端子には第３図に示す如きタイミングで“１″が出力さ
れることになり、これらの＃０〜＃７出力は抵抗直列回
路２２を構成する抵抗Ｒ１〜Ｒ７の各接続点Ｐ。
−Ｐ７に接続されたアナログスイッチＡＳｏ−ＡＳ７の
ゲートに供給される。
ゲートに供給される。
一方、コンポジット信号ｖ（ｔ）は同期検波器１７にお
いて、Ｔフリップフロップ１８から出力される１９ＫＨ
２のパイロット信号に同期した矩形波によって同期検波
され、さらにローパスフィルタ２１を介してこのパイロ
ット信号のレベルに比例した直流電圧Ｖｘに変換される
。
いて、Ｔフリップフロップ１８から出力される１９ＫＨ
２のパイロット信号に同期した矩形波によって同期検波
され、さらにローパスフィルタ２１を介してこのパイロ
ット信号のレベルに比例した直流電圧Ｖｘに変換される
。
そして、この直流電圧ＶｘはアナログスイッチＡＳ８を
介して抵抗直列回路２２の一端Ｐ。
介して抵抗直列回路２２の一端Ｐ。
に供給されるとともに、インバータ１６を介して−Ｖｘ
に反転されたのちアナログスイッチＡＳ９を介して同様
にＰ。
に反転されたのちアナログスイッチＡＳ９を介して同様
にＰ。
に供給される。
また、アナログスイッチＡ Ｓ ＢはＴフリップフロッ
プ１３のＱ出力（１９’ＩＧ（ｚ ）によってオンオフ
制御され、他方アナログスイッチＡＳ９は同フリップフ
ロップ１３のＱ出力（１９ＫＨｚ）によってオンオフ制
御される。
プ１３のＱ出力（１９’ＩＧ（ｚ ）によってオンオフ
制御され、他方アナログスイッチＡＳ９は同フリップフ
ロップ１３のＱ出力（１９ＫＨｚ）によってオンオフ制
御される。
この結果、抵抗直列回路２２の一端にはパイロット信号
に同期し、かつパイロット信号のレベルに比例した振幅
を有する１９ＫＨｚの矩形波（デユーティ比５０％）が
供給されることになる。
に同期し、かつパイロット信号のレベルに比例した振幅
を有する１９ＫＨｚの矩形波（デユーティ比５０％）が
供給されることになる。
また、抵抗直列回路２２を構成する各抵抗Ｒ１〜Ｒ７の
値は第１表のように設定されている。
値は第１表のように設定されている。
従って、この状態において各アナログスイッチＡＳｏ−
ＡＳ７がデコーダ１１の＃０〜＃７の出力１１ 、９１
に同期してオンすると、各アナログスイッチＡｓｏ−Ａ
、Ｓ７の共通接続点Ｐ８には第４図に示す如くパイロッ
ト信号のレベルに比例した振幅Ｖｘを有するとともにパ
イロット信号に同期し、かつ正弦波状のエンベロープを
有する１９に±の階段波が出力される。
ＡＳ７がデコーダ１１の＃０〜＃７の出力１１ 、９１
に同期してオンすると、各アナログスイッチＡｓｏ−Ａ
、Ｓ７の共通接続点Ｐ８には第４図に示す如くパイロッ
ト信号のレベルに比例した振幅Ｖｘを有するとともにパ
イロット信号に同期し、かつ正弦波状のエンベロープを
有する１９に±の階段波が出力される。
次いで、この階段波はローパスフィルタ１９を介して平
滑されるとともに位相を反転され、さらにパイロット信
号と同レベルにレベル制御されたのち、加算器２０にお
いてコンポジット信号ｖ （ｔ）と加算され、かくして
出力端子５ｏｕｔにはパイロット信号の除去されたコン
ポジット信号が得られ、この信号は図示しないＰＭステ
レオ復調回路へと供給されるのである。
滑されるとともに位相を反転され、さらにパイロット信
号と同レベルにレベル制御されたのち、加算器２０にお
いてコンポジット信号ｖ （ｔ）と加算され、かくして
出力端子５ｏｕｔにはパイロット信号の除去されたコン
ポジット信号が得られ、この信号は図示しないＰＭステ
レオ復調回路へと供給されるのである。
このように、この第１実施例においては位相検波器１７
及びローパスフィルタ２１を介してパイロット信号のレ
ベルに比例した直流電圧Ｖｘを得るとともに、この直流
電圧Ｖｘを振幅とし、かつパイロット信号に同期した１
９ ＫＨｚの矩形波（デユーティ比５０％）を得、さ
らにこの矩形波を抵抗直列回路２２によって半周期ごと
に８段階のレベルに分圧するとともに各分圧された電圧
をアツプダウンカウンタ１０．ＢＯＤ／デシマル・デコ
ーダ１１及びアナログスイッチ入８６〜Ａ８フ等からな
る往復走査型のアナログマルチプレクサを介して順次択
一的に取り出すことにより、バイロフト信号の周波数を
基本波とし、かつ正弦波状エンベロープを有する階段波
を得、この階段波をローパスフィルタ１９で平滑するこ
とによりキャンセル信号用の正弦波を得るようにしたも
のであるから、従来回路のように経年変化や温度変化を
受は易いインダクタンス素子等が不要となり、長期にわ
たり安定した正弦波を何℃回路調整を要することなく得
ることができる。
及びローパスフィルタ２１を介してパイロット信号のレ
ベルに比例した直流電圧Ｖｘを得るとともに、この直流
電圧Ｖｘを振幅とし、かつパイロット信号に同期した１
９ ＫＨｚの矩形波（デユーティ比５０％）を得、さ
らにこの矩形波を抵抗直列回路２２によって半周期ごと
に８段階のレベルに分圧するとともに各分圧された電圧
をアツプダウンカウンタ１０．ＢＯＤ／デシマル・デコ
ーダ１１及びアナログスイッチ入８６〜Ａ８フ等からな
る往復走査型のアナログマルチプレクサを介して順次択
一的に取り出すことにより、バイロフト信号の周波数を
基本波とし、かつ正弦波状エンベロープを有する階段波
を得、この階段波をローパスフィルタ１９で平滑するこ
とによりキャンセル信号用の正弦波を得るようにしたも
のであるから、従来回路のように経年変化や温度変化を
受は易いインダクタンス素子等が不要となり、長期にわ
たり安定した正弦波を何℃回路調整を要することなく得
ることができる。
次に、第５図はこの発明に係るパイロット信号打消回路
の他の一例（以下、これを第２実施例という。
の他の一例（以下、これを第２実施例という。
）を示すブロック図である。尚、第５図において第２図
の第１実施例と同一構成の部分については同符号を付す
ことにより説明は省略する。
の第１実施例と同一構成の部分については同符号を付す
ことにより説明は省略する。
この実施例の特徴は、同期検波器１７の入力信号を加算
器２０の出力側から取るようにしたことにある。
器２０の出力側から取るようにしたことにある。
このようにすれば、ローパスフィルタ１９から出力され
るキャンセル信号のレベルは加算器２０の出力中に含ま
れるパイロット成分のレベルに応じて負帰還制御される
ことになり、これにより正確なパイロット信号打消動作
が行なわれることになる。
るキャンセル信号のレベルは加算器２０の出力中に含ま
れるパイロット成分のレベルに応じて負帰還制御される
ことになり、これにより正確なパイロット信号打消動作
が行なわれることになる。
次に、第６図はこの発明に係るパイロット信号打消回路
の他の一例（以下、これを第３実施例という。
の他の一例（以下、これを第３実施例という。
）を示すブロック図である。尚、第６図において第５図
に示す第２実施例と同一構成の部分については同符号を
付すことにより説明は省略する。
に示す第２実施例と同一構成の部分については同符号を
付すことにより説明は省略する。
この第３実施例の特徴は、パイロット打消部のみならず
ステレオ復調部についても抵抗直列回路２３と２組のア
ナログスイッチ群２４．２５とにより構成したことにあ
る。
ステレオ復調部についても抵抗直列回路２３と２組のア
ナログスイッチ群２４．２５とにより構成したことにあ
る。
すなわち、加算器２０においてパイロット信号を打消さ
れたコンポジット信号は抵抗直列回路２３の両端に印加
される。
れたコンポジット信号は抵抗直列回路２３の両端に印加
される。
抵抗直列回路２３を構成すす各抵抗Ｒ８〜Ｒ１４の値は
例えば第２表の如くに設定されているものとする。
例えば第２表の如くに設定されているものとする。
従って、抵抗直列回路２３の各接続点には任意の正弦波
の１周期を１４区間に等分割したときの各区間の電圧値
が出力されることになり、各アナログスイッチ群２４．
２５をＢＣＤ／デシマル・デ゛コーダ１１の＃０〜＃７
出力により、駆動すれば左側出力端子Ｌｏｕｔにはパイ
ロット信号に同期した１ ９ ＫＨｚの正弦波状階段波
Ｓ （ｔ）とコンポジット信号ｕ（ｔ）との積に相当す
る信号５（ｔ）ＸＶ（ｔ）が、また右側出力端子Ｒｏｕ
ｔには前記階段波Ｓ （ｔ）と１８０度の位相差を有す
る階段波５（ｔ）νπとコンポジット信号ｕ（ｔ）との
積に相当する信号Ｓ （ｔ）νπ・Ｖ（ｔ）に相当する
信号が出力され、かくしてステレオ復調動作が行なわれ
るのである。
の１周期を１４区間に等分割したときの各区間の電圧値
が出力されることになり、各アナログスイッチ群２４．
２５をＢＣＤ／デシマル・デ゛コーダ１１の＃０〜＃７
出力により、駆動すれば左側出力端子Ｌｏｕｔにはパイ
ロット信号に同期した１ ９ ＫＨｚの正弦波状階段波
Ｓ （ｔ）とコンポジット信号ｕ（ｔ）との積に相当す
る信号５（ｔ）ＸＶ（ｔ）が、また右側出力端子Ｒｏｕ
ｔには前記階段波Ｓ （ｔ）と１８０度の位相差を有す
る階段波５（ｔ）νπとコンポジット信号ｕ（ｔ）との
積に相当する信号Ｓ （ｔ）νπ・Ｖ（ｔ）に相当する
信号が出力され、かくしてステレオ復調動作が行なわれ
るのである。
このように、この第３実施例においてはステレオ復調回
路を全て直線性素子により構成しているため、従来のア
ナログ乗算器を使用した回路に比べて乗算動作における
直線性を著しく向上させることができる。
路を全て直線性素子により構成しているため、従来のア
ナログ乗算器を使用した回路に比べて乗算動作における
直線性を著しく向上させることができる。
以上の第１、第２及び第３実施例の説明でも明らかなよ
うに、この発明に係るパイロット信号打消回路は、パイ
ロット信号のレベルに比例した直流電圧を例えば抵抗分
圧回路によって複数のレベルに分圧するとともに、各分
圧された出力電圧をアナログマルチプレクサを介して順
次択一的に取り出すこと等によってパイロット信号の周
波数を基本波とし、かつ正弦波状エンベロープを有する
階段波をキャンセル信号用の正弦波としたものであるか
ら、キャンセル信号として正確な正弦波を得ることがで
きるとともに、従来の共振回路を利用したものとは異な
り長期にわたって回路調整の必要がない等の優れた特長
を有するものである。
うに、この発明に係るパイロット信号打消回路は、パイ
ロット信号のレベルに比例した直流電圧を例えば抵抗分
圧回路によって複数のレベルに分圧するとともに、各分
圧された出力電圧をアナログマルチプレクサを介して順
次択一的に取り出すこと等によってパイロット信号の周
波数を基本波とし、かつ正弦波状エンベロープを有する
階段波をキャンセル信号用の正弦波としたものであるか
ら、キャンセル信号として正確な正弦波を得ることがで
きるとともに、従来の共振回路を利用したものとは異な
り長期にわたって回路調整の必要がない等の優れた特長
を有するものである。
殊に、この発明では、階段波状の正弦波を得るに際して
、抵抗分圧回路の前段に極性反転回路を設けたため、パ
イロット信号の半周期毎に同一の抵抗分圧回路が利用さ
れることとなり、得られる階段波状正弦波は必ず正負対
称な波形となるほか、基準正弦波をピークツーピークに
対して一定数に分圧するについて、その半分の数の抵抗
器で足り、コストダウンに資する等の効果もある。
、抵抗分圧回路の前段に極性反転回路を設けたため、パ
イロット信号の半周期毎に同一の抵抗分圧回路が利用さ
れることとなり、得られる階段波状正弦波は必ず正負対
称な波形となるほか、基準正弦波をピークツーピークに
対して一定数に分圧するについて、その半分の数の抵抗
器で足り、コストダウンに資する等の効果もある。
第１図は従来のパイロット信号打消回路を示すブロック
図、第２図はこの発明に係るパイロット信号打消回路の
第１実施例を示すブロック図、第３図は同回路の各部の
信号状態を示す波形図、第４図は同回路の２８点におけ
る信号状態を示す波形図、第５図はこの発明の第２実施
例を示すブロック図、第６図は同第３実施例を示すブロ
ック図である。 ９・・・・・・電圧制御発振器、１０・・・・・・アッ
プダウンカウンタ、１１・・・・・・ＢＯＤ／デシマル
・デコーダ、１２・・・・・・ＲＳフリップフロップ、
１３・・・・・・Ｔフリツプフ田ノブ、１４・・・・・
・位相比較器、１５・・・・・・ローパスフィルタ、１
６・・・・・・反転増幅器、１７・・・・・・同期検波
器、１８・・・・・・Ｔフリップフロップ、１９・・・
・・・ローパスフィルタ、２０・・・・・・加算器、２
１・・・・・・ローパスフィルタ、２２，２３・・・・
・・抵抗直列回路、２４，２５・・・・・・アナログス
イッチ群、ＡＳｏ〜ＡＳ２．・・・・・・アナログスイ
ッチ。
図、第２図はこの発明に係るパイロット信号打消回路の
第１実施例を示すブロック図、第３図は同回路の各部の
信号状態を示す波形図、第４図は同回路の２８点におけ
る信号状態を示す波形図、第５図はこの発明の第２実施
例を示すブロック図、第６図は同第３実施例を示すブロ
ック図である。 ９・・・・・・電圧制御発振器、１０・・・・・・アッ
プダウンカウンタ、１１・・・・・・ＢＯＤ／デシマル
・デコーダ、１２・・・・・・ＲＳフリップフロップ、
１３・・・・・・Ｔフリツプフ田ノブ、１４・・・・・
・位相比較器、１５・・・・・・ローパスフィルタ、１
６・・・・・・反転増幅器、１７・・・・・・同期検波
器、１８・・・・・・Ｔフリップフロップ、１９・・・
・・・ローパスフィルタ、２０・・・・・・加算器、２
１・・・・・・ローパスフィルタ、２２，２３・・・・
・・抵抗直列回路、２４，２５・・・・・・アナログス
イッチ群、ＡＳｏ〜ＡＳ２．・・・・・・アナログスイ
ッチ。
Claims (1)
- 【特許請求の範囲】 １ コンポジット信号中のパイロット信号のレベルに比
例した直流電圧を出力するパイロットレベル検出回路と
； 前記パイロットレベル検出回路の出力電圧を、コンポジ
ット信号中のパイロット信号に同期してその半周期毎に
極性反転する極性反転回路と；前記極性反転回路の出力
電圧を、基準正弦波形の各時分割瞬時値に相当する複数
の電圧レベルに分圧する抵抗分圧回路と； 前記抵抗分圧回路の各分圧出力を、コンポジット信号中
のパイロット信号に同期して、その半周期毎に順次往復
操作して択一的に出力するアナログマルチプレクサとを
備え； 前記アナログマルチプレクサの出力波形をキャンセル信
号としてコンポジット信号に混入するように構成したこ
とを特徴とするパイロット信号打消回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55170101A JPS5920302B2 (ja) | 1980-12-01 | 1980-12-01 | パイロツト信号打消回路 |
| US06/324,604 US4403113A (en) | 1980-12-01 | 1981-11-24 | Circuit for cancelling sinusoidal pilot signal contained in composite signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55170101A JPS5920302B2 (ja) | 1980-12-01 | 1980-12-01 | パイロツト信号打消回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5792940A JPS5792940A (en) | 1982-06-09 |
| JPS5920302B2 true JPS5920302B2 (ja) | 1984-05-12 |
Family
ID=15898647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55170101A Expired JPS5920302B2 (ja) | 1980-12-01 | 1980-12-01 | パイロツト信号打消回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4403113A (ja) |
| JP (1) | JPS5920302B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3446078A1 (de) * | 1984-12-18 | 1986-06-19 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Fm-stereoempfaenger |
| US4926131A (en) * | 1987-06-25 | 1990-05-15 | Schlumberger Industries, Inc. | Triangle waveform generator for pulse-width amplitude multiplier |
| US4932058A (en) * | 1989-08-14 | 1990-06-05 | Delco Electronics Corporation | Pilot cancellation circuit |
| DE4041852C2 (de) * | 1990-12-24 | 1995-05-04 | Telefunken Microelectron | Integrierter Stereodekoder mit Schaltungsanordnung zur Erzeugung eines digitalen Schaltsignals |
| JPH05183341A (ja) * | 1992-01-06 | 1993-07-23 | Mitsubishi Electric Corp | 正弦波発生回路 |
| JP2003086700A (ja) * | 2001-09-14 | 2003-03-20 | Mitsubishi Electric Corp | 半導体装置 |
| US7375489B2 (en) * | 2002-10-07 | 2008-05-20 | Differential Power Llc | Apparatus for generating sine waves of electromotive force, rotary switch using the apparatus, and generators using the rotary switch |
| FR3036907B1 (fr) * | 2015-05-29 | 2017-07-14 | Sigfox | Procedes d’emission et de reception d’un signal de diffusion comportant un signal pilote et un signal d’information |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1691986A (en) * | 1922-03-30 | 1928-11-20 | American Telephone & Telegraph | Apparatus and method for generating pure sine waves of electromotive force |
| JPS5228208A (en) * | 1975-08-28 | 1977-03-03 | Nippon Gakki Seizo Kk | Fm multiplex stereo demodulator circuit |
| JPS593905B2 (ja) * | 1975-09-02 | 1984-01-26 | パイオニア株式会社 | Ｍｐｘ フクチヨウキノ パイロツトシンゴウジヨキヨソウチ |
| JPS52127103A (en) * | 1976-04-19 | 1977-10-25 | Pioneer Electronic Corp | Circuit for generating pilot cancel signal in mpx demodulator |
| JPS56116326A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Conversion circuit |
-
1980
- 1980-12-01 JP JP55170101A patent/JPS5920302B2/ja not_active Expired
-
1981
- 1981-11-24 US US06/324,604 patent/US4403113A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4403113A (en) | 1983-09-06 |
| JPS5792940A (en) | 1982-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005207B1 (ko) | 디지탈적으로 제어된 위상폐쇄루프장치 | |
| US4404430A (en) | FM Stereo demodulation circuit with voltage dividing and multiplexing techniques | |
| JPH0594783U (ja) | 光波測距装置 | |
| US4068181A (en) | Digital phase comparator | |
| KR940023208A (ko) | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 | |
| KR100709518B1 (ko) | 위상 동기 루프 회로 | |
| SE9402321D0 (sv) | Digital faskomparator | |
| US4184122A (en) | Digital phase comparison apparatus | |
| US4403113A (en) | Circuit for cancelling sinusoidal pilot signal contained in composite signal | |
| US4465982A (en) | Phase-locked loop with reduced frequency modulation | |
| JPS6098727A (ja) | 同期はずれ検出回路 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JP3506287B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| AU750763B2 (en) | Frequency synthesiser | |
| SU834597A1 (ru) | Компенсационный фазометр | |
| SU1415198A1 (ru) | Цифровой фазометр мгновенных значений | |
| JP2000244311A (ja) | クロック切替調整方法及び回路 | |
| SU1198643A1 (ru) | Авторегулятор резонансной настройки контура нулевой последовательности сети | |
| JPH05167440A (ja) | 同期外れ検出回路 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JPH0918339A (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| KR0150973B1 (ko) | 전압제어발진기의 발진주파수 제어장치 | |
| SU441680A1 (ru) | Устройство дл денодул ции частотноманипулированных сигналов при низком отношении несущей частоты к частоте манипул ции | |
| SU834937A1 (ru) | Умножитель частоты | |
| JPS6354823A (ja) | Ｐｌｌ回路 |