JPS592038B2

JPS592038B2 - 電子楽器

Info

Publication number: JPS592038B2
Application number: JP52082609A
Authority: JP
Inventors: 充美加藤; 幸二新美
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1977-07-12
Filing date: 1977-07-12
Publication date: 1984-01-17
Also published as: JPS5418720A; DE2830483C2; US4258602A; DE2830483A1

Description

【発明の詳細な説明】この発明は押下鍵に対応するアドレス信号で波形メモリ
の各アドレスに記憶されている楽音波形振幅値を順次読
み出し楽音を発生する波形読み出し方式電子楽器の改良
に関するものである。

従来の波形読み出し方式電子楽器ではあらかじめ定めら
れた楽音波形が波形メモリに記憶されており、この波形
を各鍵に対応するアドレス信号で読み出すようになつて
いる。従つて波形メモリから読み出される楽音波形の周
波数は各鍵毎に異なるがその波形形状（音色）は各鍵と
もにかよつたものになり、自然楽器の様に各鍵ごとに異
なる音色の楽音を発生する事は困難であつた。

この発明の目的は上記の従来の波形読み出し方式電子楽
器の欠点に鑑み、自然楽器の様に各鍵ごとに異なる音色
の楽音を発生する電子楽器を提供する事にある。

この発明の電子楽器は、所望の波形を記憶した少くとも
１つの波形メモリと、この波形メモリのアドレス信号を
一定速度の下で発生する読み出し回路と、この読み出し
回路を押下鍵に対応する一定周期でリセットするリセッ
ト信号発生回路とから構成されている。

以下添附の図面により更に詳細にこの発明について説明
する。

第１図はこの発明の第１の実施例を示すものであり、鍵
盤回路１の各出力線が周波数情報メモリ３の入力側にそ
れぞれ接続され、周波数情報メモリ３の出力側は累算器
５の入力側に接続されている。

累算器５のキャリー信号出力端子ｃはオア回路Ｔを介し
てカウンタ９のリセット端子Ｒに接続されており、また
累算器５にはクロックパルスφ１が入力され、カウンタ
９の入力端子Ａにはクロックパルスφ２が入力されてい
る。カウンタ９の出力側は波形メモリ１１のアドレス入
力側に接続されており、波形メモリ１１の出力側は乗算
器１３の第１の入力端子に接続されている。また、鍵盤
回路１はある鍵が押鍵されたことを示すキーオン信号Ｋ
ＯＮを出力する様に構成されており、その出力端子はエ
ンベロープ波形発生器１５の入力側に接続されていると
ともに、インバータＩＴ、オア回路Ｔを介してカウンタ
９のリセット端子Ｒに接続されている。エンベロープ波
形発生器１５の出力側は乗算器１３の第２の人力端子に
接続されており、乗算器１３の出力側はアンプ、スピー
カ等からなるサウンドシステム１９の入力側に接続され
ている。こゝで、鍵盤回路１は、鍵盤部においてある鍵
が押鍵されるとその押下鍵に対応する出力線に論理値”
１”を出力する様に構成されている。

また、鍵盤回路１には図示しない単音優先回路が内蔵さ
れており、この単音優先回路は同時に２以上の鍵が押鍵
された場合発音すべき音を１つに決定する機能を有して
いる。この単音優先回路としては例えば特願昭４９−１
０２６４０号（特開昭５１一２９９１８号）明細書中に
開示されたものを用いることができる。周波数情報メモ
リ３の各アドレスには各鍵の音高に比例した各周波数情
報（定数）Ｆが記憶されており、従つて高い音高の鍵に
対しては大きな数値の周波数情報Ｆが記憶され低い音高
の鍵に対しては小さな数値の周波数情報Ｆが記憶されて
いる。また波形メモリ１１には、例えば第２図Ａに示す
様な減衰波形ＤＷが記憶されている。エンベロープ波形
発生器１５はある鍵が押鍵されたことを示すキーオン信
号ＫＯＮを受けて、例えば第２図Ｂに示す様なパーカツ
シブエンベロープ状の音量制御用のエンベロープ波形Ｅ
Ｖを出力する様に構成されている。以上の構成を有する
この発明の第１の実施例の作用効果について次に説明す
る。

鍵盤部においてある鍵が押鍵されると鍵盤回路１の押下
鍵に対応する出力線に論理値”１１１が出力され、周波
数情報メモリ３はこの論理値１］１”を受けて押下鍵の
周波数に対応した周波数情報Ｆを読み出す。この周波数
情報Ｆは累算器５に人力され、累算器５はクロツクパル
スφ１のタイミングで順次この周波数情報Ｆを累算する
。そして累算器５における周波数累算値が累算器５の最
大累算数をこえるたびにキャリー信号ＣＲがキャリー信
号出力端子ｃから出力される。

前記した様に周波数情報メモリ３の各アドレスには高い
音高の鍵から低い音高の鍵にそれぞれ対応して順次高周
波数から低周波数の異なる周波数情報Ｆが記憶されてい
る。従つて、累算器５のキャリー信号出力端子ｃから出
力されるキャリー信号ＣＲの周期Ｔは周波数情報メモリ
３から読み出される周波数情報Ｆに比例したものになり
、結局キャリー信号ＣＲの周期は各鍵の音高に比例した
値になる。従つて、高い音高の鍵が押鍵されるとキャリ
ー信号ＣＲの周期Ｔは短く、低い音高の鍵が押鍵される
とキャリー信号ＣＲの周期Ｔは長いのである。以上の説
明から明らかな様にある鍵が押鍵されると押下鍵の音高
に対応した一定周期Ｔゼ累算器５のキャリー信号出力端
子ｃからキャリー信号ＣＲが出力され、このキャリー信
号ＣＲがリセツト信号としてオア回路７を介してカウン
タ９に人力される。

他方、ある鍵が押鍵されると押鍵と同時にカウンタ９が
クロツクパルスφ２の計数を１１１１１から開始し、そ
の計数値をアドレス信号として順次波形メモリ１１に入
力する。

従つて、波形メモリ１１はこのアドレス信号を受けて第
２図Ａに示す波形ＤＷを波形信号ＭＷとして順次出力し
始める。この状態で累算器５がその累算可能な最大値を
超えて累算すると前記した様にキャリー信号出力端子ｃ
からキャリー信号ＣＲが出力される。カウンタ９はこの
キャリー信号ＣＲをりセツト信号として受けその内容を
零にりセツトし、再びクロツクパルスφ２の計数を計数
値゛１”Ｉから開始する。前記した様にこの計数値が波
形メモリ１１にアドレス信号として人力されるため、こ
の時点で波形メモ１川１から出力される波形信号ＭＷは
再び第２図Ａに示す波形の立上り部分（Ｐ点）にもどり
、続いて第２図Ａの波形ＤＷが再び出力される。従つて
、波形メモリ１１から出力される波形信号ＭＷは第３図
Ａ，Ｂに示す様に一定波形の繰返しとなり、その周期Ｔ
は累算器５のキャリー信号出力端子ｃから出力されるキ
ャリー信号ＣＲの周期Ｔに等しくなる。従つて、高い音
高の鍵が押鍵されてキャリー信号ＣＲの発生周期Ｔが短
い場合には第３図Ａに示す様に第２図Ａに示す減衰波形
ＤＷのうち大振幅部たけの波形形状が波形メモ１月１か
ら出力され、低い音高の鍵が押鍵されてキャリー信号の
発生周期Ｔが短い場合には第３図Ｂに示す様に第２図Ａ
に示す減衰波形ＤＷのうち小振幅部をも含んだ波形が波
形メモリ１１から出力される。

この様にして形成された楽音波形ＭＷにエンベロープ波
形発生器１５から出力される音量制御用のエンベロープ
波形ＥＶが乗算器１３で乗算され、その後サウンドシス
テム１９に入力されて楽音が発生される。

なお、カウンタ９のりセツト端子Ｒには鍵盤回路１から
のキーオン信号ＫＯＮがインバータ１７、オア回路７を
介して加えられており、非押鍵時には反転キーオン信号
ＫＯＮによりカウンタ９がりセツト状態となつている。

以上の説明から明らかな様にこの発明の第１の実施例に
よれば、波形メモｌ月１に記憶された減衰波形ＤＷを一
定速度（クロツクパルスφ２の速度）の下に押下鍵に対
応する周期Ｔで読み出し楽音波形ＭＷを形成するように
したため各鍵毎に異なる波形形状（音色）の楽音波形が
形成される。

第４図に示すのはこの発明の第２の実施例であり、第１
図に示した第１の実施例と同一部分は同一符号を付して
その説明を省略する。第４図において、累算器５のキャ
リー信号出力端子ｃが一方においてＴ型フリツプ・フロ
ツプ２１の入力側に接続されており他方においてアンド
回路２２，２３の入力側にそれぞれ接続されている。フ
リツプ・フロツプ２１の出力端子Ｑはアンド回路２２の
入力側に接続されており、アンド回路２２の出力側はカ
ウンタ２４のりセツト端子Ｒに接続されている。フリツ
プ・フロツプ２１の出力端子σはアンド回路２３の入力
側に接続されており、アンド回路２３の出力側はカウン
タ２５のりセツト端子Ｒに接続されている。カウンタ２
４の出力側は波形メモリ２６のアドレス入力側に接続さ
れており、波形メモリ２６の出力側は加算器３２の第１
の入力端子に接続されている。

同様にカウンタ２５の出力側は波形メモリ２７のアドレ
ス入力側に接続されており、波形メモリ２７の出力側は
加算器３２の第２の入力端子に接続されている。加算器
３２の出力側は乗算器１３の入力側に接続されている。
更に、クロツクパルスφ２が一方においてアンド回路２
８の入力側に接続され他方においてアンド回路２９の入
力側に接続されている。アンド回路２８の出力側はカウ
ンタ２４の入力端子Ａに接続され、アンド回路２９の出
力側はカウンタ２５の入力端子Ａに接続されている。更
にカウンタ２４の出力端子Ｂはインバータ３０を介して
アンド回路２８の人力側に接続され、同様にカウンタ２
５の出力端子Ｂはインバータ３１を介してアンド回路２
９の入力側に接続されている。こｋで、カウンタ２４，
２５の出力端子Ｂはカウンタ２４，２５がその計数可能
な最大値を計数してその内容が全で゜１゜゛になつたと
き論理値１１１１を出力する機能を有している。また、
波形メモリ２６，２７には第２図Ａに示す減衰波形ＤＷ
が記憶されている。以上の構成を有するこの発明の第２
の実施例について次に説明する。

鍵盤部においてある鍵が押鍵されると、前記した第１の
実施例の場合と全く同様の動作によつて累算器５から押
下鍵の音高に対応した周期Ｔでキャリー信号ＣＲが出力
される。各鍵の音高に対応する周期Ｔで出力されるキャ
リー信号ＣＲを受けて、フリツプ・フロツプ２１とアン
ド回路２２，２３は次の様に作動する。第１のキャリー
信号ＣＲが出力されるとフリツプ・フロツプ２１はこの
キャリー信号ＣＲを受けて出力端子Ｑから論理値１１１
１を、出力端子Ｑから論理値”１０゛をそれぞれ出力す
る。このときアンド回路２２はフリツプ・フロツプ２１
の出力端子Ｑからの論理値１１１”と累算器５のキャリ
ー信号出力端子ｃからのキャリー信号ＣＲによりそのア
ンド条件が成立し論理値１１１１１を出力する。他方ア
ンド回路２３は、フリツプ・フロツプ２１の出力端子Ｑ
からの論理値１ｉ０１１と累算器５のキャリー信号出力
端子ｃからのキャリー信号ＣＲを受けるがこの場合には
アンド条件は成立せず、論理値１１０”を出力する。次
に第２のキャリー信号ＣＲが累算器５から出力されると
フリツプ・フロツプ２１はこの第２のキャリー信号を受
けて反転し出力端子Ｑから論理値゛Ｏ”を、出力端子Ｏ
から論理値゛１”をそれぞれ出力する。

このときアンド回路２２はフリツプ・フロツプ２１の出
力端子Ｑからの論理値１０１１と累算器５からのキャリ
ー信号ＣＲを受けるが、この場合にはアンド条件は成立
せず論理値１０１ゞを出力する。アンド回路２３はフリ
ツプ・フロツプ２１の出力端子ｑからの論理値゛１゛と
累算器５からのキャリー信号ＣＲを受け、この場合には
アンド条件が成立して論理値″゛１゛ゞを出力する。以
上の動作が新たなキャリー信号ＣＲが出力されるたびに
繰り返えされ、従つてアンド回路２２，２３は累算器５
から周期Ｔで出力されるキャリー信号ＣＲを受けて交互
に周期２Ｔで論理値１１１１５を出力し、これがりセツ
ト信号としてカウンタ２４，２５にそれぞれ入力される
。カウンタ２４に対するアンド回路２８、インバータ３
０及びカウンタ２５に対するアンド回路２９、インバー
タ３１の動作について説明する。

今、カウンタ２４，２５がその計数可能な最大値をすで
に計数しており、カウンタ３１，３２の内容が全て１１
「Ｉの状態にあるとする。このとき、各カウンタ２４，
２５の出力端子Ｂからそれぞれ論理値゜゜１”が出力さ
れ、これがインバータ３０，３１で論理値１１０１）に
反転されてそれぞれアンド回路２８，２９に入力される
。従つて、カウンタ２４，２５がその計数可能な最大値
をすでに計数しているときにはアンド回路２８，２９に
おいてそれぞれアンド条件が成立せず、クロツクパルス
φ２はカウンタ２４，２５に入力されない。従つて、カ
ウンタ２４，２５はその内容が全て１１１１１の状態に
保持される。カウンタ２４，２５の計数値がその計数可
能な最大値に達してない場合には、出力端子Ｂから論理
値゛０゛が出力される。

この論理値”０”１はインバータ３０，３１によつて論
理値”１゜１に反転されて、それぞれアンド回路２８，
２９に入力される。従つてアンド回路２８，２９におい
てそれぞれアンド条件が成立するため、この場合にはク
ロツクパルスφ２がカウンタ２４，２５に入力され、カ
ウンタ２４，２５はクロツクパルスφ２の計数を行う。
次に以上に記載した各部分の動作にもとずいてこの第２
の実施例の作用効果について説明する。

カウンタ２４，２５は、非押鍵時に常時発生されている
クロツクパルスφ２をその計数可能な最大値まで計数す
るため、非押鍵時においてカウンタ２４，２５の内容は
全で１１１の状態に保持されている。また、以下の説明
ではキャリー信号ＣＲの２倍の周期２Ｔは第２図Ａに示
す減衰波形ＤＷの一波長よりも長いものとして説明する
が、この発明はこれに限定されるものではなくキャリー
信号ＣＲの２倍の周期２Ｔは減衰波形ＤＷの一波長より
も短くてもさしつかえない。今、ある鍵が押鍵され゛て
第１のキャリー信号ＣＲが累算器５から出力されアンド
回路２２から論理値”１゜゜（りセツト信号）が出力さ
れると、カウンタ２４はこの論理値１１１１（りセツト
信号）を受けてその内容をりセツトする。

従つて、カウンタ２４の出力端子Ｂからは論理値“０１
が新たに出力され、従つてアンド回路２８のアンド条件
が成立しクロツクパルスφ２がカウンタ２４の端子Ａに
入力され始める。これによつてカウンタ２４はクロツク
パルスφ２の計数を開始し、この計数値をアドレス信号
とレで波形メモリ２６に出力する。波形メモリ２６はこ
のアドレス信号を受けて第２図Ａに示す波形ＤＷを順次
出力する。カウンタ２４がその計数可能な最大値を計数
して波形メモリ２６が第２図Ａに示す波形を完全に出力
しカウンタ２４の内容が全て１１１１１の状態になると
、カウンタ２４の出力端子Ｂから論理値゜１「１が出力
される。従つて、前記した様にアンド回路２８において
アンド条件が成立しなくなり、クロツクパルスφ２はカ
ウンタ２４に入力されなくなる。従つて、カウンタ２４
はその内容が全て゜）１１！の状態に保持される。この
状態はアンド回路２２を介して論理値”１１１が再びカ
ウンタ２４のりセツト端子Ｒに入力され、カウンタ２４
がりセツトされるまで続く。

前記した様に、累算器５のキャリー信号出力端子ｃから
周期Ｔで順次出力されるキャリー信号ＣＲはフリツプ・
フロツプ２１の動作によつてアンド回路２２，２３から
交互に出力され、カウンタ２４，２５のそれぞれのりセ
ツト端子Ｒに交互に入力される。従つて、カウンタ２４
の内容が全て１１１１ｉに保たれる状態は、第３のキャ
リー信号ＣＲが累算器５のキャリー信号出力端子ｃから
出力されて、これがアンド回路２２を介してカウンタ２
４のりセツト端子Ｒに再び人力されるまで続く。次に第
２のキャリー信号ＣＲが累算器５から出力されアンド回
路２２から論理値”１１１１（リセツト信号）が出力さ
れると、前記した場合と全く同様の動作がカウンタ２５
、アンド回路２９に生じカウンタ２５がクロツクパルス
φ２の計数を開始する。

また波形メモリ２７はカウンタ２５の計数値をアドレス
信号として受け、第２図Ａに示す波形ＤＷを出力する。
そして、カウンタ２５がその計数可能な最大値を計数し
て波形メモリ２７が第２図Ａに示す波形ＤＷを完全に出
力しカウンタ２５の内容が全て１１１１１の状態になる
と、前記の場合と全く同様に、カウンタ２５の出力端子
Ｂから論理値１１１１１が出力されアンド回路２９のア
ンド条件が成立しなくなり、クロツクパルスφ２がカウ
ンタ２５に入力されなくなる。従つて、カウンタ２５は
その内容が全て１１１ｆｆの状態に保持される。この状
態はアンド回路２３を介して論理値８１保が再びカウン
タ２５のりセツト端子Ｒに入力され、カウンタ２５がり
セツトされるまで続く。

前記した様に、累算器５のキャリー信号出力端子から周
期Ｔで順次出力されるキャリー信号ＣＲはフリツプ・フ
ロツプ２１の動作によつてアンド回路２２，２３から交
互に出力され、カウンタ２４，２５のそれぞれのりセツ
ト端子Ｒに交互に入力される。従つて、カウンタ２４の
内容が全て１１１１１に保たれる状態は、第４のキャリ
ー信号ＣＲが累算器５のキャリー信号出力端子ｃから出
力されて、これがアンド回路２３を介してカウンタ２５
のリセツト端子Ｒに再び入力されるまで続く。従つて、
波形メモリ２６，２７からは第５図に示すタイミングで
互いにキャリー信号ＣＲの周期Ｔの位相差を有する波形
が出力され、それぞれの波形はキャリー信号ＣＲの２倍
の周期２Ｔで順次出力される。

前記した様に累算器５のキャリー信号出力端子ｃから出
力されるキャリー信号ＣＲの周期Ｔは押下鍵の音高に比
例するため、高い音高の鍵が押鍵された場合にはその周
期Ｔは短く第６図Ａに示す様に波形メモリ２６と波形メ
モリ２７から互いに重複する部分の多い波形が出力され
る。

逆に低い音高の鍵が押鍵された場合には、その周期Ｔは
長く第６図Ｂに示す様に波形メモリ２６と波形メモリ２
７とから互いに重複する部分の少ない２つの波形が出力
される。従つて、この第２の実施例によれば押下鍵に対
応する周期Ｔで出力されるキャリー信号ＣＲにより、波
形メモリ２６，２７から周期２Ｔで順次波形が出力され
る。

この２つの波形は互いに周期Ｔの位相差を有しており、
この２つの波形が加算器３２で加算されて楽音波形が形
成される。従つて押下鍵ごとに異なる波形形状の楽音波
形が形成される。こうして得られた楽音波形は乗算器１
３において、押鍵と同時に鍵盤回路１から出力されるキ
ーオン信号ＫＯＮを受けてエンベロープ波形発生器１５
から出力されるエンベロープ波形ＥＶと乗算される。

こうして楽音波形に適宜の音量エンベロープを付与した
後サウンドシステム１９から発音される。尚、この第２
の実施例において累算器５のキャリー信号出力端子ｃと
アンド回路２３，２４を結ぶ導線のｚ点に、適当な遅延
素子を挿設することが望ましい。

その理由は次の様なものである。遅延素子をｚ点に挿設
しない場合には、アンド回路２２，２３に入力される２
つの信号（１つはキャリー信号ＣＲｌ他の一つはフリツ
プ・゛フロツプ２１の出力信号）のうちフリツプ・フロ
ツプ２１の出力信号はキャリー信号ＣＲに対してフリツ
プ・フロツプ２１の動作時間分だけ遅れてアンド回路２
２，２３に入力される。即ち、７リツプ・フロツプ２１
がキャリー信号ＣＲを受けて作動するため、この様な時
間遅れが生じるのである。この様な時間遅れが生じると
アンド回路２２，２３に誤動作が生じ、これまで詳細に
記述した論理動作が正確に行われない事態が生じる。従
つて、キャリー信号出力端子ｃとアンド回路２２，２３
を結ぶ導線のＺ点にフリツプ・フロツプ２１の動作時間
分に相当する時間だけ入力信号を遅延させる遅延素子を
設けることによつて、アンド回路２２，２３に入力され
る２つの入力信号のタイミングを調整して、アンド回路
２２，２３の誤動作を防止するのである。更に、以上の
説明では波形メモリ２６と波形メモリ２７の両者に第２
図Ａに示す減衰波形ＤＷが記憶されているものとして説
明したが、この発明はこれに限定されるものではなく波
形メモリ２６と波形メモリ２７に互いに異なる波形形状
の波形を記憶させても良い。

更に、この第２の実施例では、押鍵後累算器５が第１の
キャリー信号ＣＲを出力するまで楽音波形は形成されな
いが、押鍵と同時に楽音波形を発生するように、例えば
アンド回路２３とカウンタ２５の間にオア回路を挿設し
、鍵盤回路１から出力されるキーオン信号ＫＯＮをイン
バータを介して上記オア回路の入力側に接続しても良い
。

（第１図のインバータ１７及びオア回路７に相当する。
）第７図に示すのはこの発明の第３の実施例であり、第
１図と第４図に示した第１、第２の実施例と同一部分は
同一符号を付してその説明を省略する。前記した第２の
実施例では２つの波形メモリを使用したため電子楽器の
規模が大きくなつたが、この第３の実施例は１つの波形
メモリを時分割で用いることによつて第２の実施例の電
子楽器の規模の縮少を図るものである。第７図において
、周波数情報メモリ３の出力側は、一方においてセレク
タ４３の第１の入力端子Ｘに接続され、他方において比
較器４１の第１の入力端子Ｘ″に接続されている。

セレクタ４３の選択指令端子Ｓには第６図に示すクロツ
クパルスφＣが人力されている。カウンタ４２には同じ
く第６図に示すクロツクパルスφｔがその計数入力側に
入力されており、カウンタ４２の出力側はセレクタ４３
の第２の入力端子Ｙと比較器４１の第２の入力端子Ｙ７
に接続されている。セレクタ４３の出力側は累算器４４
の入力側に接続されており、累算器４４の累算指令端子
Ａには第６図に示すクロツクパルスφｔが入力されてお
り、更に累算器４４のクリア端子ＣＬにはクロツクパル
スφｅが入力されている。累算器４４の出力側は波形メ
モリ４５の人力側に接続されており、累算器４４のキャ
リー信号出力端子ｃはＲＳ型フリツプ゜フロツプ４６の
セツト端子Ｓに接続されている。フリツプ・フロツプ４
６のりセツト端子Ｒにはクロツクパルスφｔが入力され
ている。波形メモリ４５の出力側はゲート４７の人力側
に接続されており、フリツプ・フロツプ４６の出力端子
Ｑはゲート４７のゲート開閉制御端子Ｇに接続されてい
る。ゲート４７の出力側は、累算器４８の入力側に接続
されており、累算器４８のクリア端子ＣＬには、クロツ
クパルスφｔが入力され、更に累算器４８の累算指令端
子Ａには、第６図に示すクロツクパルスφｔが入力され
ている。累算器４８の出力側はラツチ４９の入力側に接
続され、ラツチ４９のラツチ指令端子Ｌには第６図に示
すクロツクパルスφｔが入力されている。ラツチ４９の
出力側は乗算器１３の入力側に接続されている。ここで
比較器４１は入力端子Ｘ′に入力される周波数情報Ｆと
入力端子Ｙ′に入力されるからカウンタ４２の計数値Ｎ
とを比較し、条件（イ），周波数情報Ｆ）≦計数値Ｎ）
の場合に限つて論理値”１゜″を出力する様に形成され
ている。

また累算器４４は累算指令端子Ａに入力されているクロ
ツクパルスφＣのタイミングで入力信号を累算し、クリ
ア端子ＣＬにクロツクパルスφが入力されるとその内容
をクリアする様に形成されている。更に、この累算器４
４はその累算値Ｋ１が波形メモリ４５の最終番地以上の
値になると、キャリー信号出力端子ｃからキャリー信号
ＣＲを出力する様に形成されている。累算器４８は累算
指令端子Ａに入力されているクロツクパルスφ／３のタ
イミングで入力信号を累算し、クリア端子ＣＬにクロッ
クパルスφｔが入力されるとその内容をクリアする様に
形成されている。更にセレクタ４３はその選択指令端子
Ｓに論理値１１１が入力されると入力端子Ｙに入力され
ている信号を通過させ入力端子Ｘに入力されている信号
を遮断し、逆に選択指令端子Ｓに論理値”１０゛が入力
されると入力端子Ｘに入力されている信号を通過させ入
力端子Ｙに入力されている信号を遮断する様に形成され
ている。ゲート４７はゲート開閉制御端子Ｇに論理値１
１１１１が人力されるとゲートを閉じる様に形成されて
いる。

また波形メモリ４５には第２図Ａに示す様な減衰波形Ｄ
Ｗが記憶されている。以上の構成を有するこの発明の作
用効果について、第８図に示すクロツクパルスφ１１〜
φｔの時刻Ｔ１〜Ｔ６に従つて順次説明する。

鍵盤部においてある鍵が押鍵されると、第１、第２の実
施例の場合と同様に鍵盤回路１の押下鍵に対応する出力
線に論理値１１１１１が出力され、周波数情報メモリ３
は、この論理値”１１”ｌを受けて押下鍵の周波数に対
応した周波数情報Ｆを読み出す。

これと同時に図示しないクロツクパルス発生器が第６図
に示すクロツクパルスφＣ〜φ７５を出力し始める。時
刻Ｔ１において、周波数情報Ｆは一方においてセレクタ
４３の入力端子Ｘに他方において比較器４１の入力端子
Ｘ７にそれぞれ入力される。

また、時刻Ｔ１では、クロツクパルスφｔはまだ論理値
１５１”ｌを出力しておらず論理値゛０１１を出力して
いるため、カウンタ４２はその計数動作を開始しておら
ず、その計数値ＮはＯになつている。従つて、セレクタ
４３の第２の入力端子Ｙと比較器４１の第２の入力端子
Ｙ′にそれぞれ計数値Ｎ＝０が入力される。比較器４１
の２つの入力端子Ｘ″，Ｙ′には、それぞれ周波数情報
Ｆとカウンタ４２の計数値Ｎ（−０）が人力されるが、
周波数情報Ｆと計数値Ｎとは（周波数情報Ｆ）〉（計数
値Ｎ一０）の関係にあるため前記した条件（イ）が成立
せず、比較器４１は論理値″゛０”を出力する。従つて
、カウンタ４２の計数動作には何等影響を与えない。セ
レクタ４３の第１、第２の人力端子Ｘ，Ｙにも周波数情
報Ｆと計数値Ｎ＝０とがそれぞれ入力されるが、セレク
タ４３の選択指令端子Ｓに入力されているクロツクパル
スφ′１は時刻Ｔ１において論理値１１１１１であるた
め、セレクタ４３は入力端子Ｙを導通させ、入力端子Ｙ
を遮断する。従つて、計数値Ｎ＝０がセレクタ４３を介
して累算器４４に人力される。累算器４４の累算指令端
子Ａに入力されているクロツクパルスφつは時刻Ｔ１に
おいて論理値”１”を出力するため、累算器４４に入力
されている計数値Ｎ＝Ｏが累算される。従つて累算器４
４から出力される累算値Ｋ１は計数値Ｎ−０に等しくな
る。この累算値Ｋ１＝０が波形メモリ４５のアドレス入
力側に入力されるため、波形メモリ４５からそのＯ番地
に記憶されている波形振幅値Ｐ。が読み出される。この
読み出される波形振幅値は第９図に示すＰ。点に相当す
る。この波形振幅値Ｐ。はゲート４７を介して累算器４
８に入力される。ゲート４７及びフリツプ・フロツプ４
６の動作については後に詳説する。時刻Ｔ２になると、
累算器４８の累算指令端子Ａに入力されているクロツク
パルスφｔが論理値１］１１］を出力するため、累算器
４８は、波形振幅値Ｐ。を累積する。これと同時に、セ
レクタ４３の選択指令端子Ｓに人力されているクロツク
パルスφ″１が論理値”１０１１を出力するため、セレ
クタ４３は入力端子Ｘを導通させ入力端子Ｙを遮断させ
る。従つて、入力端子Ｘに人力されている周波数情報Ｆ
がセレクタ４３を介して新たに累算器４４に入力される
。時刻Ｔ３になると累算器４４の累算指令端子Ａに入力
されているクロツクパルスφｔが論理値゛１１１１を出
力するため周波数情報Ｆが累算器４４で累算される。

この時累算器４４が出力する累算値Ｋ１は一般にはＫ１
＝Ｆ＋Ｎとなるが、時刻Ｔ１で累算器４４に累算された
計数値Ｎｉ）′−０であるため、この時刻Ｔ３における
累算値Ｋ１は周波数情報Ｆに等しくなる。この累算値Ｋ
１（＝Ｆ）が波形メモリ４５のアドレス入力側に読み出
しアドレス信号として入力され、波形メモリ４５からＫ
１（＝Ｆ）番地に記憶されている波形振幅値Ｐ／ｏが読
み出される。この場合、読み出される波形振幅値Ｐ′ｏ
は第９図に示すＰ′ｏ点に相当する。この波形振幅値Ｐ
″ｏがゲート４７を介して累算器４８に入力される。時
刻Ｔ４になると、累算器４８の累算指令端子Ａに入力さ
れているクロツクパルスφｔが論理値”１“を出力する
ため、波形振幅値Ｐ／ｏが新たに累算される。

従つて、時刻Ｔ４における累算器４８の累算値Ｋ２は第
９図のＰ。点とＰ７Ｏ点の波形振幅値を加算した値（Ｐ
Ｏ＋ＰＩＯ）となり、この累算値Ｋ２（＝ＰＯ＋Ｐ′ｏ
）がラツチ４９に入力される。時刻Ｔ５において、ラツ
チ４９のラツチ指令端子Ｌに入力されているクロツクパ
ルスφ５が論理値１１１１１を出力するため、ラツチ４
９は累算器４８から出力されている累算値Ｋ２（＝ＰＯ
＋Ｐ′ｏ）をラツチし乗算器１３に出力する。

時刻Ｔ６になると、クロツクパルスφが論理値１１１１
を出力するため、カウンタ４２はこのクロツクパルスφ
ｔを計数してその計数値ＮをＯから１に変化させる。

更に、累算器４４，４８のりセツト端子Ｒにはクロツク
パルスφが入力されているため、累算器４４，４８もこ
の時点でりセツトされる。以上の説明から明らかな様に
、押鍵と同時に出力されるクロツクパルスφ！１〜φ／
５の初めの１サイクルの発生（カウンタ４２の計数値Ｎ
−０）で波形メモリ４５のＯ番地とＦ番地にそれぞれ記
憶されている波形振幅値Ｐ。

，Ｐ／ｏが時分割で読み出され、この両波形振幅値Ｐ。
，Ｐ′ｏを累算器４８で累算しラツチ４９でラツチする
ことにより、第９図に示す楽音波形ＭＷの第１のサンプ
ル点（ＰＯ＋ＰｌＯ）が形成された。また、この第１の
サンプル点（ＰＯ＋ＰＩＯ）の形成と同時にカウンタ４
２がクロツクパルスφを計数するため、その計数値Ｎが
Ｏから１に変化した。更に、第２回目のクロツクパルス
φＣ〜φｔの発生によつて、以上に詳細に記述した第１
回目のクロツクパルスφ／１〜φｔの発生の場合と全く
同様の動作が行われ、今度はカウンタ４２の計数値Ｎが
１になつているため、時刻Ｔ１で波形メモリ４５の１番
地に記憶されている波形振幅値Ｐ１が読み出され、時刻
Ｔ２で累算器４８に累算され、同じように時刻Ｔ２で波
形メモリ４５の（Ｆ＋１）番地に記憶されている波形振
幅値Ｐ７ｌが読み出され時刻Ｔ４で累算器４８に累算さ
れる。

従つて、第２回目のクロツクパルスφ′１〜φ′５の発
生によつて波形振幅値（Ｐ１＋Ｐ′１）が累算器４８の
累算値Ｋ２としてラツチ４９に入力され、第９図に示す
楽音波形ＭＷの第２のサンプル点（Ｐ１＋Ｐ／１）が形
成される。この第２のサンプル点（Ｐ１＋ＰＩｌ）の形
成と同時にカウンタ４２がクロツクパルスφｆの計数を
行うためその計数値が１から２に変化する。以下同様の
動作がくり返し行われる。次の表（１）に、カウンタ４
２の計数値ＮがＮ＝ｎ（ｎ−０、１、２・・・・・・Ｆ
）の場合の時刻Ｔ１〜Ｔ６における各部分の作動状態を
示す。

以上の説明から明らかな様に、クロツクパルスφ′１〜
φの発生のくり返しによつて第９図に示す楽音波形ＭＷ
のサンプル点（Ｐｎ＋Ｐ′ｎ）（ｎ＝０、１、２・・・
・・゜Ｆ）がラツチ４９から次々と出力され、楽音波形
ＭＷが形成されるのである。

なお、カウンタ４２は、周波数情報メモリ３から出力さ
れる周波数情報Ｆにその計数値Ｎが等しくなると比較器
４１で（周波数情報Ｆ）≦（計数値Ｎ）という前記した
条件（イ）が成立するため比較器４１から論理値゛１”
が出力され、これを受けてりセツトされる様に形成され
そいる。りセツトされたカウンタ４２は新たに計数値Ｎ
−０から再びその計数動作を行うため、これにより次の
周期の楽音波形ＭＷが形成される。従つて第９図に示す
様に楽音波形ＭＷの１サイクルの周期は押下鍵に対応し
て出力される周波数情報Ｆに等しくなる。更に、フリツ
プ・フロツプ４６とゲート４７は、累算器４４の累算値
Ｋ１が波形メモリ４５の最終番地をこえる場合、波形メ
モリ４５から読み出される値が累算器４８に供給される
のを阻止する役目を有している。

即ち、累算器４４の累算値Ｋ１が波形メモリ４５の最終
番地以上の値になると、累算器４４のキャリー信号出力
端子ｃからキャリー信号ＣＲが出力され、これがフリツ
プ・フロツプ４６のセツト端子Ｓに入力される。従つて
、フリツプ・フロツプ４６の出力端子Ｑは論理値１）０
１１から論理値１１１１１に反転し、これによつてゲー
ト４７のゲート開閉制御端子Ｇに論理値゛１１゛が入力
される。従つて、このときゲート４７は遮断され、波形
メモリ４５の出力値は累算器４８に供給されない。これ
によつて、第９図に示す様に進んだ位相の側の波形（ｐ
′ｒ１の側の波形）が点ｆで完全に消滅するのである。
また遅れた位相の側の波形（Ｐｎの側の波形）は、この
とき累算器４４の累算値Ｋ１が波形メモリ４５の最終番
地をこえていないためその波形発生に関し何等影響を受
けないことは言うまでもない。この様にして形成された
楽音波形ＭＷにエンベロープ波形発生器１５から出力さ
れる音量制御用のエンベロープ波形ＥＶが乗算器１３で
、乗算され、その後サウンドシステム１９に入力されて
楽音が発生される。

以上の説明から明らかな様に、この発明の第３の実施例
によれば、１つの波形メモリ４５を時分割で用いたため
、第２の実施例と同じ機能を有する電子楽器を小規模に
形成することができ、電子楽器のコストの値下が期待で
きる。

以上の説明から明らかな様に、この発明によれば自然楽
器の様に押鍵ごとに異なる音色を発生することができ、
また管楽器の様に、固定のフイルタ装置（例えばラツパ
）に楽音周波数に対応した５駆動パルス（演奏者の口び
るの振動）を印加することにより発生されるような楽音
をシユミレートすることもでき、電子楽音の性能が著し
く向上する。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を示すプロツク線図、
第２図Ａは波形メモリに記憶されている波形の一例を示
す波形図、第２図Ｂはエンベロープ波形の一例を示す波
形図、第３図Ａ，Ｂはそれぞれ第１の実施例において波
形メモリから出力される波形信号の一例を示す波形図、
第４図はこの発明の第２の実施例を示すプロツク線図、
第５図は第２の実施例の作動状態を示すタイミングチヤ
ート、第６図Ａ，Ｂはそれぞれ第２実施例の２つの波形
メモリから出力される波形信号の一例を示す波形図、第
７図はこの発明の第３の実施例を示すプロツク線図、第
８図は第７図に示す第３の実施例で用いるクロツクパル
スを示すタイミングチヤート、第９図は第３の実施態様
で出力される楽音波形の一例を示す波形図である。１・・・・・・鍵盤回路、３・・・・・・周波数情報メ
モリ、５，４４，４８・・・・・・累算器、１３・・・
・・・乗算器、１９・・・・・・サウンドシステム、１
３，３１，３２，４２・・・・・・カウンタ、１１，２
６，２７，４５・・・・・・波形メモ】八２２，２３，
２８，２９・・・・・・アンド回路、１７，３０，３１
・・・・・・インバータ、３２・・・・・・加算器、２
１・・・・・・Ｔ型フリツプ・フロツプ、φ１φ２，φ
′１〜φ′５・・・・・・クロツクパルス、４１・・・
・・・比較器、４３・・・・・・セレクタ、４６・・・
・・・ＲＳ型フリツプ・フロツプ、４７・・・・・・ゲ
ート、４９・・・・・・ラツチ。

Claims

【特許請求の範囲】

１所望の波形を記憶した少くとも１つの波形メモリと
；この波形メモリのアドレス信号を一定速度の下に出力
する読み出し回路と；この読み出し回路をリセットする
ためのリセット信号を押下鍵に対応する周期で出力する
リセット信号発生回路とを有してなる電子楽器。