JPS5866996A - 電子楽器の変調信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は電子楽器におけるビブラート等の変調信号発
生装置に関する。

ビブラートのための変調信号をディジタルで発生するよ
うにした電子楽器の従来技術としては、特開昭５３−１
０６０２３号公報に開示されたものがある。そこに示さ
れたような従来の変調信号発生装置では、電圧制御型発
振器（以下ＶＣＯという）によって周波数可変のクロッ
クパルスを発振し、このクロックパルスによってカウン
タの内容を１づつカウントアツプもしくはダウンし、こ
のカウンタの出力にもとづきディジタルの変調信号を形
成するようにしている。そこにおいて、ビブラート周波
数はＶＣＯの発振周波数を可変調整することにより制御
される。また、ビブラート深さはカウンタの出力信号を
シフト回路において適宜シフトすることにより制御され
る。ところで、上述のような従来装置においては、ビブ
ラート周波数を可変調整するためにＶＣＯが必要である
ため、回路構成が大規模になってしまうという欠点があ
った。また、数値ソフトによって深さ制御を行なわねば
ならないためシフト回路の構成を複雑なものにしなけれ
ばならないという欠点があった。何故ならば、２進数の
シフトによって得られる数は、単純には元の数の２°の
数に限定されるため、単純なシフト回路では単純な深さ
制御しか行なうことができず、深さ制御に幅をもたせる
には様々にシフトされた数値を加算もしくは減算する機
能を具備した複雑なシフト回路を用いねばならないから
である。また、シフト回路の代わりに乗算器を用いて深
さ制御を行なうことも考えられるが、そうすると回路構
成がより一層複雑になってしまう。

この発明は上述の点に鑑みてなされたもので、簡単な構
成でありながら変調信′号の周波数及び深さ等の設定が
自由に行なえるようにした電子楽器におけるディジタル
式の変調信号発生装置を提供しようとするものである。

この発明の変調信号発生装置は、変調信号の周波数を設
定するための数値データを繰返し加算（もしくは減算）
し、その計算内容が所定値に到達する毎に演算タイミン
グ制御信号を出力する第１の演算回路と、この演算タイ
ミング制御信号が与えられる毎に所定の変化幅を示す数
値データを加算もしくは減算する第２の演算回路と、変
調信号の深さを設定するための目標値に応じて第２の演
算回路の加減算を制御し、第２の演算回路の計算内容が
上記目標値の範囲内で増減を繰返すようにする演算制御
回路とを具えており、第２の演算回路の計算内容を変調
信号として出力する。

以下添付図面を参照してこの発明の実施例を詳細に説明
しよう。

発明の基本構成を示す実施例の説明 第１図において、周波数データ発生装置４００は、発生
しようとする変調信号の周波数を設定するための数値デ
ータを発生する。第１の演算回路４０１は、周波数デー
タ発生装置４００から発生された数値データを繰返し加
算しくまたは減算でもよい）、その計算内容が所定値に
到達する毎に演算タイミング制御信号ＯＴＣを出力する
。例えば、演算回路４０１は加算器４０２と遅延回路４
０３によって構成した所定モジ−口数のアキュムレータ
から成るもので、所定のクロックパルスφに従った規則
的１時間間隔で装置４００から与えられる数値データを
繰返しアキュムレートする。

計算内容が所定モジ−口数に到達する毎に加算器４０２
のキャリイアウド出力Ｃ８からキャリイアウド信号が発
生され、このキャリイアウド信号が演算タイミング制御
信号ＯＴＣとして出力される３、従って、周波数データ
発生装置４００から発生された数値データの値に対応す
る時間間隔で制御信号ＯＴＣが周期的に発生する。

変化幅データ発生装置４ｏａｉ、第２の演算回路４０５
での１回の演算における数値の変化幅を示す数値データ
を発生するものである。第２の演算回路４０５は、前記
演算タイミング制御信号ＯＴＣが第１の演算回路４０１
から与えられる毎に前記変化幅データ発生装置４０４か
ら与えられる数値データを加算もしくは減算するもので
ある。この演算回路４０５では、加減算器４０７と遅延
回路４０８によってアキュムレータが構成されており、
演算タイミング制御信号ＯＴＣが与えられる毎にゲート
４０６を開き、変化幅データ発生装置４０４から発生さ
れた数値データを加減算器４０７の八人力に与える。加
減算器４０７は加算モードと減算モードのどちらででも
動作可能なものであり、加算モードのときは遅延回路４
０８力１らＢ入力に与え°られる前回の計算結果にＡ入
力に与えられる変化幅数値データを加算し、減算モード
のときはＢ入力に与えられる前回の計算結果からＡ入力
に与えられる変化幅数値データを減算する。

演算制御回路４０９は第２の演算回路４０５における演
算モードを加算モードから減算モードにまたはその逆に
切換制御するものであり、目標値データ発生装置４１０
と比較器４１１とを含んでいる。目標値データ発生装置
４１０は、発生しようとする変調信号の深さを設定する
ための目標値データを発生するものである。比較器４１
１は第２の演算回路４０５の出力と目標値データとを比
較し、その比較結果に応じて加減算器４０７の演算モー
ドを制御する信号Ｕ／Ｄを出力する。目標値データ発生
装置４１０は変調信号の上限値に対応する目標値と下限
値に対応する目標値の一方を比較器４１１の出力信号Ｔ
Ｊ／Ｄに応じて選択的に発生する。

例えば、比較器４１１の出力信号Ｕ／Ｄが加算モードを
指示しているとき、第２の演算回路４０５では制御信号
ＯＴＣが発生する毎に変化幅を示す数値データを繰返し
加算し、その結果、演算回路４０５の出力信号の値は徐
々に増大してゆく。そのとき、目標値データ発生装置４
１０は上限目標値を示すデータを発生する。徐々に増大
する演算回路４０５の出力信号の値が上限目標値に到、
達すると、比較器４１１の出力信号Ｕ／Ｄは減算モード
を指示する内容に切換わる。これにより、演算回路４０
５では制御信号ＯＴＣが発生する毎に変化幅を示す数値
データを繰返し減算するようになシ、かつ、目標値デー
タ発生装置４１０は下限目標値を示すデータを発生する
ようになる。演算回路４０５の出力信号の値は徐々に減
少し、やがてその値が下限目標値に到達すると、比較器
４１１の出力信号Ｕ／Ｄは加算モードを指示する内容に
切換わる。こうして、演算回路４０５の演算モードが交
互に切換えられ、演算回路４０５の出力信号は上限目標
値と下限目標値の範囲内で振動する。

この第２の演算回路４０５の出力信号がディジタルの変
調信号として楽音の音高あるいは音量等を変調制御する
だめの回路（図示せず）に供給される。

破線で示すように、目標値データ発生装置４１０から発
生した目標値データを変化幅データ発生装置４０４に供
給し、該装置４０４ではこの目標値データを所定ビット
下位にシフトして微小値を求め、この微小値を変化幅を
示す数値データとして出力するようにするとよい。こう
すれば、目標値の値が変化すればそれに応じて変化幅デ
ータの値も変化しく目標値に対する変化幅データの値が
常に一定の比率をもつ）、演算回路４０５で求まる変調
信号が上限目標値から下限目標値に（あるいはその逆に
）到達するまでの計算回数が常に一定となる。その結果
、変調信号の振動周期（周波数）は演算タイミング制御
信号ＯＴＣの売主間隔にのみ依拠するようになり、変調
信号の周波数の設定が容易となる。また、変調信号の深
さは目標値データ発生装置４１０で発生する目標値の値
を変更することにより自由に設定できる。従って、深さ
制御のだめの複雑なシフト回路が不要である。深さが時
間的に一定であるような変調効果（例えばノーマルビブ
ラート効果）のためには、目標値デ−タ発生装置４１０
は演奏者によって選択された深さに対応する一定の目標
値データを単に持続的に発生する構成でありさえすれば
よい。他方、深さが時間的に変化するような変調効果（
例えばディレィビブラート効果）のためには、目標値デ
ータ発生装置４１０は時間的に変化するエンベロープ状
の目標値データを発生する構成であればよい。

尚、以下で説明するよシ詳細な実施例において、この発
明に係る変調信号発生装置は効果付与回路２０（第２図
、第１２図、第１３図、第１４図参照）に含まれており
、主にその詳細例は第１３図に示されている。また、変
調信号の周波数及び深さを設定する部分は、各種効果設
定操作子群１５及びＡ／Ｄ変換部１７（第２図、第６図
、第７図参照）にも関連している。

よシ詳細な実施例の全体構成説明 次に、この発明を適用した電子楽器のより具体的な実施
例につき第２図以降の図を参照して説明する。第２図は
、第３図以降に分割して示された電子楽器の各詳細部分
の関連を大まかに示す全体構成ブロック図である。鍵盤
１０は楽音の音高（音名）を選択するための複数の鍵を
具えている。

タッチセンサ１１は各鍵のタッチを検出して鍵タッチに
対応する出力信号を生じるものである。押鍵検出部１２
は鍵盤１０で押圧された鍵を検出し押圧鍵を示す情報Ｔ
ＤＭを出力する。この押鍵検出部１２では各鍵に対応す
るキースイッチを走査するように々っており、そのため
にカウンタ１３の出力が利用される。発音割当て回路（
キーアサイナ）１４は押圧鍵に対応する楽音を限られた
数の楽音発生チャンネルのいずれかに割当てて発生させ
るためのものであり、一実施例として単音キーアサイナ
１４Ａと複音キーアサイナ１４Ｂとを含んでおり、この
電子楽器を単音モードまたは複音モードのどちらか一方
で選択的に動作させることができるようになっている。

そのために発音割当て回路１４に関連して単音モード選
択スイッチＭＯＮＯ−８Ｗが設けられており、該スイッ
チＭＯＮＯ−８Ｗがオンのとき単音モード癲択信号ＭＯ
ＮＯとして”１“が該回路１４及びその他必要な回路に
与えられてこの電子楽器が単音モードで動作するように
なっている。スラー効果選択スイッチ５Ｌ−８Ｗはスラ
ー効果を選択するためのスイッチであり、該スイッチ５
Ｌ−８Ｗがオンのときスラーオン信号５ＬＯＮとして１
”が発音割当て回路１４に与えられ、スラー効果が可能
になる。この実施例においてスラー効果とは、単音モー
ドでこの電子楽器が動作しているときに押圧鍵がレガー
ト形式で変更された（古い押圧鍵を完全に離鍵する前に
新しい押圧鍵を押圧する）場合、発生楽音のピッチを古
い押圧鍵のピンチから新しい押圧鍵のピッチへと滑らか
に変化させることをいう。

各種効果設定操作子群１５は、ビブラート、イニシャル
タッチコントロール、アフタータッチコントロール等の
各種効果の制御要素（時間、スピード、レベル等）の制
御量を設定するための可変操作子を夫々具えており、そ
こにおいて、タッチコントロール用の制御要素に対応す
る操作子はタッチセンサ１１の出力信号の感度を調整す
るようｋなっている。各種効果の一例を示せば、ピンチ
コントロール関係が、「ビブラート」、「テイレイビブ
ラ−１・」、「アタックピンチコントロール」、「アフ
タータッチビブラート」及び前述の「スラー」などであ
り、レベルコントロール関係が「イニシャルタッチレベ
ルコントロール」、ｆ７７タータツチレベルコントロー
ル」、「エンベロープのサスティン時間制御」などであ
る。「ディレィビブラート」は楽音の発音開始時から成
る時間経過後にビブラートを徐々に付与する効果であり
、「アタックピッチコントロール」は楽音の立上り時に
おいてビブラートを付与する効果である。この実施例で
は、「アタックピッチコントロール」は鍵タッチに応答
して（好ましくはイニシャルタッチに応答して）制御さ
れるようになっている。

「アフタータッチビブラート」は鍵タッチ特に持続的抑
圧状態における鍵タッチに応答してビブラートを制御す
るものである。［イニシャルタッチレベルコントロール
」は鍵を押し下げたときのつまり抑圧当初の鍵タッチ（
これをイニシャルタソチという）に応じて楽音のレベル
を制御すること。

「アフタータッチレベルコントロール」は持続的抑圧状
態における鍵タッチ（これをアフタータッチという）に
応じて楽音のレベルを制御すること、である。イニシャ
ルタッチ及びアフタータッチに応じた制御は音高（ピッ
チ）、音量（レベル）のみならず−音色その他の楽音要
素に対しても行なえる。

この実施例では、操作子群１５から出力される各操作子
に対応する設定データはアナログ電圧で表わされており
、アナログ電圧マルチプレクサ１６でこれらのアナログ
電圧を時分割多重化する。アナログ／ディジタル変換（
以下単にＡ／Ｄ変換という）部１７は、Ａ／Ｄ変換器１
８と制御及び記憶部１９とを含んでおり、マルチプレク
サされたアナログ電圧をＡ／Ｄ変換すると共に、ディジ
タル変換された各操作子の設定データを夫々記憶し、デ
マルチプレクスする。マルチプレクサ１６における時分
割多重化とＡ／Ｄ変換部１７における制御のためにカウ
ンタ１６の出力が利用される。

この実施例ではイニシャルタッチとアフタータッチの検
出を共通のタッチセンサを用いて行なうようにしている
。すなわち、タッチセンサ１１としてアフタータッチ検
出可能なものを用い、このタッチセンサ１１の出力信号
を鍵押圧開始時から所定時間の間イニシャルタッチ検出
のために選択し、選択したタッチセンサ出力信号にもと
づいてイニシャルタッチを検出するようにしている。例
えば、鍵押圧開始時から所定時間の間選択したタッチセ
ンサ出力信号のピーク値をホールドし、このピーク値を
イニシャルタッチ検出信号として用いる。そのために、
鍵押圧開始時から所定時間（例えば人間の聴覚ではほと
んど無視できる程度の１０ｍ５程度の時間）の間発音割
当て回路１４からイニシャルセンシング信号Ｉｓを出力
し、この信゛号Ｉｓによってマルチプレクサ１６及びＡ
　／　Ｄ変換部１７を制御してこの間は専ら上述のイニ
シャルタッチ検出を行なうようにしている。同時に、発
音割当て回路１４では、イニシャルセンシング信号Ｉｓ
を出力する間は楽音の発音開始を遅らすようにしている
。これは、イニシャルタッチが検出される前に発音開始
されるのを禁止し、発音開始と同時にイニシャルタッチ
コントロールを施すようにするためである。尚、前述の
通り、この実施例ではアタックピッチコントロールもイ
ニシャルタッチに応じて行なわれる。

効果付与回路２０は、ピッチコントロール関係の各種効
果を付与するための回路であり、ビブラート、ディレィ
ビブラート、アタックピッチコントロール、及びアフタ
ータッチビブラートに関しては楽音周波数を変調するた
めの変調信号ＶＡＬを出力し、スラー効果に関してはス
ラー効果を付与した楽音周波数情報ＳＫＣを出力する。

Ａ／Ｄ変換部１７から出力される各種効果設定操作子の
設定データのうちピッチコントロール関係の設定データ
が効果付与回路２０に与えられ、レベルコントロール関
係の設定データは楽音信号発生部２１に与えられる。発
音割当て回路１４から効果付与回路２０にはアタックピ
ッチスタート信号Ａｓとスラースタート信号ＳＳ及び単
音モードのときの押圧鍵を示すキーコードＭＫＣが与え
られる。尚、単音キーアサイナ１４Ａにおいては押圧鍵
の中の単−鍵（例えば最高または最低押圧鍵）を選択し
て単音モード用の押圧鍵キーコードＭＫＣとして出力す
るようになっている。

アタックピッチデータＲＯＭ　（リードオンリメモリの
略）２２には、アクツクピッチコントロールを付与すべ
き各種音色に対応してアタックピッチ制御データＡＰＳ
、ＡＰＲ，ＡＰＥＲを夫々予じめ配憶している。アクツ
クピッチコントロールは、例えば各音色に適した態様で
制御が行なわれるようになっており、管楽器の吹き始め
のピンチの乱れを表現できることから特に管楽器系音色
に適した効果である。そのため、音色選択スイッチ２３
で選択された音色に応じてその音色に適したアタックピ
ッチコントロールを実現し得る値をもつ制御データＡＰ
Ｓ　、、ＡＰＲ、ＡＰＥＲをＲＯＭ２２から読み出すよ
うになっている１、アタックピッチの制御態様を決定す
る要素は、初期の（音の出始めの）ピッチずれの深さと
、ピンチずれの深さの時間的変化を示すエンベロープと
、ピンチずれの繰返し周波数である。初期のピッチずれ
の深さすなわちアタックピッチの初期値は、前述のイニ
シャルタッチ検出データに応じて設定される。

詳しくは、音色に対応するアタックピッチ初期値係数デ
ータＡＰＳによってイニシャルタッチ検出データをスケ
ーリングすることによりイニシャルタッチ及び音色に応
じたアタックピッチ初期値を設定する。ピッチずれの深
さの時間的変化を示すエンベロープは、アタックピッチ
エンベロープレートデータＡＰＥＲによって設定される
。ピンチずれの繰返し周波数はアタックピッチレートデ
ータＡＰＲによって設定される。

効果付与回路２０は、アタックピッチスタート信号Ａｓ
が与えられたとき上述のような各データにもとづいてア
タックピッチコントロール用の変調信号ＶＡＬの形成を
開始し、その後、通常のビブラートあるいはディレィビ
ブラートあるいはアフタータッチビブラートのための変
調信号ＶＡＬを形成する。後述するように、変調信号Ｖ
ＡＬを形成するために効果付与回路２０では、変調周波
数及び変調の深さの制御が容易になるような工夫が施さ
れている。また、効果付与回路２０では、スラースター
ト信号ＳＳが与えられたとき単音モード用押圧鍵の楽音
周波数情報ＳＫＣを古い押圧鍵に対応する値から新たな
押圧鍵に対応する値まで滑らかに変化させる処理を行な
う。新充な押圧鍵は発音割当て回路１４から与えられる
単音モード用押圧鍵キーコードＭＫＣによって示されて
いる。

楽音信号発生部２１では、単音モード時は効果付与回路
２０から与えられる単音モード用の楽音周波数情報ＳＫ
Ｃにもとづき楽音信号を発生し、複音モード時は発音割
当て回路１４（複音キーアサイナ１４Ｂ）から与えられ
る複数の各チャンネルに割当てられた押圧鍵を示すキー
コードＰＫＣにもとづき複数のチャンネルで楽音信号を
夫々発生する。これらの楽音信号は、変調信号ＶＡＬに
応じてその周波数（ピッチ）が変調され、かっＡ／Ｄ変
換部１７からのレベルコントロールデータニ応じてその
音量レベルが制御される。更に、これらの楽音信号には
音色選択スイッチ２３で選択された音色が付与され、サ
ウンドシステム２４に４えられる。

次に、第２図各部の詳細例について説明する。

押鍵検出部及び単音キーアサイナの説明第３図には押鍵
検出部１２及びカウンタ１３の詳細例が示されており、
第４図には単音キーアサイナ１４Ａの詳細例が示されて
いる。カウンタ１３は、２相のシステムクロックパルス
φ１．φ２によって制御される１６ステージ／１ビツト
のシフトレジスタ２５と、１ビット分の半加算器２６と
、シフトレジスタ２５の内容を定期的にラッチするラッ
チ回路２７とを含み、シリアル演算によってカウント動
作を行なう。このカウンタ１３に限らず、以下で説明す
る詳細例においては随所でシリアル演算が用いられ、回
路構成の節約に寄与している。押鍵検出部１２は、鍵盤
１０の各錘に対応するキースイッチをマトリクス状に配
列したキースイッチマトリクス２８と、このマトリクス
２８における半オクターブ毎の入力ラインに走査信号を
供給するデコーダ２９と、このマトリクス２８における
各半オクターブ内の６つの各音名に対応する出力ライン
の信号を多重化するマルチプレクサ３０とを含んでいる
。キースイッチマトリクス２８は高音側のキースイッチ
から順に走査されるようになっており、単音キーアサイ
ナ１４Ａでは最高押圧鍵を単音モード用の押圧鍵として
選択するようになっている。

キースイッチマトリクス２８における１鍵分の走査時間
換言すれば単音キーアサイナ１４Ａにおける１鍵分の処
理時間（これを１キータイムということにする）は第５
図に示すように３２個のタイムスロットから成る。１タ
イムスロツトの長さはシステムクロックパルスφｌ、φ
２の１周期に対応し、例えば０．５μｓである。従って
、１キータイムの長さは１６μｓである。この１キータ
イム内の各タイムスロットあるいは区間に同期して様々
な処理が制御されるようになっている。そのために、第
５図に示すような各種のタイミング信号が図示しないタ
イミング信号発生回路で発生され、様々な回路に供給さ
れるようになっている。３２個のタイムスロットの各々
は１６μｓの周期で繰返しあられれる。１キータイム内
における個々のタイムスロットを区別するために発生順
序の早い方から順番に第１乃至第３２タイムスロツトと
いうことにする。各種タイミング信号の発生タイミング
及び発生周期及びパルス幅を一目瞭然にするために、以
下の法則で各タイミング信号に符号をつけるものとする
。例えばｒ　１　ｙ　８ｊのように文字ｆｙｊを挾んで
前後に数字が記されている場合は、前者の数字は１キー
タイムにおいてパルスが最初に発生するタイムスロット
順位を示し、後者の数字はパルスが繰返し発生する周期
をタイムスロット数で示している。例えば信号１ｙ８は
、第５図に示すように最初は第１タイムスロツトで発生
し、以後は８タイムスロツト毎に、つまり第９、第１７
、第６タイムスロツトで夫々パルス（１′１”）力発生
する。次に、「１ｙ８Ｓ」のように末尾に文字「Ｓ」が
追加されているものは、パルス幅が１タイムスロツト幅
全部ではなく、１タイムスロツトの前半でつま９クロツ
クパルスφ２のパルス幅ニ同期して発生することを意味
する。また、１−ＩＴ８Ｊのように、文字ＩＴＪを挾ん
で前後に数字が記されている場合は、前者の数字によっ
て示されるタイムスロット順位から後者の数字によって
示されるタイムスロット順位までパルス（“１”）が持
続して発生するものとし、かつその周期は３２タイムス
ロツトであるとする。例えば信号ＩＴ８は第１タイムス
ロツトから第８タイムスロツトまでの区間で持続的に発
生する８タイムスロツト分のパルス幅ヲもち、かつ３２
タイムスロットノ周期で繰返し発生する。また、ｒｌＴ
６ｙ８Ｊのように、パルス幅表示１’−ＩＴ６Ｊの次に
文字「ｙ」と数字が続く場合は、文字ｒｙＪの次に記さ
れた数字によって繰返し周期をタイムスロット数によっ
て示している。例えば信号１Ｔ６ｙ８は、最初に第１タ
イムスロツトから第６タイムスロツトまでの６タイムス
ロツト幅で発生したパルスが８タイムスロツト分の繰返
し周期で、つまり第９乃至第１４タイムスロツトまで、
及び第１７乃至第２２タイムスロツトマで、及び第２５
乃至第３０タイムスロツトまでの各区間でパルス発生す
ることを意味する。

第３図において、加算器２６の入力Ａにはシフトレジス
タ２５の最終ステージの出力Ｑ１６が加えられ、入力Ｃ
ｉにはオア回路３１を介して信号１７ｙ３２が与えられ
る。従って、信号１７ｙ３２が１″となる第１７タイム
スロツトにおいてシフトレジスタ２５の最終ステージ出
力にｌ”が加算されることになる。入力Ａ及びＣｉが共
に１”でキャリイアウド信号が生じるとき、キャリイア
ウド出力Ｃｏ＋ｔは演算タイミングよりもｌタイムスロ
ット遅れて”１”となるものとする。ｃ。

の次に付加した記号＋１は１タイムスロツトの遅れを示
す。以下で出てくる加算器のキャリイアウド出力Ｃ６＋
１はすべて演算タイミングよりも１タイムスロツトの遅
れがあるものとする。尚、加算出力Ｓには遅れがないも
のとする。キャリイアウド出力ｃｏ＋１はアンド回路３
２及びオア回路３１を介して入力Ｃｉに戻される。従っ
て上（ｆｆビットに対してキャリイアウド信号を加算す
ることができる。

加算器２６の出力Ｓの信号はアンド回路３６を介してシ
フトレジスタ２５に入力され、１６タイムスロツト遅延
後に入力Ａに戻される。アンド回路３３の他の入力に加
えられている信号Ｚ１は通常は１”である。以上の構成
によって信号１７ｙ３２をカウントクロックとして１キ
ータイム（３２タイムスロツト）毎に１カウントアツプ
するシリアル演算が実行される。従って、第１７タイム
スロツトにおいてシフトレジスタ２５の最終ステージか
ら出力される信号がカウント値の最下位ビットであり、
そのとき各ステージには最終ステージから第１ステージ
にさかのぼって順次上位ビットのカウント値が夫々保有
されている。第１７タイムスロツトの１６タイムスロツ
ト後の第１タイムスロツトにおいても同様にシフトレジ
スタ２５の最終ステージから第１ステージまでには最下
位ビットから最上位ビットまでのカウント値が並んでい
る。従って、第１タイムスロツトの前半で発生する信号
１ｙ３２Ｓによってシフトレジスタ２５の第７ステージ
出力Ｑ７乃至最終ステージ出力Ｑ１６をラッチ回路２７
にラッチすることにより、ｌＯビットの並列２進カウン
ト値が得られる。尚、信号１ｙ１６のタイミングす力わ
ち第１及び第１７タイムスロツトにおいてアンド回路３
２を動作不能にしているが、これは最上位ビットのキャ
リイアウド信号が最下位ビットに加算されないようにす
るためである。

カウンタ１６における下位７ビツトのカウント値が鍵走
査及び多重化のために利用される。そのうち下位４ビッ
トＮ４．Ｎ３．Ｎ２．Ｎｌ　によって鍵の音名（１オク
ターブ内の音名）を指定し、上位３ビットＢ３．Ｂ２．
Ｂｌによってその鍵が所属するオクターブを指定する。

ラッチ回路２７にラッチされたカウント値のうちビット
Ｂ３．Ｂ２゜Ｂ　１　、　Ｎ４はデコーダ２９でデコー
ドされ、キースイッチマトリクス２８における半オクタ
ーブ毎゛の入力ラインに走査信号を与える。また、下位
ピッ）Ｎ３．Ｎ２．Ｎｌはマルチプレクサ３０に与えら
れ、キースイッチマトリクス２８における各半オクター
ブ内の６本の出力ラインの信号を時分割多重化する。こ
うして、マルチプレクサ６０からは各錘の押圧または離
鍵を示す時分割多重化されたキーデータＴＤＭが各錘の
走査に対応して出力される。時分割多重化キーデータＴ
ＤＭは現在走査中の鍵が押圧されていれば”１″であり
、押圧されていなければ′０“である。

ラッチ回路２７にラッチされたカウント値Ｂ３〜Ｎ１が
変化する毎に走査すべき鍵が切換わるので、１鍵分の走
査時間は第５図に示すように第１タイムスロツトから第
３２タイムスロツトまでの３２タイムスロツトであり、
この間１鍵分のキーデータＴＤＭが持続して出力される
。前述の通り、１鍵分の走査に要する１キータイムは１
６μｓであるので、１走査サイクルすなわちカラシト値
Ｂ３〜Ｎ１が１巡する時間は約２ｍｓ　（＝：１６μｓ
　Ｘ　２７）である。

キースイッチマトリクス２８では高音順に走査が行なわ
れるようになっている。すなわち、カウント値Ｂ３〜訂
が小さいほど高音になり大きいほど低音になるようにそ
の所定の値に対応して各錘が順次割当てられており、カ
ウント値Ｂ５−Ｎ１が増すに従って高音側から順次低音
側に走査が移行するようになっている。カウンタ１６に
おける下位７ビツトのカウント値（Ｂ３〜−「ゴ）は現
在走査中の鍵すなわち時分割多重化キーデータＴＤＭに
対応する鍵を表わすコード信号すなわちキーコードＫＣ
である。しかし、カウンタ１３のカウント値Ｂ３〜瓦１
をそのまま用いたキーコードＹでは高音鍵はどその値が
小さく、低音鍵はどその値が大きい。キーコードの下位
２ビツトを下位桁に無限に繰返し付加してキーコードを
周波数情報に変換する場合、高音鍵になるほどキーコー
ドの値が大きくならないと不都合が生じるので、カウン
タ１６から出力されるキーコードＹτを反転したものを
正式なキーコードＫＣとしてキーアサイナ１４Ａ、１４
Ｂで用いるようにしている。正式・な゛キーコードＫＣ
と各錘との関係は例えば次表のようになっている。キー
コードＫＣは上位３ビツトのオクターブコードＢ３．Ｂ
２．Ｂｌと下位４ビツトのノートコードＮ４．Ｎ３．Ｎ
２．Ｎｌとがら成る。

尚、シフトレジスタ２５の第７乃至最終ステージ内に記
された表示は第１及び第１７タイムスロットのときの各
ステージの重みを示している。すなわち、このとき第１
０乃至最終ステージ（Ｑ１０〜Ｑ１６）には前述の通り
カウント値の下位７ビツト丁１〜に１が入っている。ま
た、第７乃至第９ステージ（Ｑ７〜Ｑ９）には、時間表
示にして約８ｍｓ、約４ｍｓ及び約２ｍｓの重みのビッ
トが入っている。これらの時間表夾はカウンタ１３がリ
セットされたときからそれらのビットに１”が立つまで
の時間を示している。後述のように、カウンタ１６をタ
イマとして用いるときこれらの時間表示ビットを利用す
る。これらの時間表示ピットはキーコードＢ３〜Ｎｌと
共にラッチ回路２７にラッチされる。

第４図において、単音キーアサイナ１４Ａは第９タイム
スロツトを起点にして６鍵の時分割多重化キーデータ’
ｌ”ＤＭに関する処理を行なうようにしている。そのた
め、第３図のマルチプレクサ３０から出力された時分割
多重化キーデータＴＤＭは第４図のランチ回路３４に入
力され、信号９ｙ３２によって第９タイムスロツトに同
期してラッチされる。従ってランチ回路３４からはキー
データＴＤＭを８タイムスロツト遅延したものが出力さ
れる。一方、第１タイムスロツトのときにシフトレジス
タ２５（第３図）の最終ステージ（Ｑ１６）から出力さ
れるキーコードＫＣの最下位ビットＮｌは、８タイムス
ロツト後の第９タイムスロツトでは第８ステージ（Ｑ８
）にシフトされてきている。

、そこで、ラッチ回路３４（第４図）におけるキーデー
タＴＤＭの遅延に同期させるため、シフトレジスタ２５
（第３図）の第８ステージ（Ｑ８）の出力をシリアルキ
ーコードＫＣ（９〜）として取り出し、第４図の単音キ
ーアサイナ１４Ａに供給するようにしている。このキー
コードｉで（９〜）は第９タイムスロツトから第１５タ
イムスロツトまでの間で下位ピットから順番に各ビット
習］−９Ｎ２．Ｎ３．Ｎ４．Ｂｌ、Ｂ２．Ｂ３が並んで
いる。このキーコードｉ（９〜）は第４図のインバータ
３５で反転され、前述の通りの正式のキーコードＫＣが
シリアル形式で該インバータ６５から出力される。

第４図において、単音キーアサイナ１４Ａは主に次の３
つの機能を実行する。その１つは、最高押圧鍵のキーコ
ードＫＣを選択することであり、もう１つは、新たな押
鍵を検出することであり、もう１つは、新たな押鍵が検
′出されたとき一定時間の間断たな押圧鍵に関する処理
を禁止しその間でイニシャルタッチの検出を可能にする
ことである。新たな押鍵の検出は、全べての鍵が離鍵さ
れている状態から初めて何らかの鍵が押圧された場合（
これをエニーニューキーオンという）と、何らかの鍵が
押圧されている状態からレガート形式で新たな押圧鍵に
変更された場合（これをレガートニューキーオンという
）とを区別して行なうようになっている。エニーニュー
キーオンが検出された場合は７リツプフロソプＡＫＱが
セットされ、し〃−トニーーキーオンが検出された場合
はフリップフロップＮＫＱがセットされる。ニューキー
オン検出によって７リツプフロツプＡＫＱまたはＮＫＱ
がセットされたとき第３図のカウンタ１６をタイマとし
て動作させ、一定時間（約１０ｍ５）の間イニシャル七
／７ング信号Ｉｓを出力する。

この間断たな押圧鍵に関する処理を禁止し、前記一定時
間が終了したときアタックピッチスタート信号ＡＳある
いはスラースタート信号ｓｓを発生してアタックピンチ
あるいはスラーの制御を開始させる。最高押圧鍵キーコ
ードレジスタ６６は最高押圧鍵のキーコートＸＫＣを暫
定的に記憶するためのものであり、単音キーコードレジ
スタ３７は単音モードで発音する押圧鍵のキーコードＭ
ＫＣを記憶するためのものである。前記一定時間が終了
したときレジスタ３６のキーコードＸＫＣがレジスタ３
７にロードされるようになっている。従って、新たな押
鍵があったとき直ちに単音モード用の押圧鍵キーコード
ＭＫＣが変化するのではなく、前記一定時間の後に変化
する。

各フリップフロツノＸＫＱ、ＭＫ１　、ＭＫ２゜ＡＫＱ
　、ＮＫＱ　、ＴＭ６はタイミング信号６Ｖ８（第５図
参照）によって入力信号をロードし、信号１ｙ８（第５
図）に同期して出力を切換える。

従って、ロードした信号は信号１ｙ８の発生タイムスロ
ット（第１または第９または第１７または第２５タイム
スロツト）から８タイムスロツトの間持続的に出力され
る。

フリップフロップＸＫＱは、１走査サイクルにおいて何
らかの押圧鍵が検出されたことを示すだめのものである
。ラッチ回路３４から出力されるキーデータＴＤＭがＮ
１”のとき、アンド回路６８及びオア回路４０を介して
この７リツプ７０ングＸＫＱにＮ１”がロードされる。

このフリップフロップＸＫＱの“１”はアンド回路６９
及びオア回路４０を介してホールドされる。１走査サイ
クルが終了したときインバータ４１の出力がＮ０”とな
り、アンド回路３９が動作不能となって７リツプフロツ
プＸＫＱがリセットされる。第３図のラッチ回路２７か
ら出力されるカウント値の下位３ピツ）Ｎ３　、π２．
Ｎｌがアンド回路４２に入力され、上位４ビットＢ３，
１２．Ｂｌ、Ｎ４がアンド回路４６に入力されている。

アンド回路４２の出力信号Ｎ７及びアンド回路４３の出
力信号８１５′が第４図のア・ンド回路４４に入力され
る。１走査サイクルの終了時にはカウント値８３〜Ｎ１
の全ピットがＮ１″となり、信号Ｎ７及びＢ１５が共に
Ｎ１″となってアンド回路４４の条件が成立する。アン
ド回路４４の他の入力にはタイミング信号９Ｔ１６（第
５図参照）が入力されている。従って、１走査サイクル
終了時の第９から第１６タイムスロツトまでの間アンド
回路４４の出力が１″となる。このアンド回路４４の出
力信号ＩＩ　Ｉ　ＩＩが　”走査終了信号ＳＣＥであり
、インバータ４１ではこの信号ＳＣＥを反転する。従っ
て、伺らかの鍵が押圧されている場合、１走査サイクル
においてキーデータＴＤＭが最初に”１″となる鍵走査
タイミングすなわち最高押圧鍵の走査タイミングから走
査終了時までの間フリップ７０ノブＸＫＱの出力がＮ１
”と々る。何も鍵が押されていないときはＸＫＱは常に
“０”である。

フリップフロップＸＫＱの出力を反転した信号とラッチ
回路６４から出力されるキーデータＴＤＭとが入力され
たアンド回路４５は最高押圧鍵を検出するためのもので
ある。すなわち、フリップフロップＸＫＱにおける入力
と出力の８タイムスロツトの遅れにより、１走査サイク
ルにおいて最初に最高押圧鍵のキーデータＴＤＭが′１
″に立上るとき、キーデータＴＤＭの立上りの８タイム
スロツトつまり第９乃至第１６タイムスロツトまでの間
はフリップフロップＸＫＱの出力はまだ′θ″でｓｂ、
その反転信号はＮｌ”となっている。従って、最高押圧
鍵のキーデータＴＤＭの立上りの第９乃至第１６タイム
スロツト（合計８タイムスロツト）の間でのみアンド回
路４５の条件が成立し、その出力信号ＸＳがＮ１”とな
る。この信号ＸＳのＮ１”によってアンド回路４６を可
能にし、インバータ６５から与えられる最高押圧鍵のキ
ーコードＫＣをアンド回路４６及びオア回路４７を介し
てレジスタ３６にロードする。

前述の通り、インバータ３５から出力されるキーコード
ＫＣとラッチ回路６４から出力されるキーデータＴＤＭ
とは同期しており、信号ｘｓが１ｌｌｆｆとなる第９乃
至第１６タイムスロツトの間で、最高押圧鍵のキーコー
ドＫＣが下位ビットから順にレジスタ３６にロードされ
るっキーコードＫＣの全ビン）Ｎｌ〜Ｂ３は第９乃至第
１５タイムスロツトの間でレジスタ３６にロードされ、
第１６タイムスロツトにおいてはキーコードＫＣに無関
係なカウントデータがあられれる。そのため、タイミン
グ信号１６　ｙ３２を反転した信号をアンド回路４６に
加え、第１６タイムスロツトにおいては強制的に′０”
がロードされるようにしている。

レジスタ３６にロードされた最高押圧鍵キーコードＸＫ
Ｃはアンド回路４８を介して自己保持される。アンド回
路４８の他の入力には信号Ｘｓをインバータ４９で反転
した信号が加わり、アンド回路４６を可能にしてキーコ
ードＫＣをレジスタ６６にロードするときは自己保持を
クリアするようにしている。

レジスタ６６及びこのレジスタ３６の内容ｘＫｃが転送
されるレジスタ３７は８ステージ／１ビツトのシフトレ
ジスタであり、システムクロックパルスφｌ、φ２によ
ってシフト制御される。従って、レジスタ６６及び６７
の内容は８タイムスロット毎に循環する。図においては
、第９あるいは第１７あるいは第２５あるいは第１タイ
ムスロツトのときのレジスタ３６及び３７の各ステージ
の重みが示されている。

フリップフロップＭＫ１は、前回の走査サイクルにおい
て何らかの押圧鍵が検出されたことを示すためのもので
ある。１サイクル分の走査が終了したときにすなわち走
査終了信号ＳＣＥが”１”のときにフリップ７０ツブＸ
ＫＱに′１”が記憶されていることを条件にアンド回路
５０が１′を出力し、オア回路５２を介して該フリップ
７０ツブＭＫ１に？′１”をロードする。このフリップ
フロップＭＫ１の１”はアンド回路５１及びオア回路５
２を介して１走査サイクルの間保持され、走査終了信号
ＳＣＥによってリセットされる。

フリップフロップＭＫ２は、前々回の走査サイクルにお
いて何らかの押圧鍵が検出されたことを示すためのもの
である。走査終了信号ＳＣＥの余生時に、フリップフロ
ップＭＫＩの出力をアンド回路５６及びオア回路５５を
介してフリップフロップＭＫ２にロードする。アンド回
路５４はフリップフロップＭＫ２の記憶を１走査サイク
ルの間保持するためのもので、走査終了信号ＳＣＥが発
生するとき動作不能となってスリップフロップＭＫ２を
リセットする。これらの３つの７リノプフロツプＸＫＱ
、ＭＫｌ　、ＭＫ２は、単音モードにおける鍵の抑圧及
び離鍵をチャタリングを排除して検出するのに役立つ。

フリップ７０ツブＡＫＱは、前述のエニーニューキーオ
ンが検出されたことを示すためのものである。アンド回
路５６には、フリップ７０ツグＸＫＱの出力、フリップ
フロップＭＫ１．ＭＫ２゜ＡＫＱ、ＮＫＱの反転出力、
及び走査終了信号ＳＣＥが与えられており、エニーニュ
ーキーオンのとき条件が成立して走査終了信号ＳＣＥの
タイミングで１”を出力する。つまり、アンド回路５６
においては、前回及び前々回の走査サイクルでは鍵が全
く押圧されていず（ＭＫｌ、ＭＫ２が共に’ｏ’）、か
つ今回の走査サイクルで初めて鍵押圧が検出された（Ｘ
ＫＱが”１″）ことを条件にエニーニー−キーオンを検
出する。ＡＫＱ及びＮＫＱの反転出力がアンド回路５６
に加えられている理由は、ＡＫＱまたはＮＫＱに′１″
が記憶されているときはアンド回路５６の条件が成立し
ないようにするためであり、後述のタイマが何度もスタ
ート状態にリセットされないようにするためである。ア
ンド回路５６の出力信号″１″はオア回路５８を昇して
７リツプフロツプＡＫＱにロードされる。このスリップ
フロップＡＫＱの１”はアンド回路５７、オア回路５８
を介して一定時間の間ホールドされる。

アンド回路５６の出力信号″１”すなわちエニーニュー
キーオン検出信号はタイマスタート信号としても利用さ
れる。この出力信号″′１”がオア回路５９を介して２
段の７リツプフロツブ６０゜６１に入力される。これら
のフリップ７０ツブ６０゜６１は７リツプフロノ゛プＸ
ＫＱと同様にタイミング信号６ｙ８．１ｙ８によって制
御される。両フリップフロップ６０．６１の出力がオア
回路６２に加わり、更にインバータ６３で反転され、信
号ｚ１として第３図のアンド回路３６に入力される。、
アンド回路５６から出力されるエニーニューキーオン検
出信号は走査終了信号ＳＣＥに同期して第９から第１６
タイムスロツトまでの８タイムスロツトの間″１”とな
る。これをフリップフロップ６０．６１及びオア回路６
２で１６タイムスロツト幅に拡張し、１６タイムスロツ
トの間インノく一タロ６の出力信号ＺｌをＯＩ＋にする
。それ以外のときは信号ｚ１は常に１″であり、カウン
タ１６（第３図）におけるカウント動作を可能にしてい
る。信号Ｚ１が０″になる１６タイムスロツトの間、ア
ンド回路６６（第３図）が動作不能になり、シフトレジ
スタ２５の全１６ステージの内容をすべて０”にクリア
する。こうして、カウンタ１６はカウント値オール″０
″からのカウント動作を開始し、タイマ機能がスタート
する。

第３図のラッチ回路２７にランチしたカウント値のうち
時間表示にして約８ｍｓの重みをもつビットがアンド回
路６４に入力され、約４ｍｓ　及び約２ｍｓの重みをも
つビットが夫々反転されてアンド回路６４の他の入力に
加わる。このアンド回路６４の出力信号ＴＭ５は第４図
のアンド回路６５に与えられる。アンド回路６５には第
３図のアンド回路４２及び４６から信号Ｎ７及びＢ１５
が入力され、更にタイミング信号９Ｔ１６とオア回路６
６の出力が加わる。オア回路６６にはフリップフロップ
ＡＫＱ及びＮＫＱの出力が加わる。アンド回路６５の出
力はタイマ終了信号ＱＲとして利用される。フリップフ
ロップＡＫＱまたはＮＫＱの出力をアンド回路６５に入
力する理由は、これらの７リツプフロノプがセットされ
たときのみつまりニューキーオンのときのみタイマ機能
を働らかせるためである。

カウンタ１３の下位１０ビツトのカウント値が“１００
１１１１１１１”となったとき、すなわち信号ｚ１によ
ってクリアされたときから約１０　ｍｓ経過したとき、
アンド回路４２，４３．６４（第３図）の条件がすべて
成立し、第４図のアンド回路６５に加えられる信号Ｎ７
．Ｂ１５．ＴＭ５がすべて１”となる。このとき信号９
Ｔ１６に対応して第９乃至第１６タイムスロツトの間ア
ンド回路６５の出力信号ＱＲが”ピとなる。尚、図にお
いて信号線の傍に配した（９〜１６）なる表示はこの信
号が第９タイムスロツトがら第１６タイムスロツトまで
の間発生することを意味している。

このタイマ終了信号ＱＲはインバータ６７で反転されて
アンド回路５７に加わる。従って、フリップフロップＡ
ＫＱの１″はタイマ終了信号。Ｒが発生するまでの約１
０ｍ５の間ボールドされるが、このタイマ終了信号ＱＲ
が発生したときにクリアされる。詳しくは、タイマ終了
信号。Ｒが第１７タイムスロツトで立下るときにノリツ
ブフロップＡＫＱの出力も”ＯＩ＋に立下る。

タイマ終了信号ＱＲが発生したときフリップフロップＸ
ＫＱＫ″１”がセットされていること（鍵押圧中である
こと）を条件にアンド回路６８の出力信号ＫＳが１′′
となる３、この信号ＫＳによってアンド回路６９を可能
にし、レジスタ３６の最高押圧鍵キーコードＸＫＣ（こ
れは新たな押圧鍵を示している）を該アンド回路６９及
びオア回路７０を介してレジスタ３７にロードする。レ
ジスタ３７にロードされた新た々最高押圧鍵のキーコー
ドは単音モード用の押圧鍵キーコードＭＫＣとしてキー
アサイナ１４Ａから出力されると共にアンド回路７１を
介してレジスタ３７を循環する。

前記信号ＫＳによって新たなキーコードＸＫＣをロード
するときアンド回路７１が動作不能となり、古いキーコ
ードＭＫＣがクリアされる。

アンド回路７２，７３．７４、オア回路７５及び遅延７
リソプ７０ツブ７６は、レジスタ３６と３７のキーコー
ドＸＫＣ、ＭＫＣを゛比較するためのものである。キー
コードＭＫＣの反転信号とキーコードＸＫＣとがアンド
回路７２に入力され、キーコードＸＫＣの反転信号とキ
ーコードＭＫＣとがアンド回路７３に入力される。キー
コードＸＫＣ及びＭＫＣは同じ重みのビットＮ１〜Ｂ３
が同期してレジスタ３６．３７から夫々出力される１、
両キーコードＭＫＣ、ＸＫＣの値が１ビツトでも異なる
とアンド回路７２または７３の条件が成立し、フリップ
フロップ７６に１″がロードされる。このフリップフロ
ップ７６の１”はアンド回路７４を介して自己保持され
る７、最高押圧鍵検出信号ＸＳをインバータ４９で反転
した信号が各アンド回路７２，７３．７４に加わるよう
になっており、各走査サイクルにおいて最高押圧鍵が検
出される毎にフリップフロップ７６の記憶がクリアされ
る。

フリップフロップＮＫＱは、前述のレガートニューキー
オ／が検出されたことを示すためのものである。アンド
回路７７はレガート二二一キーオンを検出するだめのも
ので、前記フリップフロップ７６の出力信号ＮＥＱ、単
音モード選択信号ＭＯＮＯ、フリップフロップＸＫＱ、
ＭＫ　ｉ、ＭＫ２の出力信号、フリップ７０ツブＡＫＱ
及びＮＫＱの出力を反転した信号、及び走査終了信号Ｓ
ＣＥが入力される。単音モード選択信号ＭＯＮＯは単音
モードのときのみレガートニューキーオンの検出を可能
にするために入力されている。前述の通り、レジスタ６
６と６７のキーコードＸＫＣ、ＭＫＣが異なるとき、フ
リップフロップ７６の出力信号ＮＥＱが一１パとなる。

この信号ＮＥＱの”１″は、新たな押鍵があったことを
示している。この新たな押鍵がエニーニューキーオンに
該当するものであれば、前述の如くアンド回路５６の条
件が成立し、フリップ７０ツブＡＫＱがセットされるの
で、その反転信号が′０”となり、アンド回路７７の条
件は成立しない。この新たな押鍵がレガートニューキー
オンに該当するものであれば、フリップ７０ツブＡＫＱ
がセットされていす、がっ各７リノグフロンプＸＫＱ、
ＭＫＩ、ＭＫ２の出力が１”であり、何らかの鍵が持続
的に押圧されていることを示している。従って、レガー
トニューキーオンのときは走査終了信号ＳＣＥのタイミ
ングでアンド回路７７の条件が成立し、オア回路７９を
介してフリップフロップＮＫＱに′１”がロードされる
。このフリップフロップＮＫＱの１″はアンド回路７８
を介して自己保持される。

一方、アンド回路７７から出力されたレガートニューキ
ーオン検出信号は、エニーニューキーオン検出信号と同
様に、オア回路５９を介して遅延フリップフロップ６０
に与えられ、タイマスタート信号として利用される。従
って、レガートニューキーオン検出にもとづき第３図の
カウンタ１６が前述と同様にタイマとして機能し、約１
０ｍ５後にアンド回路６５（第４図）からタイマ終了信
号ＱＲが出力される。このタイマ終了信号ＱＲによって
アンド回路７８が動作不能となり、フリップ７０ツブＮ
ＫＱがリセットされる。従って、レガートニューキーオ
ン検出時から約１０ｍ５の間７リツプフロソプＮＫＱが
ｌ″をボールドする。

また、前述と同様に、タイマ終了信号。Ｒにもとづきア
ンド回路６８がら信号ＫＳが出力され、レジスタ３６に
記憶されている新たな最高押圧鍵キーコードＸＫＣがレ
ジスタ６７にロードされる。

フリップ７０ツブＴＭ６は、複音モードのときのアタッ
クピッチスタート信号を形成するためにエニーニューキ
ーオンによる約１０ｍ５の時間待ちが終了したことを示
すだめのものである。タイマ終了信号ＱＲがアンド回路
８ｏ、オア回路８２を介してフリップフロップＴＭ６に
入力されるようになっており、エニーニューキーオンに
モトづく約１０ｍ５の時間待ちが終了したときこのタイ
マ終了信号ＱＲによって該フリップ７０ツブＴＭ６に６
１”がセットされる。このフリップ７０ツブＴＭ６の１
”はアンド回路８１を介して自己保持され、走査終了信
号ＳＣＥによってリセットされる。従って、フリップフ
ロップＴＭ６の１”は１走査サイクルの間だけホールド
される。尚、複音モードのときはレガートニューキーオ
ンの検出は行なわれないため、単音モード時にレガート
ニューキーオンにもとづくタイマ終了信号ＱＲによって
ソリツブフロップＴＭ６がセットされたとしても何の影
響も及ぼさない。

アンド回路８３，８４．８５は単音モード用゛のキーオ
フ信号ＭＫＯＦを形成するためのものである。各回路８
３，８４．８５には単音モード選択信号ＭＯＮＯが与え
られており、単音モードのとき動作可能となる、アンド
回路８５にはフリップ７０ツブＭ　Ｋ　１　＋　Ｍ　Ｋ
　２　＋　Ｎ　Ｋ　Ｑの反転信号が入力されており、２
走査サイクル続けて全鍵の離鍵が検出されていることを
条件に１″を出力する。

このアンド回路８５の出力’Ｉ　１　Ｉ＋は通常のキー
オフを示している。ＭＫｌ、ＭＫ２が共に０″であるこ
とを条件にしたのはチャタリング対策のためである。ア
ンド回路８３にはフリップフロップＡＫＱの出力が入力
されており、エニーニー−キーオン検出時の約１０ｉｎ
ｓの待ち時間の間ＩＩ　ＩＨｙを出力する。アンド回路
８４にはノリツブフロップＮＫＱの出力及びスラーオン
信号５ＬＯＮをインバータ８６で反転した信号が加わり
、スラー効果が選択されていないことを条件に、レガー
トニューキーオン検出時の約１０ｍ５の待ち時間の間９
１１″を出力する。

各アンド回路８３，８４．８５の出力はオア回路８７に
入力され、単音モード用のキーオフ信号ＭＫＯＦとして
利用される。このキーオフ信号ＭＫＯＦをインバータ８
８で反転したものが単音モード用のキーオン信号ＭＫＯ
Ｎである。楽音信号発生部２１（第２図）において、単
音モード用の押圧鍵キーコードＭＫＣに対応する楽音信
号を発生する際にこのキーオン信号ＭＫＯＮにもとづい
て振幅エンベロープを制御するようにすればよい。

単音モードにおいてエニーニューキーオンが検出された
場合あるいはスラー効果が選択されていないときにし〃
−トニューキーオンが検出された場合はアタックピンチ
コントロールを行なうようになっており、そのためのイ
ニシャルタッチ検出を行なう前記一定の待ち時間（約１
０ｍ５　）の間は、アンド回路８６または８４の出力１
１１．、Ｎにもとづき強制的にキーオフ状態としている
のである。そして、この待ち時間における強制的なキー
オフ状態のときに前音のサスティンを除去するために、
アンド回路８３及び８４の出力がオア回路８９を介して
強制ダンプ信号ＦＤＭＰとしてキーアサイナ１４Ａから
出力され、楽音信号発生部２１（第２図）に与えられる
ようになっている。

アンド回路８４の出力はオア回路９０にも与えられる。

また、フリップフロップＡＫＱの出力がアンド回路９１
を介してオア回路９０に与えられる。尚、入力が１つし
かないアンド回路５Ｂ　、　８０　。

９１等は入力信号が単に通過するだけであり、特、に必
要ないが図示：′）都合上子した。オア回路９゜の出力
はイニシャルセンシング信号ＩＳとしてイニシャルタッ
チ検出のために利用される。このイニシャルセンシング
信号Ｉ　Ｓ　ｌ”ｔ、単音％　−ト；ｈルいハ複音モ〜
ドに係わりなくエニーニューキーオンがあった場合はフ
リップフロップＡＫＱの出力にもとづき新たな鍵の抑圧
開始時から約１０　ｍｓＯ間″１”となる。また、単音
モードでスラー効果が選択されていないときにレガート
ニューキーオンがあった場合もフリップフロップＮＫＱ
の出力にもとづき新たな鍵の押圧開始時から約１０ｍ５
゜間”１”となる。単音モードでスラー効果が選択され
ているときはレガート二二一キーオンがあってもイニシ
ャルセンシング信号Ｉｓは発生されない。

アンド回路９２は単音モード用のアクツクピッチスター
ト信号ＭＡＳを発生するためのものであシ、オア回路８
７からのキーオフ信号ＭＫＯＦ、フリップフロップＸＫ
Ｑの出力信号及びタイマ終了信号ＱＲが入力される。ニ
ューキーオン検出にもとづく約１０ｍ５の待ち時間の間
アンド回路８３あるいは８４の出力信号によってキーオ
フは号ＭＫＯＦが１”となり、アンド回路９２が動作可
能となる。待ち時間が終了したとき、鍵が押圧されてい
ることを条件に（ＸＫＱが”１”）タイマ終了信号ＱＲ
に対応する第９乃至第１６タイムスロツトの間アンド回
路９２の出力信号ＭＡＳがｌ”となる。この信号ＭＡＳ
はオア回路９６を介して遅延フリップフロップ９４に入
力される。このフリップ７０ツブ９４はタイミング信号
１３ｙ３２で入力信号をロードし、信号１７Ｔ２４に同
期して出力を切換える。従って、第９乃至第１６タイム
スロツトで発生する信号ＭＡＳのＨｅｎは第１３タイム
スロツトで７リツプ７０ツブ９４にロードされ、第１７
タイムスロツトから次の第１６タイムスロツトまでの１
キータイム（３２タイムスロツト）の間アタックピッチ
スタート信号Ａｓとして出力される。

アンド回路９５は複音モード用のアタックピッチスター
ト信号′Ｆ：ＡＳを発生するためのものでろり、フリッ
プフロップＴＭ６の出力、フリップフロップＸＫＱの出
力の反転信号、単音モード選択信号ＭＯＮＯをインバー
タ９６で反転した信号、及びラッチ回路３４からのキー
データＴＤＭが入力される。複音モードのとき、インバ
ータ９６の出力１１ｘｊｙによってアンド回路９５が動
作可能となる。前述の通り、エニーニューキーオン検出
にもとづく約１０ｍ５の時間待ちの終了直後の１走査サ
イクルの間フリップフロップＴＭ（Ｓの出力が”１”と
なシ、このサイクルにおける最高押圧鍵のキーデータＴ
ＤＭの立上りの第９乃至第１６タイムスロツトの間アン
ド回路９５の条件が成立する。第９乃至第１６タイムス
ロツトの間でＩＩ　Ｉ　ＩＩとなるアンド回路９５の出
力信号ＥＡＳはオア回路９３を介してスリップ７０ツブ
９４に入力され、前述と同様に、第１７タイムスロノト
から次の第１６タイムスロツトまでの１キータイムの間
アタックピッチスタート信号Ａｓとして出力される。

アンド回路９７はスラースタート信号ＳＳを発生するた
めのものであり、タイマ終了信号ＱＲ１フリップフロッ
プＸＫＱの出力、単音モード選択信号ＭＯＮＯ，単音モ
ード用キーオン信号ＭＫＯＮ、及びキーコードの不一致
を示す信号ＮＥＱが入力される。レジスタ３６及び３７
のキーコードＸＫＣ。

ＭＫＣが一致していな′いときは（ＮＥＱが１”）、待
ち時間中であり（ＡＫＱまたはＮＫＱが”１”）、かつ
このときアンド回路８３及び８４の条件が成立していな
ければ（ＭＫＯＮが１”）、スラー効果が選択されてお
りかつレガートニューキーオンであったことを意味する
。従って、スラー効果が選択されかつレガートニューキ
ーオンがあった　・とき、このレガートニューキーオン
にもとづく待ち時間の終了時に発生するタイマ終了信号
ＱＲに対応して、現在鍵が押圧されていること（ＸＫＱ
が１″）を条件に、アンド回路９７の出力が第９乃至第
１６タイムスロツトの間″′１″となる。

この出力″′１”はフリップフロップ９４に入力され、
前述と同様に第１７タイムスロツトから次の第１６タイ
ムスロツトまでの１キータイムの間スラースタート信号
ＳＳとして出力される。

以上の通り、アタックピッチスタート信号ＡＳ及びスラ
ースタート信号ＳＳは、約１０ｍ５の待ち時間の終了後
に発生されるものである。そして、アタックピッチスタ
ート信号ＡＳは、単音モードにおいてはエニーニューキ
ーオンのときあるいはスラー非選択時のレガートニュー
キーオンのときに発生され、複音モードにおいてはエニ
ーニー−キーオンのときに発生される。また、スラース
タート信号ＳＳは、単音モードのスラー選択時において
レガート二二一キーオンがあったときに発生される。

アナログ電圧マルチプレクサ及びＡ　／　Ｄ変換部各種
効果設定操作子群１５の詳細例は第６図に示されている
。Ａ／Ｄ変換部１７は図示の都合上、Ａ／Ｄ変換器１８
の部分が第６図に、制御及び記憶部１９の部分が第７図
に示されている３、第６図において、各種効果設定操作
子群１５は各種効果の制御要素に対応する制御量をアナ
ログ電圧で設定するためのボリュームｖ１〜Ｖｉ具えて
いる。Ｖｌはビブラートスピード（周波数）、ｖ２はビ
ブラートスピード（深さ）、ｖ４はディレィビブラート
の時間、ｖ５はスラー効果におけるピッチ変化の速度（
スラースピード）、ｖ７は振幅エンベロープのサスティ
ン部分の減衰速度（サスティンスピード）、を夫々設定
するためのものである。Ｖ３　、Ｖ６　、Ｖ８はタッチ
センサ１１の出力信号の感度調整用ボリュームである。

Ｖ６はアフタータッチビブラートの深さ設定用の鍵タツ
チ検出信号を感度調整するもの、ｖ６はアフタータッチ
レベルコントロールのレベル設定用ノ鍵タッチ検出信号
を感度調整するもの、ｖ８はイニシャルタッチ検出信号
を感度調整するものである。

ボリュームｖ８で感度調整されたイニシャルタッチ検出
信号は２つの用途で使われる。１つはアタックピッチコ
ントロールの初期値設定のため、もう１つはイニシャル
タッチレプルコントロー４ルのレベル設定のためである
。

タッチセンサ１１としては各鍵共通のアフタータッチセ
ンサ１１Ａが使用される。アフタータッチセンサ１１Ａ
は鍵押圧持続時において鍵タッチを検出し得るものであ
れば如何なるものでもよく、例えば、押圧速度あるいは
抑圧深さあるいは押圧力あるいは強さ等のいずれに応答
して鍵タッチを検出するものであってもよい３．アフタ
ータッチセンサ１１Ａの出力信号は増幅器９８を介して
イニシャルタッチ感度調整用ボリュームＶ８に加わると
共にローパスフィルタ９９に加わる。ローパスフィルタ
９９の出力はアフタータッチビブラート用感度調整ボリ
ュームｖ３とアフタータッチレベル用感度調整ボリュー
ムＶ６に加えられる。ローパスフィルタ９９はアフター
タッチ制御に用いるタッチ検出信号の急激な変動を抑え
るためのものである。

アフタータッチセンサ１１Ａはイニシャルタッチ検出及
びアフタータッチ検出の両方に共用される。例えば、ア
フタータッチセンサ１１Ａがら出力されるタッチ検出信
号が第８図（ａ）のようであるとすると、単音キーアサ
イナ１４Ａ（第４図）がらイニシャルセンシング信号Ｉ
ｓ（第８図（ｂ））が与えられる約１０ｍ５の間におい
てこのタッチ検比信号のピーク値を検出し、このピーク
値をホールドしてイニシャルタッチ検出信号として用い
る。

前述の通り、イニシャルセンシング信号ＩＳが立下って
から（ピーク値検出終了後に）発音が開始する。また、
ピーク値検出を行なっているときの（Ｉｓ発生時の）ア
フタータッチセンサ出力信号はアフタータッチ検出信号
として用いず、それ以外のときのセンサ出力信号をアフ
タータッチ検出信号として用いる。このようにすること
により、イニシャルタッチセンサとアフタータッチセン
サを別々に設ける必要がなくなり、経済的であると共に
鍵下方に設けるセンサ装置が簡略化される。

ボリュームｖ１〜ｖ８で設定もしくは調整された８個の
アナログ電圧は１個のＡ／Ｄ変換器１８を用いてディジ
タルデータに変換される。そのためにアナログ電圧マル
チプレクサ１６が設けられておす１、各ボリュームｖ１
〜ｖ８のアナログ電圧を時分割多重化してＡ／Ｄ変換器
１８に送る。また、Ａ／Ｄ変換器１８に関連して第７図
に示す制御及び記憶部１９が設けられており、Ａ　／　
Ｄ変換器１８における時分割的なＡ／Ｄ変換動作及びこ
のＡ／Ｄ変換によって得たディジタルデータのデマルチ
プレクス動作を制御する。このよりなＡ／Ｄ変換操作に
よって回路構成をかなり簡略化することができる。

第７図に示す制御及び記憶部１９は、各ボリュームｖ１
〜ｖ８に対応する記憶手段としてレジスタ１０１〜１０
８を含んでいる。各レジスタ１０１〜１０８の近傍に記
した（Ｖｌ）〜（ｖ８）は夫々に対応するボリュームｖ
１〜Ｖ８を示、している。

これらのレジスタ１０１〜１０８には、各々に対応する
ボリュームＶ１〜Ｖ８の出力電圧をディジタル変換した
ディジタルデータが夫々記憶される。

これらのレジスタ１０１〜１０８は、システムクロック
パルスφ１．φ２によってシフト制御される８ステージ
７１ビツトの循環型シフトレジスタから成る。各レジス
タ１０１〜１０８の各ステージのブロック内に記した数
字は、第１、第９、第１７及び第２５タイムスロツトの
ときの各ステージ内のデータの重みを一例として示すも
のである。

夫々のレジスタ１０１〜１０８における重み数値の単位
は、各出力データ表示の近傍に記されているように、夫
々の制御要素の性質に応じて「Ｈ２」（周波数）、「セ
ント」（ピッチずれの深さを示すセント値）、「ｍｓＪ
　　（時間）、「ｄＢＪ　　（レベル）である。これら
の重み表示はあくまでも一例として示したにすぎず、回
路動作の面ではあまり重要ではなく、ただ、シリアルデ
ータとして送り出されるときに各ビットの重みとタイム
スロットとの関係を明らかにする面で役立つ。

第７図の制御及び記憶部１９には、各レジスタ１０１〜
１０８に対応してマルチプレクス及びデマルチプレクス
制御回路１１１〜１１８が設けられている。回路１１２
〜１１７は同一構成であるため、回路１１２のみ詳細を
示し、回路１１３〜１１７は省略しである。このマルチ
プレクス及びデマルチプレクス制御回路１１１〜１１７
は、アナログ電圧マルチプレクサ１６（第６図）におけ
る時分割多重化操作に対応して各レジスタ１０１〜１０
７のディジタルデータをマルチプレクスしてＡ／Ｄ変換
器１８（第６図）に送り、時分割的なＡ／Ｄ変換操作に
利用させると共に、その結果得られるディジタルデータ
をＡ　／　Ｄ変換器１８から受は入れてデマルチプレク
スし、対応するレジスタ１０１〜１０７にロードする機
能をもつ。但し、イニシャルタッチ検出データ記憶用の
レジスタ１０８に対応する制御回路１１８はマルチプレ
クス機能（レジスタ１０８のデータをＡ　／　Ｄ変換器
１８に送り出す機能）をもたない。

第６図において、アナログ電圧マルチプレクサ１６の制
御入力には第３図のデコーダ２９から８本の出力信号Ｈ
Ｏ−Ｈ７が与えられると共に第４図のオア回路９０から
イニシャルセンシング信号Ｉｓが与えられる。デコーダ
２９はカウンタ１３（第３図）のカウント値のうちビッ
トＢ２．Ｂｌ。

Ｎ４の値をデコードしたものを信号ＨＯ−Ｈ７として出
力する。各信号ＨＯ〜Ｈ７は第９図（ａ）に示す順で順
次″１″となる。１つの信号）１０−Ｈ７が一″′１″
を持続している時間は８キータイムであり、１走査サイ
クルの間で各信号ＨＯ−Ｈ７が２巡する。

マルチプレクサ１６は、常時は信号Ｈ１〜Ｈ７に応じて
ボリューム■１〜Ｖ７のアナログ電圧を第９図（ｂ）に
示すように順次サンプリングし、多重化して出力する。

イニシャルセンシング信号Ｉｓが”１”のときは、上述
の信号Ｈ１〜Ｈ７によるｖ１〜ｖ７のサンプリングを禁
止し、イニシャルタッチ感度調整用ボリューム■８から
のアナログ電圧を持続的に選択して出力する。マルチプ
レクサ１６の出力電圧はＡ／Ｄ変換器１８内のアナログ
比較器１１０の入力Ｂに供給される。まず、通常のＡ　
／　Ｄ変換について説明し、次にイニシャルタッチ検出
信号のＡ／Ｄ変換について説明する。

Ａ／Ｄ変換器ｆ　８Ｕ、システムクロックパルスφｌ、
φ２によってシフト制御される８ステージ／１ビツトの
循環型シフトレジスタから成るデータレジスタ１００を
含んでいる。Ａ　／　Ｄ変換器１８における通常のＡ／
Ｄ変換操作はマルチプレクサ１６による各アナログ電圧
の時分割的サンプリングに対応して時分割で行なわれる
。初め、データレジスタ１００には一１１回のＡ／Ｄ変
俟によるディジタルデータが取り込まれる６、この前回
データをディジタル／アナログ変換Ｃ以下Ｄ　／　Ａ変
換という）回路１１９でアナログ電圧に変換し、これを
比較器１１０の入力Ａに加えてマルチプレクサ１６から
のアナログ電圧と比較し、この比較結果に応じてデータ
レジスタ１００の内容をカウントアツプまたはダウンす
ることによりＡ／Ｄ変換を行なう。

前回のＡ　／　Ｄ変換によるディジタルデータはサンプ
リングタイミングの直前に第７図のレジスタ１０１乃至
１０７の１つからデータレジスタ１００に塩９込まれる
。そのため制御信号として信号Ｎ７・２５Ｔ３２が第３
図のアンド回路１２０がら第７図の各制御回路１１１〜
１１７内のアンド回路１２１．１２２，１２５に入力さ
れる。第３図において、アンド回路１２０にはアンド回
路４２の出力とタイミング信号２５Ｔ３２が与えられる
。アンド回路４２はカウンタ１６のカウント値の下位３
ビットＮ３．Ｎ２．Ｎｌが１１１”のとき条件が成立す
る。これはサンプリング用の各信号ＨＯ〜Ｈ７における
最後の１キータイムを示す。

信号２５Ｔ３２は１キータイムにおける第２５から第３
２タイムスロツトまでの８タイムスロツトの間”１ｎと
なるものである。従って、信号Ｎ７・２５　Ｔ　３２は
各信号）（０−ｎ７の最後の８タイムスロツトにおいて
１″とさ−る。

第７図において、制御回路１１１〜１１７にはデコーダ
２９（第３図）の出力信号ＨＯ−Ｈ７が供給されており
、この信号ＨＯ−Ｈ７と前記信号Ｎ７・２５Ｔ３２にも
とづいてマルチプレクサとデマルチプレクスを同時に制
御する。各制御回路１１１〜１１７はマルチプレクサ用
アンド回路１２４．１２５、デマルチプレクス用アンド
回路１２６．１２７、及びホールド用アンド回路１２８
゜１２９を含んでいる。成るサンプリングタイミングの
最後の８タイムスロツトにおいて、その次のサンプリン
グタイミングに対応するレジスタ（１０１〜１０７のう
ち１つ）の記憶データがマルチプレクサ用アンド回路１
２４，１２５を介して選択されてＡ／Ｄ変換器１８のデ
ータレジスタ１００　　　′（第６図）に供給されると
同時に、そのサンプリングタイミングでＡ　／　Ｄ変換
したデータがデマルチプレクス用アンド回路１２６，１
２７を介してそのサンプリングタイミングに対応するレ
ジスタ（１０１〜１０７のうち１つ）に取り込まれる。

このようなレジスタ１０１〜１０７に対するデマルチプ
レクス及びマルチプレクス制御は、イニシャルタッチ検
出のための約１０　ｍ　ｓの待ち時間以外のときに実行
される。そのために、制御回路１１１〜１１７内の各ア
ンド回路１２１，１２２，１２３にはイニシャルセンシ
ング信号ＩＳＯ反転信号Ｉ　Ｓがインバータ１３０から
与えられ、Ｉｓがｆｆ　ＯＩ＋のときに可能化されるよ
うになっている。また、各アンド回路１２１，１２２．
１２３には信号Ｎ７−２５Ｔ３２が共通に入力される。

各アンド回路１２１．１２２，１２３には信号ＨＯ，Ｈ
１，Ｈ２が各別に入力され、更に各制御回路１１３〜１
１７のアンド回路１２３と同等のアンド回路には信号Ｈ
３〜Ｈ７が各別に入力される。

信号ＨＯが１”のとき、第９図に示すようにアナログ電
圧マルチプレクサ１６（第６図）はどのボリュームｖ１
〜ｖ８の電圧もサンプリングしない。従って、このとき
はＡ　／　Ｄ変換器１８ではＡ／Ｄ変換動作を行なわな
い≧信号ＨＯの最後の８タイムスロツトにおいて信号Ｎ
７・２５Ｔ３２が１”となると、アンド回路１２１（第
７図）の条件が成立し、このアンド回路１２１からアン
ド回路１２４及びオア回路１３１に対して”１”が与え
られる。従って、オア回路１６１の出力信号ＴｉＭは第
１０図の）のように発生する。同図（ａ）は信号ＨＯか
らＨｌへ変化するタイミングを拡大して示したものであ
る。尚、オア回路１３１の他の入力には各制御回路１１
１〜１１７におけるアンド回路１２１と同等のアンド回
路１２２．１２３の出力が夫々与えられる。尚、第１Ｏ
図、その他のタイミングチャートにおいて、パルス中に
記す「２５〜３２」等の数字はタイムスロットの順位を
示す。

アンド回路１２４の他の入力にはレジスタ１０１の最終
ステージから出力されるシリアルな８ビツトデイジタル
データが与えられる。このシリアルディジタルデータは
、第２５乃至第３２タイムスロツトの間では最下位ビッ
ト（以下Ｌ　Ｓ　Ｂという）を１ら最上位ビット（以下
ＭＳＢという）まで順次に並んでいる。アンド回路１２
４が第１０図（ｂ）に示す信号ＴｉＭと同じ８タイムス
ロツトの間可能化されることによりレジスタ１０１に記
憶している８ビツトデイジタルデータはこの信号ＴｉＭ
に同期してアンド回路１２４でサンプリングされ、オア
回路１３２に与えられる。オア回路１３２の出力０ＤＤ
（オールドディジタルデータ）は第６図のＡ／Ｄ変換器
１８に供給され、オア回路１３３及び加算器１３４を経
由してデータレジスタ１００にロードされる。従って、
次のサンプリング信号Ｈ１が１′′に立上るときにはデ
ータレジスタ１００にはレジスタ１０１のデータ（これ
をＶＥＲで示す）が転送されてきている。尚、オア回路
１３２（第７図）には各制御回路１１１〜１１７のマル
チプレジス用７７ド回路１２４，１２５の出力が夫々印
加される。各レジスタ１０１〜１０７のデータをＶＢＲ
，ＶＢＤ、ＫＶＢＤ、ＤＹＥＲ（またはＤＥＬ）、ＳＲ
Ｍ及びＳＲＥ、ＡＴＬ、ＳＴＲで示すとすると、各サン
プリングタイミングの冒頭でデータレジスタ１００から
出力されるデータは第９図（Ｃ）のようになる。すなわ
ち、第９図（ｂ）に示すようにサンプリングされる各ボ
リュームｖ１〜ｖ７のアナログ電圧の前回サンプリング
タイミングにおけるディジタル変換結果が、同じボリュ
ームＶ１〜ｖ７の今回サンプリングタイミングに対応し
てデータレジスタ１００から出力される。

一方、第７図のオア回路１３１から出力された信号Ｔｉ
Ｍは第６図のＡ／Ｄ変換器１８に与えられる。この信号
ＴｉＭはインバータ１３５で反転され、アンド回路１３
６を動作不能にする。アンド回路１３６はデータレジス
タ１００のデータをホールドするためのもので、オール
ドデータＯＤＤをロードするとき信号ＴｉＭによってレ
ジスタ１００のホールドを禁止する。信号ＴｉＭは３段
の遅延フリップフロップ（シフトレジスタ）１３７に入
力される。このフリップフロップ１６７はタイミング信
号６ｙ８で入力信号をロードし、信号ｌｙ８に同期して
出力を切換える。従って、その第１ステージの出力信号
ＴｉＭ１は第１０図（Ｃ）に示すよウニ信号Ｈ１の立上
りの第１乃至第８タイムスロツトの間で′１”となり、
その第２及び第３ステージ出力をオア回路１６８でまと
めた信号ＴｉＭ２＋３は第１０図（ｄ）のように信号Ｔ
ｉＭ１の立下シ値後の第９乃至第２４タイムスロツトの
間で１″となる。

第６図において、データレジスタ１００は１ビツト分の
全加算器１３４と共に８ビツトのシリアルカウンタを構
成している。ランチ回路１６９は信号１ｙ８Ｓのタイミ
ングでレジスタ１００の各ステージの出力（すなわちカ
ウント値）を並列的にラッチするためのものである。２
信号Ｉ　Ｖ８Ｓが発生する第１．第９．第１７．第２５
タイムスロツトにおいてレジスタ１００の第１ステージ
乃至第８ステージにはＭＳＢからＬＳＢまでのデータが
順に並んでおり、これがラッチ回路１６９にラッチされ
る。第１０図（ｅ）に示すように、信号Ｈ１の立上りの
８タイムスロツトにおいては、ランチ回路１３９の内容
はレジスタ１０１（第７図）のデータＶＢＲを示してい
る。このラッチ回路１６９の内容は、カウント値（レジ
スタ１００の内容）ノ変化に応じて８タイムスロツト毎
に変化する。

ラッチ回路１６９の出力はＤ／Ａ変換回路１１９に与え
られ、アナログ電圧に変換される。比較器１１０は入力
ＡとＢを比較し、Ｂ≧Ａのとき、つまりマルチプレクサ
１６から入力Ｂに与えられるアナログ電圧の値がデータ
レジスタ１００のデータの値と同じかそれよりも大きい
とき、６ビを出力する。この比較器１１０の出力は遅延
フＩ」ツブフロップ１４０に与えられ、信号１ｙ８に同
期して８タイムスロツト遅延して出力される。このフリ
ップフロップ１４０の出力はインノ（−夕１４１で反転
され、ダウンカウント用のアンド回路１４２に印加され
る。また、フリップフロップ１４０の出力はイニシャル
タッチ検出時におけるアップカウント用のアンド回路１
４６に印加される。アンド回路１４４は通常のＡ　／　
Ｄ変換動作時におけるアップカウント用である。

第７図のインバータ１３０から第６図のＡ　／　Ｄ変換
器１８にイニシャルセンシング信号Ｉｓの反転信号Ｔ１
が与えられている。この信号■はアンド回路１４２及び
１４４に加えられ、イニシャルタッチ検出時以外のとき
つまり通常のＡ　／　Ｄ変換動作時にこれらの回路１４
２，１４４を動作可能にする。信号Ｉｓをインバータ１
４５で反転した信号Ｉｓがアンド回路１４３に印加され
ており、イニシャルタッチ検出時にこの回路１４３を可
能にする。

通常のＡ　／　Ｄ変換動作時は、比較器１１０の比較結
果に無関係に、信号ＴｉＭ１のタイミングでデータレジ
スタ１００の内容を１カウントアンプする。すなわち、
信号ＴｉＭ１と信号ｉｙｓがアンド回路１４４に入力さ
れており、信号Ｔ　ｉＭｌが立上る第１タイムスロツト
において該アンド回路１４４の出力が”１″となる。ア
ンド回路１４４の出力″′１”はオア回路１４６を介し
て加算器１３４の入力Ａに加わる。信号ＴｉＭ１が”１
”のとき信号ＴｉＭは０”であり、データレジスタ１０
０の出力がアンド回路１６６、オア回路１３６を介して
加算器１６４の入力Ｂに加わる。信号ｌｙ８のタイミン
グではレジスタ１００にロードシたデータＶＢＨの最下
位ビットが加算器１３４の入力Ｂに加わる。従って、最
下位ビットに１”が加算される。キャリイアウド信号が
ある場合は１タイムスロツト遅れてキャリイアウド出力
Ｃ６＋１からビが出力され、アンド回路１４７を介して
入力Ｃ１に加わる。最下位ビットのタイミングでキャリ
イアウド信号が加算されることのないようにするために
、信号１ｙｓによってアンド回路１４７を動作不能にす
るようになってｌ、ｚる。

こうして、第１０図（ｆ）に示すＴｉＭｌの区間で前回
のデータＶＢＨに１が加算される。この方口算結４果１
”ＶＢＲ＋ＩＪが次のＴｉＭ２の区間の間ラッチ回路１
６９にラッチされる（第１Ｏ図（ｅ））。

第１０図（ｆ）のｊｉＭ２の区間では、データ「ｖＢＲ
＋１」のアナログ電圧（Ａ）とボ１７ユームｖ１の現在
のアナログ電圧（Ｂ）とを比較器１１０で比較し、「Ｂ
≧Ａ」が成立したときは加算も減算も行なわずに「ＶＢ
Ｒ＋ｊＪをレジスタ１００で保持する。他方、１Ｂ≧Ａ
」が成立しないときつまｐ　ｌ’−Ａ）ＢＪ　（７）と
きは、ｆ−タ「ＶＢＲ＋ＩＪから１を減算する。［Ａ　
：＞　Ｂ　Ｊのときは遅延フリップフロップ１４０の出
力が“０″であり、インバータ１４１からアンド回路１
４２に°１″が与えられる。このアンド回路１４２には
オア回路１６８から信号ＴｉＭ２＋３が与えられており
、区間Ｔ　ｉ　Ｍ　２及びＴｉＭ３（第１０図（ｆ）参
照）のとき動作可能となる。区間ＴｉＭ２においてアン
ド回路１４２の条件が成立すると、区間’ｐｉＭ２の間
中（８タイムスロツトの間）アンド回路１４２の出力が
１”となる。このアンド回路１４２の出力゛１”はオア
回路１４６を介して加算器１６４の入力Ａに与えられる
。従って、レジスタ１００のデータＦＶＢＲ＋ＩＪの全
ビットに”１″が加算され、事実上の１カウントダウン
が行なわれる。

従って、区間Ｔ　ｉＭ２の演算によってレジスタ１００
に得られるデータの値は「ＶＢＲ＋　ＩＪまたは「ＶＢ
Ｒ（＝ＶＢＲ＋１−１）Ｊのどちらかであり、このデー
タは区間ＴｉＭ３においてラッチ回路１３９にラッチさ
れる（第１０図（ｅ）参照）。

区間’Ｉ”ｉＭ３ではラッチ回路１６９のデータ［ＶＢ
Ｒ＋１ｊｉたは［ＶＢＲＪとボリュームｖ１の現在のア
ナログ電圧とを比較器１１０で比較し、「Ｂ≧Ａ」が成
立したときは加算も減算も行なわずにレジスタ１００の
現在値「ＶＢＲ＋１」または「Ｖ　Ｂ　ＲＪを保持する
。他方、［＞ＢＪのときは前述と同様にアンド回路１４
２から１”を出力し、レジスタ１００のデータから１を
減算する。この２度目の減算によってレジスタ１００の
データはｒｖＢＲ−１（＝ＶＢＲ＋１−”１−１）Ｊ区
間ＴｉＭ３がＩｒｆると、信号ＴｉＭ２＋３が立下り、
アント回路１４２が動作不能となる。

従って、以後のカウント動作は停止する。こうして、Ａ
／Ｄ変換動作はサングリフグ信号Ｈ１の立上りの３区間
Ｔ　ｉ　Ｍ　１−Ｔ　ｉＭ３　（２４タイムスロツト）
の間でのみ行なわれる。

前回のＡ／Ｄ変換によって求めたデータＶＢＲの値（Ａ
）と今回サンプリングされたボリュームｖ１の設定値（
Ｂ）とが一致している場合、区間ＴｉＭｌにおけるｌ加
算によってレジスタ１００の内容がｒＶＢＲ＋ＩＪとな
ることにより、区間ＴｉＭ２における比較ではＡ）Ｂが
成立し、１減算されてレジスタ１００の内容がｒ　Ｖ　
Ｂ　ＲＪとなる。区間Ｔ　ｉ　Ｍ　３における比較では
Ａ＝Ｂが成立し、・１減算は行なわれない。従って、最
終的には前回と同じデータｒＶＢＲＪがデータレジスタ
１００にホールドされる。

前回のＡ／Ｄ変換によって求めたデータＶＢＲＱ値（Ａ
）よりも今回サンプリングされたボリューム■１の設定
値（−Ｂ）の方が大きい場合、区間Ｔ　ｉＭｘにおける
ｌ加算によってレジスタ１００の内容がｒＶＢＲ＋ＩＪ
となっても比較器１１０ではＢ＝ＡまたはＢ）Ａのどち
らかが成立するだけである。従って１０区間ＴｉＭ２及
びＴｉＭ３で減算は行なわれず、最終的にはｒＶＢＲ＋
ＩＪがレジスタ１００にホールドされる。

前回のＡ／Ｄ変換によって求めたデータＶＢＲＯ値（Ａ
）よジも今回サンプリングされたボリュームｖ１の設定
値（Ｂ）の方が小さい場合、区間Ｔ　ｉ　Ｍ　２及びＴ
ｉＭ３では常にＡ）Ｂが成立する。

従って、ｌ加算の後に１減算が２度行なわれ、最終的に
はｒＶＢＲ−ＩＪがレジスタ１００にホールドされる。

上述のように、ｌサンプリング周期（約１ｍ５）におけ
るディジタルデータの最大変化量は±１に限定されてい
る。これは、ボリュームｖ１〜ｖ７によるアナログ設定
値が急激に変更されたときこれにそのまま応答したので
はクリック等不快な雑音をもたらす原因となるのでこれ
を防止するため、及び、雑音等によってアナログ設定値
が一時的に急激に変化したときこれに反応しないように
するため、等の理由による。ｌす／プリング周期におけ
るディジタルデータの最大変化量は±ＩＫ限らす１要す
るに滑らかなＡ／Ｄ変換が行なえる程度であればよい。

また、１回のＡ／Ｄ変換動作において３つの区間ＴｉＭ
ｌ、ＴｉＭ２．ＴｉＭ３で加減算を行なうようにしてい
るが、これはノイズ等によって比較器１１０の出力が不
安定な場合にディジタルデータが乱ジに変動することを
防止するのに役立つ。例えば、区間ＴｉＭ２でＢイＡが
成立しだのに区間ＴｉＭ３では成立しないような場合、
区間Ｔ　ｉＭｌにおける「＋ｌ」と区間ＴｉＭ３におけ
る「−１」によって最終的にはディジタルデータは変化
しない。

同、ラッチ回路１６９の全出力を人力したアンド回路１
４８とノア回路１４９（第６図）は最大カウント値と最
小カウント値を夫々検出するためのものである。最大カ
ウント値になったときアンド回路１４８の出力によって
アンド回路１４６゜１４４を動作不能にし、アップカウ
ントを禁止する。最小カウント値になったときはノア回
路１４９の出力によってアンド回路１４２を動作不能に
し、ダウンカウントを禁止する。

サンプリング信号Ｈ，１が発生しているときの説明に戻
ると、区間ＴｉＭ３の終了後はＡ／Ｄ変換結果であるデ
ィジタルデータがアンド回路１６６、オア回路１３３、
加算器１３４の入力Ｂを介してデータレジスタ１００で
循環してホールドされる。

このレジスタ１００のデータはニューディジタルデータ
ＮＤＤとして第７図の各制御回路１１１〜１１７のデマ
ルチプレクス用アンド回路１２６．。

１２７に供給される。信号Ｈ１が“１″のときは制御回
路１１１のアンド回路１２２が動作可能であるが、信号
Ｎ７・２’　５　Ｔ　３２が０′の間は条件が成立せず
、このアンド回路１２２の出力は”θ″となっている。

アンド回路１２２の出力”０”はインバータ１５０で反
転され、ホールド用のアンド回路１２８に与えられる。

レジスタ１０１のデータＶＢＲはこのアンド回路１２８
及びオア回路１５１を介して循環保持される。

信号Ｈ１の最後の８タイムスロツトにおいて信号Ｎ７−
・２５Ｔ３２が”ｌ”となると、アンド回路１２２の条
件が成立し、このアンド回路１２２からアンド回路１２
６に”１″゛が与えられる。同時に、アンド回路１２２
の出力”ｌ”は、次のサンプリング信号Ｈ２に対応する
制御回路１１２のマルチプレクス用アンド回路１２５に
加えられると共にオア回路１６１に与えられる。制御回
路１１１では、アンド回路１２２の出力“１１によって
ホールド用アンド回路１２８が動作不能となり、アンド
回路１２６が動作可能と々る。従って、信号Ｈ１のタイ
ミングでＡ／Ｄ変換されたボリュームＶ１の設定値を示
すニューディジタルデータＮＤＤがアンド回路１２６で
選択され、オア回路１５１を介してレジスタ１０１にロ
ードされる。アンド回１３１２２は第２５から第３２タ
イムスロツトの間″ｌ＃を出力し、この間にデータレジ
スタ１００（第６図）から出力されるデータＮＤＤは丁
度°下位ビットから最上位ビットまでの８ビツトがシリ
アルに順番に並んでいる。従って、第２５タイムスロツ
トから第３２タイムスロツトの間で二ニーディジタルデ
ータＮＤＤがレジスター０１に順番にロードされること
になり、第１タイムスロツトにおけるレジスター０１の
各ステージの重みは図中に示すように第１ステージが最
上位ビット（−Ｈｚ）であり、ステージが進むにつれて
下位ピットに移り、第８′ステージが最下位ビット（−
ＨＨｚ３である。

一方、アンド回路１２２の出力゛ｌ″に対応してオア回
路１３１から信号ＴｉＭが出力され、かつアンド回路１
２５及びオア回路１３２を介してレジスター０２のデー
タＶＢＤがオールドゲイジタルデータＯＤＤとしてＡ／
Ｄ変換器１８（第６′　　図）に与えられる。そして１
．サンプリング信号がＨｚに切換わると、前述と同様の
手順で、ボリュームｖ２に関するＡ／Ｄ変換が行なわれ
る。以下、信号Ｈ２〜Ｈ７に対応して制御回路１１２〜
１１７が前述と同様に動作し、各ボリュームＶ　３”〜
ｖ７に関するＡ／Ｄ変換が順次行なわれる。こうして、
各レジスタ１０１〜１０７には、各ボリューｌｂ　Ｖ　
１〜ｖ７の出力に対応するディジタルデータが夫々記憶
される。

同、ディレイピブ一 対応するレジスタ１０４のデータ表示がＤＶＥＲとＤＥ
Ｌの２通り有る理由は、ボリュームＶ４をディレィビブ
ラートの開始時間設定とディレィビブラート深さ変化の
エンベロ 方に兼用しているためである。ＤＶＥＲはディレィビブ
ラートにおける深さの時間的変化の速度を設定するため
のディレィビブラートエンベロープレート”データであ
り、その重みはレジスタ１０４の各ステージブロック内
の下側に示されている。

この重みの単位が（Ｈｚ）である理由は、エンベロープ
変化レートを周波数に換算した速さで示したためである
。すなわち、・エンベロープの開始時から終了時までの
時間が周波数表示の一周期に対応している。ＤＥＬはデ
ィレィビブラート開始時間データであり、その重みはレ
ジスタ１０４の各ステージブロック内の上側に示されて
いる。この２つのデータＤＶＥＲ，ＤＥＬは勿論真理値
が異なっているわけではなく、利用する側での重みづけ
が異なっているだけである。

スラースピード（ボリュームＶ５１に対応するレジスタ
１０５のデータ表示がＳＲＭとＳＲＥの２通り有る理由
は、ダイナミックレンジを広くとるために８ビツトのデ
ータを仮数部と指数部に分けて利用するためである。最
下位ビットは利用せず、下位２ビツト目から５ビツト目
までを仮数部Ｍ１．Ｍ２．Ｍ３．Ｍ４とし、上位３ビツ
トを指数部Ｅ１．Ｅ２．Ｅ５とする。ＳＲＭはスラーレ
ート仮数部のデータ表示であり、ＳＲＥはスラーレート
の指数部のデータ表示である。

第４図のオア回路９０から出力されたイニ７ヤルセンシ
ング信号ＩＳは第７図の遅延フリップフロッグ１５２に
入力される。２段の遅延フリップフロップ１５２は信号
６ｙ８によって入力信号をロードし、信号ｌｙ８に同期
して出力状態を切換えるものである。遅延フリップ７０
ツブ１５２の第１ステージの出力がアンド回路１５６に
加わり、１５４に加わる。第２ステージの出力はアンド
回路１５４に加わり、かつインバータ１３０で反転され
てアンド回路１５３に加わる。このインバータ１３０の
出力が信号−「茗として第６図のＡ／Ｄ変換器１８に与
えられる。アント回路１５３は信号Ｉｓの立上９に対応
して８タイムスロツト幅のパルスを出力し、アント回路
１５４は信号ＩＳの立下りに対応して８タイムスロツト
幅のパルスを出力する。アンド回路１５３及び１５４の
出力はオア回路１６１に加えられ、信号ＴｉＭとして第
６図のＡ／Ｄ変換器１８に与えられる。信号ＩＳに対応
して発生する信号ＴｉＭ及び■ｓの状態を第１１図に示
す。

第６図において、信号ＩＳＯ立−Ｌりに対応して信号Ｔ
ｉＭが“ｌ“となる８タイムスロツトの間でアンド回路
１６６が動作不能にされ、データレジスタ１００の全ビ
ットが”０”にクリアされる。

また、信号ＩＳが“θ″となることによって第７図の各
制御回路１１１〜１１７が動作不能にされ、各レジスタ
１０１〜１０７はその記憶データを循環保持する。かつ
、第６図のアンド回路１４２及び１４４が動作不能とな
り、アンド回路１４６が動作可能となる。アンド回路１
４６が可能化された°最初の８タイムスロツトでは、信
号ＴｉＭを８タイムスロツト遅延した信号Ｔ　ｉ　Ｍ　
１がｌ′であり、インベータ１５６の出力”０′によっ
てアンド回路１４６の動作が禁止される。これは信号Ｉ
ｓの立上り時において各信号の状態が安定するのを待つ
ためであるが、この処理は特に行なわなくてもよい。ア
ンド回路１４６の他の入力には信号ｌｙ８と遅延フリッ
プフロップ１４０の出力が加えられる。従って、比較器
１１０で「Ｂ≧Ａ」が成立すれば、信号ｌｙ８のタイミ
／りでアンド回路１４６から“１″が出力され、オア回
路１４６を介して加算器１６４の入力Ａに与えられる。

前述の通り、この信号ｌｙ８のタイミングはデータレジ
スタ１００のデータの最下位ビットのタイミングである
。従って、アンド回路１４６から信号−１ｙ８のタイミ
ングで１パルス与えられる毎に（約４μｓ毎に）データ
レジスタ１００の内容がｌカウントアツプされる。

前述の通Ｖ；イーニシャルセ／ソング信号ＩＳが発生し
ている間はマルチプレクサ１６てボリュームｖ８のアナ
ログ電圧を持続して選択する。従って、ボリューム■８
で感度調整されたタッチ検出信号が比較器１１００入力
Ｂに専ら与えられる。

データレジスタ１００は初めにオール”θ″にクリアさ
れるので、初めは比較器１１０でｒＢ、＜ＡＪが成立す
る。データレジスタ１００の値がタッチ検出信号の値に
一致するまで、信号ｌｙ８が発生する毎に急速に該レジ
スタ１００の内容がカウントアツプされる。データレジ
スタ１０００カウント値がタッチ検出信号の値に一致す
ると、比較器１１０でｒＢ＝ＡＪが成立する。これにも
とづきレジスタ１００の内容が更にｌカウ／′ｔ−アッ
プされたへ比較器１１０でｒＢ＜ＡＪが成立し、アンド
回路１４３が動作不能にされ、カウントが停止する。そ
の後、タッチ検出信号のレベルが下がったとしてもデー
タレジスタ１００のダウ／カウントは行なわれｈいので
、ピーク値が保持されることになる。また、タッチ検出
信号力げ一タレジスタ１００の値よりも更に大きくなっ
た場合は比較器１１０で「Ｂ≧Ａ」が成立し、追加のカ
ウントアツプが行なわれる。こうして、イニシャルセン
シング信号ＩＳが発生している間のタッチ検出信号のピ
ーク値に相当するディジタルデータカニデー２レジスタ
１００でホールドされる。このデータレジスタ１００に
ホールドされたピーク値のデータはデータＮＤＤのライ
ンを介して第７図の％ｌ１３御回路１１８内のアンド回
路１５７に与えられる。

鍵押圧開始時から約１ｏｍｓが経過してイニシャルセン
シング信号Ｉｓが立下ると、第７図のアンド回路１５４
の出力が第２５乃至第３２タイムスロツトに同期して８
タイムスロツト間°ｌ″となる。このアンド回路１５４
の出力゛ｌ″はアンド回路１５８に与えられる。ア／ト
°回路１５８の他の入力には、第４図のフリップフロッ
プＸＫＱの出力ＸＫＱＳが２段の遅延フ１ノツプフロッ
プ１５９を介して加えられる。この遅延フ１ノツプフロ
ップ１５９は遅延フリップフロップ１５２の出力タイミ
ングに同期させるだめのものである。アンド回路１５８
はイニシャルタッチ検出時間終了時に伺らかの鍵が押圧
されていること（ＸＫＱＳが“ビ）を条件に８タイムス
ロツトの間”１″を出力する。

このアンド回路１５８の出力゛ｌ″によってアンド回路
１５７が動作可能となり、データレジスタ１００（第６
図）にホールドされているタッチ検出信号のピーク値デ
ータ（ＮＤＤ）を通過させ、オア回路１６０を介してレ
ジスタ１０８にロードする。また、アンド回路１５４の
出力゛１″に対応してオア回路１３１から第６図のイン
バータ１６５に与えられる信号ＴｊＭによってデータレ
ジスタ１００にホールドしていたピーク値データがクリ
アされる。アンド回路１５４の出力がｌ＃となる８タイ
ムスロツトの間にレジスタ１０８（第７図）に対応する
ピーク値データのロードが完了し、該アンド回路１５４
の出力が”０＃に立下るとアンド回路１５７に代わって
アンド回路１６１が動作可能となる。レジスタ１０８に
ロードされたタッチ検出信号のピーク値データはこのア
ンド回路１６１を介して以後ホールドされる。こうして
、イニシャルタッチ検出データがレジスタ１０８にホー
ルドされる。

尚、レジスタ１０８のデータ表示がＡＰＩとＩＴＬの２
通り有る理由は、同じイニシャルタッチ検出データをア
タックピッチコントロールとイニシャルタッチレベルコ
ントロールのＭ方に使用するためでおる。ＡＰＩは、ア
タックピッチ初期値設定データであり、その重みはレジ
スタ１０８の各ステージブロック内の上側に記されてい
る。

下位３ビツトは切捨てられ、上位５ビツトが約１．２セ
ント乃至約１９セントのピッチずれに対応する。ＩＴＬ
は、イニシャルタッチレベル制御データである。

第７図の各レジスタ１０１〜１０８に記憶されたデータ
のうちピッチコントロール関係のデータ、すなわちビブ
ラートレートデータＶＢＲ，ビブラート深さデータｖＢ
Ｄ１アフタータッチビブラート深さデータＫＶＢＤ、デ
イレイビブラートエンベローグレートデータＤ　Ｖ　Ｅ
　Ｒ，ディレィビブラート開始時間データＤ　Ｅ　Ｌ、
　スラーレート低数部データＳＲＭ、スラーレート指数
部データＳＲＥ。

アタックピッチ初期値設定データＡＰＩは効果付与回路
２０（第１２図の部分）に供給される。レベルコントロ
ール関係のデータ、すなわちアフタータッチレベル制御
データＡＴＬ、サステインレートデータＳＴＲ，イニシ
ャルタッチレベル制御データＩＴＬは楽音信号発生部２
１（第２図）に供給される。

効果付与回路の説明 図示の都合上、効果付与回路２０の詳細例は３つの部分
に分けて第１２図、第１３図、第１４図に示されている
Ｊ各図は第２図の回路２０のブロック中に示されたよう
に結合する。効果付与回路２０で社、アタックピッチコ
ントロール、ディレィビブラート、アフタータッチビブ
ラート、及びノーマルビブラートのための変調信号を夫
々形成する処理、及びスラー効果のために単音モードの
押圧鍵キーコードＭＫＣを変調する処理、を実行する。

尚、スラー効果はこの発明とは直接関係ないだめ、スラ
ー効果に関連する回路は第１２図乃至第１４図ではほぼ
省略しである。まず、アタックピッチ及びビブラートの
ための変調信号を形成する部分について説明する。

効果付与回路２０は、第１３図に示す４つの演算器ＣＵ
Ｌ１．ＣＵＬ２．ＣＵＬ３．ＣＵＬ４を含んでいる。各
演算器ＣＵＬ１〜ＣＵＬ４は、システムクロックパルス
φ□、φ２によってシフト制御される１６ステージ／ｌ
ビツトの直列シフトレジスタ１６２，１６３，１６４．
１６５と、１ビット分の全加算器１６６．１６７．１６
８，１６９と、演算及び記憶動作制御用の論理回路１７
０〜１９６（アンド回路）、１９７〜２０４（オア回路
）とを夫々具えており、シリアル演算を行なう。

演算器ＣＵＬ２は変調信号の瞬時値を示すデータＶＡＬ
を番／るものである！演算器ＣＵＬ１は変調信−号の周
波数を示すデータを繰返し演算して演算器ＣＵＬ２にお
ける演算タイミングを示す信号を発生するものである。

演算器ＣＵＬ３は変調化ＥＮＶを求めるものである。こ
のデータＥＮＶを所定ビットシフトして変調信号の変化
幅を示す微小値△ＥＮＶとして利用する。演算器ＣＵＬ
２において、この変化幅△ＥＮＶｆ：演算器ＣＵＬＩか
らのタイミング信号に応じて繰返し演算することにより
変調信号の瞬時値を示すデータＶＡＬを求める。演算器
ＣＵＬ４は、後述するように多目的に使用される。

第１５図（ａ）は、アタックピッチ、ディレィビブラー
ト、ノーマルビブラートにおける変調信号及びそのエン
ベロープ（深さ）の−例を示すものである。この図を参
照して変調信号の形成法の概略を説明する。第１５図（
ａ）の横軸は時間、だて軸は正規周波数（０セント）か
らのピッチずれをセント値によって示す。

アタックピッチの初期値は負の値（正規周波数の低音側
のピッチずれ）ｒ−ＡＰｉＳＪである。このアタックピ
ンチ初期値の絶対値ｒ　ＡＰ　ｉ　Ｓ　Ｊは、レジスタ
１０８（第７図）から与えられるアタックピッチ初期値
設定データＡＰＩにＲＯＭ２２（第２図）から与えられ
る音色に対応したアタックピッチ初期値件数ＡＰＳを乗
算したものである。

前述の通り、データＡＰＩは鍵のイニシャルタッチに対
応したものであるので、アタックピッチ初期値ＡＰｉ３
はイニシャルタッチに応じて制御されることになる。ア
タックピッチにおけるエンベロープの初期値もアタック
ピッチ初期値ＡＰｉＳと同じである。演算器ＣＵＬ３　
（第１３図）にエンベロープ瞬時値ＥＮＶの初期値とし
てＡＰｉＳをプリセットし、以後、この初期値ＡＰｉＳ
を下位桁にｎビットクツ）（２”倍）した微小値△ＡＰ
ｉＳを、ＲＯＭ２２　（第２−）から与えられる音色に
対応したアタックピッチエンベロープレートデータＡＰ
ＥＲに応じた時間間隔で繰返し減算することにより、徐
々に減衰するエンベロープの瞬時値ＥＮＶが求められる
。演算器ＣＵＬ４で上記エンベロープレートデータＡＰ
ＥＲを規則的にアキュムレートし、その最上位ビットか
らのキャリイアウド信号の発生タイミングによって演算
器ＣＵＬ３における上記減算の繰返し時間間隔を定める
。△ＡＰｉＳはイニシャルタッチに対応したものである
ので、アタックピッチのエンベロープもイニシャルタッ
チに応じて制御されることになる。一方、演算器ＣＵＬ
２では、変調信号瞬時値ＶＡＬの初期値としてｒ−ＡＰ
ｉＳＪをプリセットし、エンベロープ瞬時値ＥＮＶをＦ
位桁にｎビットシフト（２−ｎ倍）した微小値△ＥＮＶ
を、ＲＯＭ２２（第２図）から与えられる音色に対応し
たアタックピッチレートデータＡＰＲに応じた時間間隔
で繰返し加算もしくは減算することにより、変調信号の
瞬時値ＶＡＬを求める。ＶＡＬの初期値は負の値ｒ−Ａ
ＰｉＳＪであるので、初めは加算を行ない、ＶＡＬを徐
々に大きくする。値ＶＡＬが値ＥＮＶに達したとき減算
に切換える。以後、加算と減算を又互に行ない、工／ベ
ロープ値ＥＮＶの範囲内で値ＶＡＬが繰返し折返すよう
にする。演算器ＣＵＬ１で上記レートデータＡＰＲを親
日１］的にアキュムレートし、その最上位ピントからの
キャリイア、ウド信号の発生タイミングによって演算器
ＣＵＬ２における上記加算または減算の時間間隔を定メ
ル。エンベロープ値ＥＮＶが０セントになったときアタ
ックピッチコントロールが終了する。

アタックピッチあるいはスラーが終了したとき演算器Ｃ
ＵＬ４でディレィビブラート開始までの時間がカウント
される。このカウント時間が、レジスタ１０４（第７図
）に記憶されたディレィビブラート開始時間ＤＥＬに一
致すると、ディレィビブラートが開始する。

ディレィビブラートにおけるエンベロープ（深さ）は０
セントから始捷り、レジスタ１０２（第７図）から与λ
られるビブラート深さデータＶＢＤに対応するセント値
まで徐々に増大する。演算器ＣＵＬ３では、深さデータ
ＶＢＤを下位桁にｎビットシフトした微小値ΔＶＢＤを
、レジスタ１０４（第７図）から与えられるディレィビ
ブラートエンペロープレートデータＤＶＥＲに応じた時
間間隔で繰返し加算することにより、徐々に増大するエ
ンベロープ瞬時値ＥＮＶを求める。上記エンベロープレ
ートデータＤＹＥＲに対応する値が演算器ＣＵＬ４でア
キュノ、レートされ、そのキャリイアウド信号によって
演算器ＣＵＬ３における計算時間間隔が設定される。一
方、演算器ＣＵＬ２では、エンベロープ瞬時値ＥＮＶを
７フトした微小値△ＥＮＶを、レジスタ１０１（第７図
）から与えられるビブラートレートデータＶＢＲに応ま
た時間間隔で繰返し加算または減算することにより、変
調信号の瞬時値ＶＡＬを求める。上記レートデータＶＢ
Ｒは演算器ＣＵＬ１でアキュムレートされ、そのキャリ
イアウド信号によって演算器Ｃ，ＵＬ２における計算時
間間隔が設定される。

演算器ＣＵＬ３のエンベロープ瞬時値ＥＮＶが深さデー
タＶＢＤに対応するセント値に達するとディレィビブラ
ートが終了し、ノーマルビブラートに移行する。ノーマ
ルビブラートにおいては、演算器ＣＵＬ３で深さデータ
ＶＢＤに対応する一定のエンベロープ値ＥＮＶを保持し
、演算器ＣＵＬ１．ＣＵＬ２ではＬ述のディレィ−ビブ
ラートのときと同じ処理を行なう。第１５図（ａ）には
示してないが、アフタータッチビブラートにおいては、
演算器ＣＵＬ３のエンベロープ値ＥＮＶをレジスタ１０
３（第７図）から与えられるアフタータッチビブラート
深さデータＫＶＢＤに対応する値とし、ディレィビブラ
ートあるいはノーマルビブラートのときと同じように演
算器ＣＵＬ１．ＣＵＬ２を動作させる。同、この実施例
では、ノーマル−ビブラートあるいはアフタータッチビ
ブラートが奏者によって選択された場合はディレィビブ
ラートはかからないようになっている。また、この実施
例では、第１５図（ａ）に示されているように、ディレ
ィビブラート、ノーマルビブラート及びアフタータッチ
ビブラートのときのピッチずれの深さは高音側と低音側
とでは非対称になっている。すなわち、高音側の深さＶ
ＢＤに対して低音側の深さは一！−ＶＢＤとなっている
。このような非対称の深さ設定は、自然楽器に近い、好
ましいビブラートをもたらす。

第１３図の各演算器ＣＵＬＩ〜ＣＵＬ４において、シリ
アル演算は第１乃至第１６タイムスロノトの間で行なわ
れる。各レジスター６２〜１６５内の１６ビツトのデー
タは第１乃至第１６タイムスロツトの間で最上位ビット
から順番に出力される。各ビットのシリアル演算結果は
第１乃至第１６タイムスロツトの間で加算器１６６〜１
６９から出力され、各レジスタ１６２〜１６５に取り込
−まれる。こうしてレジスタ１６２〜１６５内のデータ
は１６タイムスロノト毎に循環する。第１６タイムスロ
ツトにおける最上位ビットの演算によるキャリイアウド
信号が第１７タイムスロツトにあられれる最下位ビット
データに加算されないようにするために、加算器１６６
〜１６９のキャリイアウド出力Ｃ６＋１を入力Ｃ！に与
えるだめのアンド回路１７０，１７５，１８３，１９１
に信号１７ｙ３２　　が加えられる。この信号１７ｙ３
２は信号１７ｙ３２の反転信号であり、第１７タイムス
ロツトで６０Ｈ１それ以外のタイムスロットで”ｌ”で
ある。

第１３図において、各シフトレジスタ１６２〜１６５の
各ステージ内に記された数字は、第１タイムスロツト及
び第１７タイムスロノトのときの各ステージ内のデータ
の重みを示すものである。

夫々の重み表示の単位は、レジスタ１６２が「Ｈ，ｚ、
」、１６６及び１６４が「セント」、１６５の上側が「
Ｈｚ」、下側がｒｍｓＪである。レジスタ１６２の上側
の重み表示は、演算器ＣＵＬＩをアタックピッチレート
データＡＰＲのアキュムレートに用いるときの重みを示
す。例えば第７ステージの「ｌ」はＩＨｚの重みを示す
。レジスタ１６２の下側の重み表示は、演算器ＣＵＬ１
をビブラートレートデータＶＢＨのアキュムレートに用
いるときの市みを示す。例えば第７ステージのｒ４／３
Ｊは４／３Ｈ，Ｌを示す。アタックピッチのときとビブ
ラートのときとで重みが異なる理由は、ビブラートのと
きは前述の非対称形の深さ設定を行なうためである。レ
ジスタ１６５の上側の重み表示は演算器ＣＵＬ４をエン
ベロープレートデータ、ＡＰＥＲ，ＤＶＥＲ（￥に５Ｌ
Ｒ）のアキュムレートに用いるときの貞みを示す。下側
の重み表示は演算器ＣＵＬ４をディレィビブラート開始
時間のカウントに用いるときの重みを示す。レジスタ１
６６の第１号の瞬時値ＶＡＬは負の値にもなるので、正
負を区別するためにサインピッ）Ｓが存在する。尚、負
の値は２の補数で表わされる。次に各制御の詳細を説明
する。

（１）７ｆ’ツタピツチコントロ一ル 第１３図の各演算器Ｃ’ＵＬＩ〜ＣＵＬ４の動作を制御
するために第１４図に遅延フリップフロップ２２２〜２
２７が設けられている。これらのフリップフロップ２２
２〜２２７は、信号ＩＴ８（第５図）のタイミングで大
刀信号を取り込み１７Ｔ２４（第５図）のタイミングで
出力状態を切換えるものでおる。これらのフリップフロ
ップのうち、２２２゜２２３及び２２５がアクンクピッ
テコントロールのときに動作する。

前述の通り、アタックピノテコントロールヲ行なうべき
条件が成立したとき、イニシャルセンシング信号Ｉｓの
立下りに対応してアタックピッチスタート信号Ａｓが単
音キーアサイナ１４Ａ（第４図）から出力される。この
アタックピッチスタート信号ＡＳは第１４図のアンド回
路２１１に加わると共にインバータ２１４で反転゛・さ
れる。インバータ２１４の出力はアンド回路２０５〜２
０９゜２１２に加わる。第１６図に示すように、イニシ
ャルセンシング化ＭＩＳは第１６タイムスロツトで立下
り、アタックピッチスタート信号Ａｓはその直後の第１
７タイムスロツトから次の第１６タイムスロツトまでの
３２タイムスロツトの間゛ｌ′となる。信号ＡＳに対応
してアンド回路２１１の出力が“１″となり、オア回路
１，４．６及び７に与えられる。オア回路４の出力はフ
リップフロップ２２５に与えられる。信号Ａｓが立上っ
たときから３２タイムスロツト後にフリップフロップ２
２５の出力が”１″に立上り、以後、アンド回路２１０
及びオア回路４を介して自己保持される。

このフリップフロップ２２５の状態をＡＰＱなる符号で
示す。オア回路４の出力がＡＰＱ信号に相当する。ＡＰ
Ｑ信号が“ｌ”のとき、効果付与回路２０（第１２〜１
４図）内の各回路に対してア・タックピッチコントロー
ルを実行するよう指示する。

オア回路１の出力はフリップフロップ２２２で３２タイ
ムスロツト遅延され、ＵＳＥＴ（アップセット）信号と
して出力される。オア回路７の出力はインバータ２２８
で反転されてＳＥＴ信号として利用されると共に、遅延
フリップフロップ２２３で３２タイムスロツト遅延され
る。このフリップフロップ２２３の出力はインバータ２
２９で反転され、５ＥＴＤ信号として利用゛される。ま
た、アンド回路２１１の出力はＡＰＳＥＴ信号として利
用される。

従って、アタックピンチスタート信号Ａｓにもとづいて
発生される各信号ＡＰＱ、％ＵＳＥＴ、ＳＥＴ。

５ＥＴＤ、ＡＰＳＥＴの状態は第１６図のようになる。

また、第１５図（ｂ）には上記各信号の状態を第１５図
（ａ）のタイムスケールに合わせて示したものが示され
ている。

ＳＥＴ信号は第１３図のアンド回路１７４．１７７〜１
８０，１８２，１８４〜１８７，１９０，１９６に加え
られ、各演算器ＣＵＩＬ１〜’ＣＵ　Ｌ　４の古いデー
タをクリアする。ＵＳＥＴ信号は第１３図のオア回路２
６０を介して遅延フリップフロップ２３１に加えられる
。このフリップフロップ２３１は第１４図のフリップフ
ロップ′２２２〜２２７と同様に信号ＩＴ８，１７Ｔ２
４によって制御される。

このフリップフロップ２３１の内容はアンド回路２６２
または２３６を介して自己保持される。初めはアンド回
路２３２が動作可能となっており、ＵＳＥＴ信号によっ
てフリップフロップ２３１に取り込まれた”１″が該フ
リップ７０ツブ２６１で自己保持される。このフリップ
フロップ２３１で保持している信号ＵＰＱは演算器ＣＵ
Ｌ２の加減算方向を指示するものであり、ＵＰＱが”１
″のときはアップカウント（Ｕ）を指示し、０”のとき
はダウンカウントＣＤ）を指示する。

５ＥＴＤ信号は第１３図における比較器Ｃ０Ｍ１の出力
用アンド回路２３４，２３５及び第１４図における比較
器Ｃ０Ｍ２の出力用アンド回路２３６゜２３７に入力さ
れる。第１４図の各フリップフロップ２２４〜２２７の
状態切換えが比較器ＣＯＭＩ。

Ｃ０Ｍ２によって制御されるようになっているため、こ
れらのフリップフロップ２２４〜２２７にｌ″をセット
したばかりのときは比較出力を禁止するためである。

ＡＰＱ信号ｕ第ｉ　４　図のｙンド回路２４０．２４４
及び第１３図のアンド回路１７１，１８４，１８５゜１
８６．１９４，２１７に与えられる。アクツクピッチの
場合は、このＡＰＱ信号が入力されたこれらのアンド回
路によって演算器ＣＵＬ１〜ＣＵＬ４及び比較器Ｃ０Ｍ
１．Ｃ０Ｍ２が制御される。

ＡＰＳＥＴ信号は第１３図のアンド回路１７６゜１８１
．１８８に人カサれる。こ（７）ＡＰＳＥＴ信号は演算
器ＣＵ　Ｌ　’２及びＣＵＬ３にアタックピッチ初期値
をロードするためのものである。同、第１４図のオア回
路６にはアンド回路２０５〜２１３の出力がすべて入力
されており、アタックピッチあるいはデ５イレイビブラ
ートあるいはスラーの処理をしている間は常に”１″′
を出力する。このオア回路６の出力信号ＡＮＹＱが第１
３図のアンド回路１９０に入力されており、演算器ＣＵ
Ｌ３における時間的に変化するデータＥＮＶの演算を可
能にしている。

前述の通り、第７図のレジスタ１０８では、イニシャル
センシング信号Ｉｓの立下り直後の第２５乃至第３２タ
イムスロツトの間でイニシャルタッチ検出データをロー
ドする。このレジスタ１０８の５ステージ目からアタッ
クピッチ初期値設定データＡＰＩがとり出され、第１２
図のアンド回路２４８に与えられる。信号１Ｔ５ｙ８の
タイミングでアンド回路２４８を可能にすることにより
１．２セント乃至１９セントの重みの５ビツト（第７図
１０８参照）だけを選択する。このデータＡＰＩを２段
の遅延フリップフロップ２４９で２タイムスロツト遅延
したものをアンド回路２５０に入力し、ｌタイムスロッ
ト遅延したものをアンド回路２５１に入力し、遅延して
いないものをアンド回路２５２に入力する。ＲＯＭ２２
（第２図）から与えられる係数データＡＰＳは２ピツ）
ＡＰＳ　１゜ＡＰＳ２であり、これを第１７タイムスロ
ツトに同期してラッチ回路２５６にラッチする。ラッチ
回路２５６の２ビツト出力はその値”１１　”　４たは
”１０”またはＯ１”をデコードする形式で各アンド回
路２５０〜２５２に与えられ、３通りの状態のデータＡ
ＰＩのいずれかを選択する。こうして、データＡＰＪが
係数データＡＰＳ１．ＡＰＳ２に応じてシフト、され、
オア回路２５４を介してアタックピッチ初期値データＡ
ＰｉＳが得られる。

このデータＡＰｉＳは第１・６図に示すように例えば第
１乃至第８タイムスロツトの間では第１乃至第７タイム
スロツトの間の７タイムスロツトにおいて有効値があら
れれる。前述の通り、係数データＡＰＳ（ＡＰＳ□、Ａ
ＰＳ２）は音色に対応するものである。従って、データ
ＡＰＩをＡＰＳによってスケーリングすることによりア
タックピッチコントロールのかかり具合が選択された音
色に応じて制御されることになる。もしアタックピッチ
を付与しない音色が選択された場合はＡＰＳｌ、ＡＰＳ
２が“００″であり、アンド回路２５０．２５１．２５
２がすべて不能化され、初期値データＡＰｉＳはオール
１０２となり、アタックピッチが禁止される。

初期値データＡＰｉＳは第１３図のアンド回路１８８に
与えられると共に、インバータ２５５で反転されてアン
ド回路１８１及び１８５に入力される。アンド回路１８
８はＡＰＳＥＴ信号発生時に信号９Ｔ１６（第５図）の
タイミングでデータＡＰｉＳを通過し、オア回路２０３
及び加算器１６８の入力Ｂを介してシフトレジスタ１６
４にロードする。

従って、第１７タイムスロツトにおけるレジスタ１６４
の各ステージの重みは図のようになる。

ＡＰＳＥＴ信号が立下るのと入れ替わりにＳＥＴ信号が
立上り、アンド回路１９０を介してレジスタ１６４の初
期値ＡＰｉＳがホールドされる。こうして、エンベロー
プ瞬時値データＥＮＶとしてアタックピッチ初期値ＡＰ
ｉＳが演算器ＣＵＬ、５（レジスタ１６４）にプリセッ
トされる。

アンド回路１８１はＡＰＳＥＴ信号発生時に信号９Ｔ１
６のタイミングで反転データＡＲｉＳを通過し、オア回
路２００を介して加算器１６７の入力Ｂに与える。ＡＰ
ＳＥＴ信号発生時は、信号９ｙ３２のタイミングでアン
ド回路１７６からｌ”が出力され、オア回路１９８を介
して加算器１６７の人力Ｃ１に与えられる。信号９ｙ３
２は、信号９Ｔ１６のタイミングで選択される反転デー
タＡＰｉＳの最下位ビットのタイミングを示しており、
加算器１６７では反転データＡＰｉＳに「ｌ」を加算し
て、初期値データＡＰ　ｉ　Ｓの２の補数を求める演算
を行なう。こうして２の補数で表わされた負の初期値デ
ータｒ−Ａｐｔｓ」が変調信号瞬時値ＶＡＬとして演算
器ＣＵＬ２　（レジスタ１６６）にプリセットされる。

演算器ＣＵＬ４では、ＲＯＭ２２（第２図）かう与えら
れるアタックピッチエンベロープレートデータＡＰＥＲ
がアンド回路１９４に入力される。

このデータＡＰＥＲは第１７タイムスロツ゛ト乃至第１
６タイムスロツトのシリアル演算１サイクルに同期して
／リアルに与えられるものとする。

ＡＰＱ信号の発生中は、このデータＡＰＥＲがアンド回
路１９４、オア回路２０４を介して加算器１６９の入力
Ａに繰返し与えられる。また、加算器１６９の出力Ｓを
１６タイムスロツト遅延させたシフトレジスタ１６５の
出力ＥＲＤＴがＳＥＴ信号の発生中は常にアンド回路１
９６を介して加算器１６９の入力Ｂに与えられる。従っ
て、データＡＰＥＲが演算器ＣＵＬ４で繰返し加算され
る。

１６ピツトの演算器ＣＵＬ４のモジュロ数は２１６であ
り、２”／ＡＰＥＲ回の加算が行なわれる毎に最上位ビ
ットからキャリイアウド信号が発生する。

加算器１６９のキャリイアウド出力Ｃ８＋１はラッチ回
路２５６に入力される。ラッチ回路２５６は信号１７ｙ
３２ｓによってラッチ制御される。最上位ビットの演算
タイミングは第１６タイムスロツトであるため、最上位
ビットのキャリイアウド信号はｌタイムスロット遅れの
第１７タイムスロツトで出力Ｃ８＋１から出力される。

従って、第１７タイムスロツトで発生する信号１７ｙ３
２ｓによってラッチ制御することに１９、ラッチ回路２
５６では演算器ＣＵＬ４の最上位ビットのキャリイアウ
ド信号３２タイムスロツトの間保持される。

同、演算器ＣＵＬ１〜ＣＵＬ４のシリアル演算タイミン
グは第１７図（ａ）のようになっている。各レジスタ１
６２〜１６５にストアされる１６ビツトデータの最下位
ピッ）（ＬＳＢ）から最上位ピノ）（ＭＳＢ）までのン
リアル演算が第１乃至第１６タイムスロツトで順次行な
われる。次の第１７乃至第３２タイムスロツトでは演算
は行なわれず、演算結果が循環保持される。信号９Ｔ１
６のタイミングで選択された前述の初期値「−ＡＰＩＳ
」、ｒＡＰｉＳＪは、第１７図（ｂンに示すように第９
乃至第１６タイムスロツトにおいて上位８ビツトの重み
で各演算器ＣＵＬ２．ＣＵＬ３にロードされたことにな
る。

ラッチ回路２５６で３２タイムスロット幅に拡大された
キャリイアウド信号は演算器ＣＵＬ３のアンド回路１８
４，１８５．１８６に入力される。

これらのアンド回路１８４，１８５，１８６はＡＰＱ信
号及びＳＥＴ信号によって可能化されている。アンド回
路１８５はインバータ２５５から与えられるアタックピ
ッチ初期値ＡＰｉＳの反転データＡＰｉＳを信号ＩＴ８
のタイミングで選択し、す子回路２０２を介して加算器
１６８の入力Ａに与える（第１７図（ｅ）参照）。アン
ド回路１８４は信号１ｙ３２のタイミングでオア回路２
０１を介して加算器１６８の入力Ｃｉに“１″を与える
（第１７図（Ｃ）参照）。その結果、信号ＩＴ８のタイ
ミングで選択した反転データＡＰｉＳの最下位ビット（
第１タイムスロツトのタイミング）に１が加算され、Ａ
ＰｉＳの２の補数す々わち−ＡＰｉＳが求まる（第１７
図（Ｃ）参照）。アンド回路１８６は信号９Ｔ１６のタ
イミングでオア回路２０２を介して加算器１６８の入力
Ａに“１″を与える（第１７図（Ｃ））。その結果、第
１乃至第８タイムスロツトのｒ−ＡＰｉＳＪに対して第
９乃至第１６タイムスロツトでオール“ｌ″が追加され
、ＡＰｉＳを８ビツト下位にシフトした（２−８倍した
）微小値△ＡＰｉ　Ｓの２の補数「−△ＡＰｉＳＪが求
まる。

アンド回路１９０、オア回路２０３及び加算器１６８の
入力Ｂを介して循環するシフトレジスタ１６４のデータ
ＥＮＶに対して上記微小値［−△ＡＰｉＳＪが加算さ°
れる（△ＡＰｉＳが減算される）。

この加算は演算器ＣＵＬ４の最上位ビットからキャリイ
アウド信号が１回発生する毎に１回の割合いで実行され
る。当初、データＥＮＶとしてはアタックピッチ初期値
ＡＰｉＳがプリセットされる。

従って、演算器ＣＵＬ４のキャリイアウド信号が発生す
る毎にＡＰｉＳから△ＡＰｊＳをＩ＋＠次減算していっ
たものがデータＥＮＶの現在値である。△ＡＰｉＳを１
回減算する時間間隔は演算器ＣＵＬ４でアキュムレート
するデータＡＰＥＲＱ値に応じて定まる。前述の通り、
演算器ＣＵＬ４で２１６／ＡＰＥＲ回の加算が行なわれ
る毎にキャリイアウド信号がランチ回路２５６にラッチ
されるので、演算器ＣＵＬＦでΔＡＰｉＳを１回減算す
る時間間隔はｒ　１６ｔｌｓ　Ｘ　２１６／ＡＰＥＲＪ
である。例えば、データＡＰＥＲＯ値をＨｚで示せば、
ＣＵＬ４のに演算器ＣＵＬ４からキャリイアウド信号が
発生し、ΔＡＰｉＳの計算周期は［１６μｓ×６４（Ｈ
ｚ）／ＡＰＥＲ（Ｈ，１，）］と表わせる。以上のよう
にして、第１５図（ａ）のアタックピッチ部分に示すよ
うに徐々に減少−ｆるエンベロープデータＢＮＶが演算
器ＣＵＬ３で求まる。

一方、演算器ＣＵＬＩのアンド回路１７１にはＲＯＭ２
２　（第２図）からアタックピッチレートデータＡＰＲ
が与えられており、ＡＰＱ信号の発生中はこのデータＡ
ＰＲが加算器１６６０入力Ａに常に加えられる。前述の
データＡＰＥＲと同様に、このデータＡＰＲも、第１７
乃至第１６タイムスロントのシリアル演算１サイクルに
同期してシリアルに与えられるものである。また、ＳＥ
Ｔ信号の発生中は、加算器１６６の出力Ｓを１６タイム
スロツト遅延したシフトレジスタ１６２の出力がアンド
回路１７４を介して加算器１６６の入力Ｂに常に与えら
れる。従って、データＡＰＲが演算器ＣＵＬＩで１６μ
５（３２タイムスロツト　）毎にアキュムレートされる
。このアキュムレートによって生じる最上位ビットのキ
ャリイアウド信号は信号１７ｙ３２Ｓのタイミングでラ
ッチ回路２５７にラッチされ、３２タイムスロツト幅に
拡張される。演算器ＣＵＬ１の最上位ビットからキャリ
イアウド信号が発生する時間間隔は前述と同様に「１６
ｐｓＸ２”／ＡＰＲＪである。ＡＰＲをＨｚ表示に置換
えれば、モジュロ数２１６０Ｈｚ表示が１２８（＝２　
　ｘ１〒「）Ｈｚのため［１６μｓ×１２８（Ｈｚ）／
ＡＰＲ（Ｈｚ）Ｊと表わせる。

ラッチ回路２５７の出力は演算器ＣＵＬ２のアンド回路
１７７〜１８０に与えられる。これらのアンド回路１７
７〜１８０はＳＥＴ信号によって可能化される。アンド
回路１７７〜１７９はダウンカウント（減算）用であり
、ＵＰＱ信号をインバータ２５８で反転した信号が与え
られる。アンド回路１８０はアップカウント用であり、
ＵＰＱ信号が与えられる。前述の通り、初めはＵＳＥＴ
信号によってＵＰＱ信号が′ｌ”にセットされており、
アンド回路１８０が動作可能となっている。

アンド回路１８０にはシフトレジスタ１６４の９ステー
ジ目の出力△ＥＮＶが与えられており、これを信号１’
Ｉ’８のタイミングで選択し、オア回路１９９を介して
加算器１６７の入力Ａに与える。

”第１タイムスロツトのときレジスタ１６４の各ステー
ジの重みは図中に示すようになっているので、信号ＩＴ
８によって第１乃至第８タイムスロツトの間でレジスタ
１６４の第９ステージの出力△ＥＮＶを選択することに
より、データＥＮＶの８ビツト目から１５ビツト目まで
の重みのデータを７ビツト下位にシフトしたものを選択
することができる。すなわち、第１乃至第８タイムスロ
ツトの間でアンド回路１８０で選択されるデータ△ＥＮ
Ｖは演算器ＣＵＬ３のエンベロープデータＥＮＶを７ビ
ツト下位にシフトした（２−７倍した）微小値である。

このシフト状態を図に示すと第１７図（ｄ）のようにな
る。すなわち、演算器ＣＵＬ３では第８乃至第１５タイ
ムスロツトのタイミングでシリアル演算される重みをも
っているデータＥＮＶの上位８ビット部分が、７．タイ
ムスロット早く取り出されることにより７ビツト下位の
第１乃至第８タイムスロツトの演算タイミングに７フト
されて微小値データ△ＥＮＶとなる。

演算器ＣＵＬ２のデータＶＡＬは、アンド回路１８２、
オア回路２００、加算器１６７の入力Ｂ及びシフトレジ
スタ１６６を介して循環しており、このデータＶＡＬに
対して上記微小値へＥＮＶが加算される。この加算は演
算器ＣＵＬ１の最上位ビットからキャリイアウド信号が
１回発生する毎に１回の割合いで行なわれる。当初、デ
ータＶＡＬとしては負のアタックピッチ初期値「−Ａｐ
ｉ３」がプリセットされている。従って、この「−ＡＰ
ｉＳ」に対してΔＥＮＶが順次加算され、第１５図（Ｉ
Ｌ）のアタックピッチ部分に示すようにデータＶＡＬの
値が徐々に上昇する。△ＥＮＶを繰返し演算する時間間
隔は、演算器ＣＵＬ１のキャリイアウド信号の発生間隔
［１６μｓＸ２”／ＡＰＲｊであり、レートデータＡＰ
Ｒによって定まる。

データＶＡＬは信号ｌＴ１６のタイミングでアンド回路
２１５を介して比較器Ｃ０Ｍ１の入力Ａに与えられる。

演算器ＣＵＬ２でアップカウントを行なっているときは
、ＵＰＱ信号の１′によってアンド回路２１６か可能化
される。アンド回路２１６は信号ｌＴ１６のタイミング
でエンベローグデータＥＮＶを選択し、オア回路２２１
を介して比較器Ｃ０Ｍ１の入力Ｂに与える。ア、・グツ
、１つ／ト状態ニオイて、ＶＡＬ７！ｌ′−ＥＮＶより
も）］いとき、すなわち変調信号瞬時値ＶＡＬが工＞ロ
ープ瞬時値ＥＮＶに向って上昇中のとき、比・ヤ゛。

器ＣＯＭＩではｒＡ＜ＢＪが成立し、アンド回路２６５
に出力１１”が与えられ、アンド回路２６４には出力″
′０″が与えられる。尚、アンド回路２３４．２３５の
他の入力に与えられる５ＥＴＤ信号は通常は“ｌ”であ
る。アンド回路２６４の出力″′０′はインバータ２５
９で反転され、アンド回路２６２にｌ″が与えられる。

アップカウント状態では遅延フリップフロップ２３１の
出力はｌ″であり、この出力″１″゛がアンド回路２３
２、オア回路２３０を介してフリップ７０ツブ２６１°
でホールドされている。ＶＡＬがＥＮＶに到達し、比較
器Ｃ０Ｍ１でＦＡ＞ＢＪが成立すると、アンド回路２３
４から１″が出力され、インノ（−タ２５９の出力″′
０″によってアンド回路２３２が動作不能となる。これ
によりフリップ７０ツブ９３１がリセットされ、ＵＰＱ
信号が＠０”となり、演算器ＣＵＬ２がダウンカウント
モードとなる。尚、比較器Ｃ０Ｍ１（〕虻′ｉ′第１４
図のＣ０Ｍ２）は信号１７ｙ３２に同期して出力状態が
切換わるようになっている。

ダウンカウントモードにおいこは、ＵＰＱ信号を反転し
たインバータ２５８の１力“ｌ”Ｋｉっこアンド回路１
７７．１７８．ｉ７９が動作可能となる。これらのナン
ド回路１７７．１７８，１７９は、演算器ＣＵＬ２で利
用する加数△ＥＮＶを２の補数に変換する働きをする。

データ△ＥＮＶをインバータ２６０で反転したもの（△
ＥＮＶ）がアンド回路１７９に与えられ、信号ＩＴ８の
タイミングで加算器１６７の入力Ａに与えられる。信号
ＩＴ８は前述の通り、データＥＮＶを７ビツトシフトし
た微小値△ＥＮＶを得るために寄与する。

アンド回路１７７は信号１ｙ３２のタイミングで加算器
１６７の入力ＣｉＫ″′１″を与え、反転データ△ＥＮ
Ｖの最下位ビットに１を加算するためのものである。ア
ンド回路１７８は、信号９Ｔ１６゛のタイミングで加算
器１６７０入力Ａに８タイムスロット分の１”を与える
ためのものである。

こうして、第１乃至第１６タイムスロツトにおいて微小
値△ＥＮＶの２の補数［−△ＥＮＶＪが得られる（第１
７図（ｅ）参照）。

ダウンカウントモードにおいては、演算器ＣＵＬＩの最
上位ビットのキャリイアウド信号が発生する毎に、演算
器ＣＵＬ２においてデータＶＡＬに［−△ＥＮＶＪを加
算することにより、事実上、ＶＡＬから△ＥＮＶを減算
する。従って、第１５図（ａ）に示すように、データＶ
ＡＬはエンベロープデータＥＮＶに対応する頂点に達し
た後、上昇時と同じレートで徐々に下降する。

ダウンカウントモードでは、アンド回路２１６が動作不
能となり、アンド回路２１７，２１８゜２１９が動作可
能となる。アタックピッチの場合は、アンド回路２１７
，２１８，２１９のうち２１７だけがＡＰＱ信号によっ
て可能化される。

演算器ＣＵＬ３のレジスタ１６４から出力されるエンベ
ロープデータＥＮＶが信号１’ｌ’１６のタイミングで
アンド回路２１７を通過し、オア回路２２０を介し一〇
補数回路２６１に与えられろ。変調信号瞬時値ＶＡＬが
下降しているときは負の領域でこのＶＡＬが折返すので
、エンベロープデータＥＮＶを負の値に変換するために
この補数回路２６１が設けられている。補数回路２６１
は、信号ｌＴ１６のタイミング（第１乃至第１６タイム
スロノト）で送り込まれるエンベロープデータＦＪＮＶ
の２の補数を求め、これをオア回路２２１を介して比較
器Ｃ０Ｍ１の入力Ｂに与える。データＶＡＬの下降中は
、ｒＶＡＬ＞−ＥＮＶＪであるため比較器Ｃ０Ｍ１の［
Ａ＜ＢＪは成立せず、ダウンカウントモードが保持され
る。データＶＡＬがデータＥＮＶの負の値（−ＥＮＶ）
に到達すると、比較器Ｃ０Ｍ１ではｒＡ＜ＢＪが成立し
、アンド回路２６５にｌ”が与えられる。このアンド回
路２６５の出力″１”はアンド回路２６６に与えられる
。ダウンカウントモードのときは、遅延フリップフロッ
プ２６１の出力″０”を反転したインバータ２６２の出
力″Ｉ”によってアンド回路２６３が可能化されている
。従って、比較器Ｃ０Ｍ１でｒＡ＜ＢＪが成立したとき
アンド回路２６６から１″が出力され、フリップフロッ
プ２３１にロードされる。また、比較器Ｃ０Ｍ１の「Ａ
〉Ｂ」出力は０”となり、インバータ２５９からアンド
回路２６２に１”が与えられる。従って、フリップフロ
ップ２３１の出力″１”はアンド回路２６２を介して自
己保持される。こうして、ＵＰＱ信号が′１”となり、
演算器ＣＵＬ２はアノプカウ／トモードに切換わる。

以上のようにして、データＶＡＬはデータＷによって示
されたエンベロープの範囲内で上昇と下降を繰返し、第
１５図（ａｌのアタックピッチ部分に示すように徐々に
減衰する変調信号（ＶＡＬ）が得られる。

一方、演算器ＣＵＬ！１のエンベロープデータＥＮＶは
第１４図のアンド回路２６８及び２４０に供給される。

比較器Ｃ０Ｍ２の制御用アンド回路のうち２４０と２４
４にＡＰＱ信号が与えられており１、データＥＮＶはア
ンド回路２４０及びオア回路２４６を介して入力Ａに与
えられる。アンド回路２４４の他の入力にはタイミング
信号８ｙ３２が与えられており、第８タイムスロツト毎
に比較器Ｃ０Ｍ２の入力Ｂに１”が与えられる。

第１３図に示すレジスタ１６４０重み表示から明らかな
ように、エンベロープデータＥＮＶにおける第８タイム
スロツトの重みは０．６セントである。

従って、第８タイムスロツトに対応してｌＩＩを入力す
ることは、比較器Ｃ０Ｍ２の入力Ｂに０．６セントを示
すデータを入力することを意味する。

従って、比較器Ｃ０Ｍ２ではエンベロープの現在のセン
ト値を示すデータＥＮ’ｌ入力Ａ）と０．６セント（入
力Ｂ、）とを比較する。尚、当初にレジスタ１６４（第
１３図）にロードされるデータＡＰｉＳの最下位ビット
の重みが１．２セントであるため、０．６セントとはこ
の回路では事実上の０セントを意味する。

データＥＮＶがまだ０．６セントに達していないときは
、比較器Ｃ０Ｍ２ではｒＡ＞Ｂｊが成立し、「Ａ≦Ｂ」
の出力は′Ｏ”である。この出力”ｏ”がアンド回路２
６７からインバータ２６６に与えられ、インバータ２６
６の出力″ｌ”によってアンド回路２１０が可能化され
、ＡＰＱ信号がホールドされている。

データＥＮＶが０．６セント以下（すなわち０セント）
になると、比較器Ｃ０Ｍ２で「Ａ≦Ｂ」が成立し、アン
ド回路２３７の出力がｌ”となる。

これは、アタックピッチのための深さ設定用工／ベロー
プが０セントになったこと、すなわちアタックピッチが
終了したこと、を意味する。アンド回路２６７の出力″
′ｌ”によりインバータ２６６の出力が０”となり、ア
ンド回路２１０が動作不能となる。従って、・ＡＰＱ信
号が０”となり、アタックピッチコントロールが終了す
る。尚、データＥＮＶは初期値ＡＰｉＳを８ビツト下位
シフトした値△ＡＰｉＳをこの初期値ＡＰｉＳから順次
減算したものであるので、２８回減算したとき丁度０と
なる。

（２）　　ディレィビブラート アンド回路２６７の出力はアンド回路２０８にも与えら
れる。アンド回路２０８は、フリップフロップ２２５の
出力（ＡＰＱ）によってアタックピッチ制御中可能化さ
れており、アタックピッチ終了時に前記アンド回路２６
７の出力が６１″となったとき条件が成立して”１”を
出力する。このアンド回路２０８の出力”ｌＩＩはオア
回路６゜６．７に入力される。オア回路６の出力″１″
によってフリップフロップ２２６にｌＩ＋がロードされ
る。このフリップフロップ２２６の１”はアンド回路２
０７、オア回路３を介してホールドされる。このフリッ
プフロップ２２６の状態をＤＥＬＱなる符号で示す。オ
ア回路乙の出力がＤＥＬＱ信号である。ＤＥＬＱ信号が
１”のときディレィビブラート開始時間のカウントを行
なう。

このＤＥＬＱ信号を第１５図（ａ）に対応したタイムス
ケールで第１５図（ｂ）に示す。

アンド回路２０８の出力がオア回路７に与えられている
ので、前述のＡＰＱ信号の立上りのときと同様に（第１
６図参照）、ＤＥＬＱ信号の立上りの３２タイムスロツ
トにおいてＳＥＴ信号が″０”となり、その次の３２タ
イムスロツトにおいて５ＥＴＤ信号が０”となる。

尚、アフタータッチビブラート選択スイッチＫＶＢＳ及
びノーマルビブラート選択スイッチＮＶＢＳの出力がオ
ア回路２６４を介してランチ回路２６５にラッチされ、
その出力をインバータ２６６で反転した信号に＋Ｎがデ
ィレィビブラート用のアンド回路２０５〜２０９に与え
られる。従って、アフタータッチビブラートあるいはノ
ーマルビブラートが選択されている場合は信号に王Ｘが
“θ″となり、アンド回路２０５〜２０９がすべて不能
化され、ディレィビブラートが禁止される。

また、特に詳しく説明しないが、スラー制御が終了した
ときアンド回路２０９の条件が成立し、前述のアンド回
路２０８の条件が成立したときと全く同様にＤＥＬＱ信
号がセットされる。すなわち、アタックピッチ終了時及
びスラー終了時にＤＥＬＱ信号がセットされる。

ＤＥＬＱ信号は第１３図の演算器ＣＵＬ４のアンド回路
１９６に入力される。このＣＵＬ４のレジスタ１６５の
古いデータはＳＥＴ信号の０”によって予じめクリアさ
れる。ＤＥＬＱ信号の発生中は演算器ＣＵＬ４はタイマ
として機能する。

すなわち、レジスタ１６５の各ステージの重みは下側に
示すように５１２！ｍｓ、２５６ｍ５等の時間に対応し
てい、る。アンド回路１９６の他の入力には信号１ｙ３
２が与えられており、この信号１ｙ３２にもとづき第１
タイムスロツトにおいて繰返しく１６μＳ毎に）１が加
算される。従って、第１タイムスロツトあるいは第１７
タイムスロノトニおいてレジスタ１６５の第１６ステー
ジから出方されるデータの重みが１６μｓであり、また
第１０ステージに来ているデータの重みが約１ｍ５（詳
しくは１０２４μＳ）である。こうして、ＤＥＬＱ信号
の立上り時点からの時間経過に対応して演算器ＣＵＬ４
の内容ＥＲＤＴが逐次増加する。この演算器ＣＵＬ４の
カウントデータＥＲＤＴは第１４図のアンド回路２６９
に入力される。アンド回路２６９は、ＤＥＬＱ信号発生
中の信号ｌＴ１６のタイミングでデータＥＲＤＴを選択
し、比較器Ｃ０Ｍ２Ｏ入力Ａに与える。

一方、第７図のレジスタ１０４の第８ステージから取り
出されるディレィビブラート開始時間データＤＥＬは、
第１２図、第１３図を経由して第１４図のアンド回路２
４３に与えられる。アンド回路２４６は、ＤＥＬＱ信号
発生中の信号９Ｔ１６のタイミングでデータＤＥＬを選
択し、比較器Ｃ０Ｍ２の入力Ｂに与える。８ビツトのデ
ータＤＥＩ。

が１６タイムスロツトの演算タイミングのうち上位の重
みの第９乃至第１６タイムスロツトで選択されることに
より、これらのデータＤＥＬは第７図のレジスタ１０４
に示したような大きな重みをもつことになる。データＥ
ＲＤＴの値がデータＤＥＬよりも小さいと濠は、比較器
Ｃ０Ｍ２でｒＡ＜Ｂｊが成立し、「Ａ２Ｂ」の出力は”
０”であり、アンド回路２６６からインノ（−夕２６７
に′０″が与えられ、インバータ２６７の出力６１”が
アンド回路２０７に与えられる。従ってフリップフロッ
プ２２６のＤＥＬＱ信号がアンド回路２０７を介してホ
ールドされる。

データＤＥＬによって設定された開始時間が到来すると
、ＥＲＤＴ≧ＤＥＬとなり、比較器ｃ。

Ｍ２の「Ａ２Ｂ」が成立し、アンド回路２６６がら′１
”が出力される。インバータ２６７の出力は０”となり
、アンド回路２０７が動作不能にされ、ＤＥＬＱ信号が
立下る。こうして、ディレィビブラート開始までの時間
待ちが終了する。

アンド回路２６６の出力はアンド回路２０６に与えられ
る。アンド回路２０６はフリップフロップ２２６の出力
（ＤＥＬＱ）によって上記時間待ちの間可能化されてお
り、上記時間待ち終了時に前記アンド回路２６６の出力
″１“に対応して１”を出力する。このアンド回路２０
６の出力はオア回路１．２，６．７に入力される。オア
回路２の出力にもとづきフリップフロップ２２７に１”
がロードされる。このフリップフロップ２２７の”１”
はアンド回路２０５、オア回路２を介してホールドされ
る。このフリップフロップ２２７の状態をＤＶＢＱなる
符号で示す。オア回路２の出力がＤＶＢＱ信号である。

ＤＶＢＱ信号が１”のときディレィビブラート用の変調
信号を形成する。このＤＶＢＱ信号を第１５図（ａ）に
対応するタイムスケールで第１５図（ｂｌに示す。

アンド回路２０６の出力がオア回路１及び７に加えられ
ているので、前述のＡＰＱ信号の立上りのときと同様に
（第１６図参照）、ＤＶＢＱ信号の立上りの３２タイム
スロツトにおいてＳＥＴ信号が０”となり、その次の３
２タイムスロツトにおいて５ＥＴＤ信号が０”となう、
かつＵＳＥＴ信号が′１”となる。ＵＳＥＴ信号の′１
″により、第１３図の７リツプフロツプ２３１（ＵＰＱ
信号）が１”にセットされる。従って、演算器ＣＵＬ２
は初めはアップカウントモードに設定される。また、Ｓ
ＥＴ信号″０″により第１３図の各演算器ＣＵＬ１〜Ｃ
Ｕ’Ｌ４がクリアされる。

ディレィビブラートにおける変調信号データＶＡＬの形
成手順はアタックピッチの場合とほぼ同様に行なわれる
。そこにおいて演算に使用されるデータがアタックピッ
チの場合と異なる。

エンベロープデータ（ＥＮＶ）計算のための計算時間間
隔を設定する演算器ＣＵＬ４では、アンド回路１９２に
与えられるディレィビブラートエンベロープレートデー
タＤｖＥＲ′をアキュムレートする。このデータＤＶＥ
Ｒ’は第７図のレジスタ１０４の第１ステージから出力
されるデータＤＶＥＲにもとづき第１２図の回路で形成
される。

第１２図において、データＤＶＥＲはインバータ２６８
で反転され、ランチ回路２６９及びアンド回路２７０に
入力される。アンド回路２７０の出力及び信号９ｙ３２
がオア回路２７１で合成されて、データＤＶＥＲ’　　
が得られる。これらの回路２６８〜２７１は、データＤ
ＶＥＲに対して逆特性のデータＤＶＥＲ’を作るための
ものである。

この実施例では１個のディレィビブラート用ボリューム
Ｖ４（第６図）によってディレィビブラート開始時間（
ＤＥＬ）とディレィビブラートエンベロープレート（Ｄ
ＶＥＲ）の両方を設定するようにしている。そのため、
ボリュームｖ４の設定値をそのまま用いると、開始時間
（ＤＥＬ）が長（なるほどエンベロープの傾きが急にな
りディレ１ビブラートの刻時が短（なってしまう。これ
は自然なディレィビブラートに反する。そのため、ディ
レィビブラート開始時間データＤＥＬはボリー−ムＶ４
の設定値をそのまま用いるが、エンベロープレートデー
タＤＶＥＲ’はボリュームｖ４の設定値（ＤＶＥＲ）を
逆特性で変換したものを用い、開始時間（ＤＥＬ）が長
（なるほどエンベロープの傾きを緩やかにしてディレィ
ビブラート期間が長（なるようにするのである。

データＤＶＥＲは第７図のレジスター０４の第１ステー
ジから取り出されるため、第１タイムスロツト乃至第８
タイムスロツトにおけるこのデータＤＶＥＲの重みは第
１８図のようになる。すなわち、第１タイムスロツトで
最上位ビット（１／ＩＨｚの重み）があられれ、第２乃
至第８タイムス（−）までがあられれる。第１８図の重
み表示＆±第７図のレジスター０４の下側の重み表示に
対応している。第１２図において、ラッチ回路２６９は
謂号１ｙ３２ｓによってランチ制御されるものであり、
第１タイムスロツトであられれるデータの反転信号をラ
ッチする。このラッチ回路２６９の出力はアンド回路２
７０に与えられる。アンド回路２７０は、ラッチ回路２
６９に１”がラッチされているときつまりデータＤＶＥ
ＲΩ最上位ビットが６０”のとき可能化され、信号２Ｔ
８のタイミングでデータＤＶＥＲの反転データＤＹＥＲ
のうち最下位ビット（１１５□２Ｈｚの重み）から７ビ
ツト目（１／８　Ｈｚの重み）までのデータを選択する
（第１８図参照）。アンド回路２７０で選択されたデー
タはオア回路２７１を介して出力される。オア回路２７
１では、アンド回路２７０で選択されたデータの次に（
上位に）第９タイムスロツトにおいて信号９ｙ３２にも
とづき１”を追加する（第１８図参照）。こうして、第
２乃至第９タイムスロツトの間で最下位ピントから最上
位ビットまでの順で並んだデータＤＶＥＲ’が得られる
。

ラッチ回路２６９に０”がラッチされているときつまり
データＤＶＥＲの最上位ビノトカぴ１”のときはアンド
回路２７０が動作不能となり、第２乃至第８タイムスロ
ツトにおけるデータＤＶＥＲ’はオール″′θ″となる
。この場合、信号９ｙ３２のタイミングで１”が与えら
れるだけであるので、データＤＶＦＪＲが如何なる値で
あろうと、データＤＶＥＲ’は常に１０００００００”
である（第１８図参照）。

データＤＶＥＲ（ＤＥＬ）の変化に対応するデータＤＶ
ＥＲ、ＤＶＥＲ’の状、態ヲ上位３ビットにつき次表に
示す。

第２表 上記表から明らかなように、データＤＶＥＲの最上位ピ
ントが６０”のときはデータＤＶＥＲ’はＤＹＥＲの逆
特性を示すが、最上位ビットが”ｌ″のときは（つまり
ある程度以上大きくなると）データＤ　Ｖ　Ｅ　Ｒ’は
一定値（最小値）を保持する。第２表の値の欄にはＤ　
Ｖ　Ｅ　Ｒ’の値が例示されている。

０ＶＥＲ’がオールＩ＋　、　＋＋のときはディレィビ
ブラートのエンベロープレートが約１７ｚＨ２であり、
ＤＶＥＲ’が１０００００００”のときは１　／　４　
ｉ（ｚである。つまり、ディレィビブラートのエンベロ
ープレートは約’／２　Ｈｚから１　／４　Ｈ７の範囲
で制御可能（設定可能）である。約’／２　Ｈｚのエン
ベロープレートによるディレィビブラート期間は約０．
５秒であり、’７４Ｈｚ　　のエンベロープレートによ
るディレィビブラート期間は１秒である。

以上の制御によって、ボＩＪ、−ムｖ４の設定値とディ
レィビブラート開始時間データＤＥＬ及びディレィビブ
ラートエンベロープレートデータＤＹＥＲ’との関係、
並びにボリュームＶ４の設定値とデータＤＥＬにもとづ
く実際の開始時間及びデータＤＶ、ＥＲ’にもとづく実
際のディレィビブラート期間との関係は、第１９図のよ
うになる。横軸がボリュームｖ４の設定値、左たて軸力
−データＤ　Ｅ　Ｌ　、　ＤＶＥＲ’の値、右たて軸が
時間長、を示す。「ＤＥＬ」のカーブはボリュームｖ４
の設定値対データＤＥＬの値の関係を示し、「ＤＥＬの
時間」のカーブはポリ、−ムｖ４の一定値対データＤＥ
Ｌにもとづ（実際の開始時間の関係を示し、両カーブは
同特性である。「ＤｖＥＲＩ」のカーフ。

はボリュームＶ４の設定値対データＤＶＥＲ’の値の関
係を示し、「ＤＶＥＲ’の時間」のカーブＧｉボリュー
ムｖ４の設定値対データＤＶ′ＦＪＲ’にもとづく実際
めディレィビブラート期間の関係を示す。

第７図のレジスタ１０２の第６ステーシカ・う出力され
たビブラート深さデータＶＢＤ＆！、第１２図のアンド
回路２７２に加わり、信号ｌＴ６　ｙ８　（第５図参照
）のタイミングで該アンド回路２７２で選択され、ライ
ン２７６を介して第１３図のアンド回路１８７に加わる
。アンド回路２７２）−！、、このデータＶＢＤの有効
値である１、２センドカ）ら３８セントまでの重みの６
ビツトデータ（第７図　　　□のレジスタ１０２参照）
だけを選択し、不要の２ビツトを阻止するためのもので
ある。第１３図のアンド回路１８７はＤＶＢＱ信号及び
ＳＥＴ信号によって可能化されており、演算器ＣＵＬ４
のキャリイアウド信号がランチ回路２５６にラッチされ
たとき、信号ＩＴ８のタイミングでデータＶＩ３１）を
選択し、加算器１６８のＡ入力に与える。データＶＢＤ
は、下位の演算タイミングである第１乃至第８タイムス
ロツトで選択されて、演算に利用されるので、演算器Ｃ
ＵＬ３では事実上下位６ビツトの重みに対応する微小値
△ＶＢＤを加算することになる。すなもち、第７図のレ
ジスタ１０２におけるデータＶＢＤの重み表示（１，２
セント乃至３８セント）に比較して８ビツト下位にシフ
トした（２−８倍した）微小値△ＶＢＤとして演算器Ｃ
ＵＬ３で利用される。このデータ△ＶＢＤは演算器ＣＵ
Ｌ４の最上位ビットからキャリイアウド信号が発生する
毎に演算器ＣＵＬ’！で繰返し加算さ゛れる。

前述の通り、演算器ＣＵＬ４の加算器１６９にはアンド
回路１９２を介してデータＤＶＥＲ’力１第２乃至第９
タイムスロツトにお（１て与えられる。

従ッテ、演算器ｃＵＬ、４では１／４１（ｚカ・ら１１
５１２Ｈ２までの重みに対応する８ピツ′トのデータＤ
ＶＥＲ’を３２タイムスロツト（１６μｓ）、毎、にア
キエムレートする。因みに、この演算器ＣＵＬ４の最上
位ビットはレジスタ１６５の上側の重み表示力）も明ら
かなように３２Ｈ２の重みをもつ。この演算器ＣＵＬ４
のキャリイアウド信号にもとづき、演算器ＣＵＬ３では
データ△ＶＢＤをデータＤＶＥＲ’すなわちＤＶＥＲに
対応する周期でアキュムレートする。こうして、第１５
図（ＩＬＩのデイレイピフ゛ラードの部分に示すように
、エンベロープデータＥＮＶが徐々に増加する。

第７図のレジスタ１０１の第４ステーシカ）も導き出さ
れたビブラートレートデータＶＢＲ１’！、第１２図の
アンド回路２７４に与えられる。ア／ド回路２７４は信
号５Ｔ１２（第５図参照）にもとづき第５乃至第１２タ
イムスロツトの間でデータＶＢＲを選択し、ライン２７
５を介して第１３図のアンド回路１７２に与えろ。第７
図のし・ジメタ１０１内の重み表示は第１タイムスロン
トのときのものであり、第５タイムスロツトでは最下位
のｒ−ｇＨｚＪの重みのデータが第４ステージから出力
される。

従って、ライン２７５には、第５乃至第１２タイムスロ
ツトにおいて、最下位ビットから順に並んだ８ビツトの
データＶＢＲが与えられる。

アンド回路１７２はＤＶＢＱ信号によってディレィビブ
ラート中可能化されており、ｆ−夕ＶＢＲは該回路１７
２、オア回路１９７を介してカロ算器１６６の入力Ａに
与えられる。第５タイムスロツトのときに加算器１６６
からシフトレジスタ１６２に与えられた重みｒ−Ｈｚｊ
のビット（マ第１７（及４ び第１）タイムスロットには該レジスタ１６２の４第１
２ステージまでシフトされる。従ってビブラートレート
データＶＢＲをアキュムレートするとぎめシフトレジス
タ１６２内のデータの重みし１各ステージブロツク内の
下側に示すようになる。演算器ＣＵＬＩではデータＶＢ
Ｒを３２タイムスロッ）（１６μｓ）毎にアキュムレー
トし、最上位ピントのキャリイアウド信号をラッチ回路
２５７にラッチする。データＶＢＲをＨｚ表示で示せば
、演算器ＣＵＬ１の最上位ビットからキャリイアウ５１
２　　　　　　　１　− ト信号が発生する周期は、「１６μＢＸ　ａべＨｚ”Ｖ
ＢＲ＜１釘と表わせる。澹己（＝２１６ｘ　ａ　ｓ　ａ
　）　ＨｚはＣＵＬｌのモジュロ数２１６に対応するＨ
２表示である。

ラッチ回路２５７に１”がラッチされると、アタックピ
ッチの場合と同様にアンド回路１７７〜１８０が可能化
される。アップカウントモードのときはアンド回路１８
０を介してデータ△ＥＮＶを選択し、演算器ＣＵＬ２の
内容ＶＡＬに該データ△ＥＮＶを加算する。ディレィビ
ブラートの場合、初めはアップカウントモードに設定さ
れており、かつ演算器ＣＵＬ２の内容（ＶＡＬ）はりセ
ットされているので、データＶＡＬはθセントから正方
向に向って上昇する。このデータＶＡＬの１回の変化幅
はエンベロープデータＥＮＶを７ビツトイフトしたデー
タ△ＥＮＶであり、変化の時間間隔すなわちデータ△Ｅ
ＮＶを演算器ＣＵＬ２で繰返し加算する周期はビブラー
トレートデータＶＢＲに対応している。

データＶＡＬの上昇中に演算器ＣＵＬ２をアップカウン
トモードかもダウンカウントモードに切換える制御は、
アタックピッチの場合と同様に行なわれる。すなわち、
アンド回路２１５及び２１６を介して比較器Ｃ０Ｍ１の
入力Ａ及びＢにデータｖＡＬとＥＮＶを夫々入力し、「
Ａ＞Ｂ」が成立したときすなわちＶＡＬがＥＮＶに到達
したとき、フリップフロップ２６１のＵＰＱ信号をリセ
ットする。

ＵＰＱ信号がθ″となると、演算器ＣＵＬ２のアンド回
路１７７．１７８，１７９が可能となり、アタックピッ
チの場合と同様に、演算器ＣＵＬ１のキャリイアウド信
号がラッチ回路′２５７にラッチされる毎に「△ＥＮＶ
Ｊを減算する（△ＥＮＶの２の補数を加算する）。これ
に伴ない、データし ＶＡＬが徐々に下降する。下降時のデータＶＡＬの変化
幅及び時間間隔は上昇時と同様、△ＥＮＶ笈びＶＢＲに
よって定まる。

ディレィビブラートのダラシカウントモードにおいては
、ＤＶＢＱ信号とインバータ２５８の出力によってアン
ド回路２１８が可能化される。このアンド回路２１８に
はシフトレジスター６４の第１５ステージの出力ＴＥＮ
Ｖが与えられており、信号ｌＴ１６のタイミングで該デ
ーターＨＥＮＶを　　　　１ 選択する。このデータＴＥＮＶは同じ信号Ｉ　Ｔ１６の
タイミング（第１〜第１６タイムスロツト）でレジスタ
ー６４の第１６ステージから出力されるエンベロープデ
ータＮＮＶの−の値である。こうして、低域側（負のセ
ント値）のエンベロープデータ（すなわちビブラート深
さ）として高域側征）のデータＥＮＶの１のデータ！−
ＥＮＶが用いられ２ る。その結果、第１５図（ａ）のディレィビブラート部
分に示すように高域側のビブラート深さと低域側のビブ
ラート深さを非対称（２対ｌ）とすることができる。

、　　　　１ アンド回路２１８で選択された１−夕ＴＥＮＶは補数回
路２６１で２の補数に変換され、負の値となる。比較器
Ｃ０Ｍ１では下降中のデータＶＡＬ（Ａ入力）とデータ
ｒ−ＨＥＮＶｊ　（Ｂ入力）とを比較し、ｒＡ＜Ｂｌが
成立したとぎフリップフロップ２３１の状態ＵＰＱをア
ップカウントモードに切換える。

以上のようにして、データＶＡＩ、はデータＥＮＶ及び
［−−ＥＮＶＪによって示されたエンベロープの範囲内
で上昇と下降を繰返し、第１５図（ａ）のディレィビブ
ラート部分に示すように徐々に深さが増す変調信号（Ｖ
ＡＬ）が得られる。

一方、第１４図の比較器Ｃ０Ｍ２の入力ＡにはＤＶＢＱ
信号によって可能化されたアンド回路２６８を介して信
号ｌＴ１６のタイミングでエンベロープデータＥＮＶが
与えられる。また、入力ＢにはＤＶＢＱ信号によって可
能化されたアンド回路２４２を介して信号９Ｔ１６のタ
イミングでライン２７６（第１２図、第１３図）のビブ
ラート深さデータＶＢＤが与えられる。この場合、比較
器Ｃ０Ｍ２ではデータＥＮＶとＶＢＤとが同じ重みで比
較される。前述の通り、データＥＮＶは°データＶＢＤ
を８ピント下位シフトした値△ＶＢＤを繰返し加算した
ものであるので、を回加算したときＥＮＶはＶＢＤに一
致する。

データＥＮＶがデータＶＢＤの値にまだ到達していない
ときは、比較器Ｃ０Ｍ２でｒＡ＜ＢＪが成立し、「Ａ２
Ｂ」の出力は０”である。この出力″０”がアンド回路
２６６からインバータ２６７に与えられ、インバータ２
６７の出力″１″によってアンド回路２０Ｅｒが可能化
され、ＤＶＢＱ信号がホールドされる。

データＥＮＶがデータＶＢＤの値に一致すると、比較器
Ｃ０Ｍ２の「Ａ２Ｂ」が成立し、アンド回路２６６の出
力が′ｌ”となる。これによりインバータ２６７の出力
が０”となり、ＤＶＢＱ信号がリセットされる。こうし
て、ディレィビブラートが終了する。

ディレィビブラートの終了後は自動的にノーマルビブラ
ートに移行する。

（３）ノーマルビブラート ノーマルビブラートの丸まり方には２通りあり、１つは
ディレィビブラート終了後自動的に移行する場合と、も
う１つはスイッチＮＶＢＳ（ｍ１４図）ンこよって積極
的にノーマルビブラートと選択し、ディレィビブラート
を行なわずにノーマルビブラートのみを行なう場合であ
る。

ノーマルビブラート及び後述のアフタータッチビブラー
トよ、第１４図のアンド回路２０５〜２１６の全出力を
入力したオア回Ｉ＠６の出力悟号ＡＮＹＱが＠０＃のと
き長打さｎる。このＡＮＹＱ信号は第１３図のアンド回
路１９０に加わると共にインバータ２７６で反転さｎ、
Ａ］ＮＹＱ信号としてアンド回路１７５，１８９，２１
９に入力される。

第１４図において１、ディレィビブラート終了１寺（・
よ、前述の通り、アンド回路２６６′から１”が出力さ
れるが、この出力はＤＶＢＱｆｆ１号とり七ッ卜するた
めにのみ作用する。従って、υＶＢＱ信号が“０”に立
下ると同時ンてＡＮＹＱ倍号が”　ｏ　”となり、第１
５図（ｂ）に示すようにＡＮＹＱ信号が立上る。従って
、ディレィビブラート終了後に自動的にノーマルビブラ
ートに移行する。スイッチＮＶＢＳ（またはＫＶＢＳ）
によって積極的にノーマルビブラート（またはアフター
タッチビブラート）が選択されている場合は、Ｋ十Ｎ倍
号の′０”によってディレィビブラート開先のアンド回
路２０５〜２０９が常時動作不能にさ几る。そのため、
アタックピッチ（ま“たはスラー）終了時にアンド回路
２０８（または２０９）が動作せず、ＡＰＱ信号（また
は後述の５ＬＱＷ号）の立下りと同時にＡＮＹＱ信号が
立上る。従って、その場合はアタックピッチ（スラー）
終了後に直ちにノーマルビブラートに移行する。アタッ
クピッチあるいはスラーも行なわない場合は常にＡＮＹ
Ｑ信号が＠０”、ＡＮＹＩＷ号が“ｌ”であり、初めか
らノーマルビブラートが行なわれる。

ノーマルビブラート（及びアフタータッチビブラート）
は第１３図の演算器ＣＵＬ１　、ＣＵＬ２　。

ＣＵＬ３を使用して処理される。ＡＮＹＱ信号が立上る
ときＳＥＴ信号は１０′にならないので、演算器ＣＵＬ
１及びＣＵＬ２はクリアさ几ず、変調信号瞬時値データ
ＶＡＬｒよそれまでの値を抹持する。また、ＵＳＥＴＳ
ＥＴ信号されないので、７リツプフロツプ２６１の状態
Ｕ　Ｐ　Ｑ　ｉまそれまでノ状態を維持する。従って、
ディレィビブラートからノーマルビブラートにダ何する
場合、ディレィビブラートのときの変調口汚が滑らかに
ノーマルビブラートに移行する。

演算器ＣＵＬＩでは、ＡＮＹＱ信号に裏って可能化され
たアンド、Ｐ！回路１７６と介してライン２７５のビブ
ラートレートデータＶＢＲを加算器１６６に受入れ、デ
ィレィビブラートのときと同様に、該データＶＢＲ’！
１−３２タイムスロット（１６μｓ）毎にアキュムレー
トす、ｂ０演ｍ６ｃ　Ｕ　Ｉ、　２で虻よ、ＳＥＴ信号
によってアンド回路１７７〜１８０が可能化され、ディ
レィビブラートのとキト全く同様に、演算器ＣＵＬ１の
最り位ビットからキャリイアウド信号が発生する母に、
演算器ＣＵ　ｉ、　６がら与えられるデータｌ−ｓ　Ｅ
”ＩＳＪ　Ｖを加算または減簀する０ 演算器ＣＵＬ３では、ＡＮＹＱ信号の’　ｏ　’　ｔ＝
よりアンド回路１９０が動作不能とされ、レジスタ１６
４のデータＥＮＶの循環が禁止される。他方、ＡＮＹＱ
信号に裏って可能化されたアンド回路１８９を介してオ
ア回路２７７がら与えられる一定のビブラート深さデー
タが選択され、このデータがＪＪ１４６１６８　ｋ通過
してレジスタ１６４に常に入力さ几る。第１４図のアフ
タータッチビブラート選択スイッチＩＣＶ　ＨＳの出力
がラッチ回路２６５に筒期的にラッチされ、その出力信
ｇＫＶＨ８Ｓが第［３凶のアンド回路２７８に加わると
共にインバータ２８０で反転されてアンド回路２７９に
加わる。アフタータッチビブラートが選択されていない
とき、すなわちノーマルビブラートのとき、信号ＫＶＢ
Ｓ　Ｓ、よ常時“０”であり、アンド回路２７８が動作
率ｉし、２７９が可能と、２る。アンド回路２７９は、
ライン２７６のビブラート深さデータｖＢＤを信号９Ｔ
１６ｙ１６（第５１参照）のタイミングで選択し、オア
回路２７７を介してアンド回路１８９に与える。

第１２図のアンド回路２７２で、よレジスタ１０２（第
７図）からのビブラート深さデータＶＢＩ）の有効ビッ
ト（１，２七ントの重みから３８セントの重みまでの６
ビツト）を第１乃主第６及び第９乃至第１４及び渠１７
乃主第２２及び第２５乃全第３０タイムスロツトの谷区
間で礫もし選択してライン２７６に与える。第１３図の
アンド回路２７９ではこのライン２７６のデータＶＢｖ
ｋ’−４９乃至弔１６及び第２５乃全′ｇ３２タイムス
ロットの谷区間（すなわち第１７図（ａ）に示す１６タ
イムスロツ１ト同期の演算タイミングのうち上位８ビツ
トのタイムスロット）で選択する。従って、第７図のレ
ジスタ１０２のデータＶＢυがその重みの通りのタイミ
ングで演ｎ器Ｃ［Ｊ’　Ｌ　Ｓ内のシフトレジスタ１６
４に繰返しロードされる。その結果、演算器ＣＵＬ３の
エンベロープデータＥ　Ｎ　Ｖは挙ス七一定の深さデー
タＶｄ１）を保寿しているのと同じ状態になる。従って
、演算器ｃ　ｕ　ｔ、　６がら演昇イ＆　ＣＵＬ２に与
えられるデータ△１２Ｎｖは、深さデータＶＢＤを７ピ
ットド位にシフトした（２−７倍した）データΔＶＢＤ
である。

以上のように、ノーマルビブラートにおいテハエンベロ
ープデータＥＮＶは常に一定のＶＢＤであり、従ってデ
ータＶＡＬの１＃算時間間隔当りの変化量ΔＥＮＶはΔ
ＶＢＤであり、第１５図（ａ）のノーマルビブラート部
分に示すように一定の深さの変調信号（ＶＡＬ）が得ら
几る。尚、低域側のエンベロープデータはディレィビブ
ラートのとき−、１１ と同様、データＴＥＮＶすなわちＴＶＢＤであり、高域
側と低域側の深さが非対称形となる。すなわち、ＡＮＹ
ＱＩ号によってアンド回路２１９がｈ」能化され、レジ
スター６４の第１５ステージの出力−！−ＥＮＶがダウ
ンカウントモード、寺の信号ＩＴ１６の期間で選択され
、補数回路２６１ｔ−介して比較器Ｃ０Ｍ１に与えられ
る。従って、データＶＡＬが上昇しているときはＶＡＬ
が深さデータＶＢＤ（すなわちＥＮＶ）に到達した段階
で下方向に（ダウンカウントモードに）折返し、ＶＡＬ
がド降中はＶＡＬが一−ｚＷＮＶに到達した段階で上方
向に（アップカウントモードに）折返す。

（４）アフタータッチビブラート アフタータッチビブラートは上述のノーマルビブラート
と、よぼ同様に処理される。異なる点は、エンベロープ
データＥＮＶとして一定の深さデータＶＢＤのみならず
アフタータッチビブラート深さデータＫＶＢＤも加味さ
れる点である。第７１区において、データＫＶＢＤはデ
ータＶＢＤと同僚にレジスタ１０６の第６ステージから
取り出される。このデータＫＶ　Ｂ　ｆによ第１２図の
アンド回路２８１に与えられ、信号Ｉ　Ｔ６１のタイミ
ングで有効ビット（１，２セントの重みから３８七ント
の重みまでの６ビツト）が選択されて加算器２８２の入
力Ｂに与えられる。加算器２８２の入力Ａにはアンドロ
路２７２からデータＶＢＩ）が与えられ、１タイムスロ
ツト遅凡のヤヤリイ゛アウト出方ｃ。

＋１は入力Ｃｉに与えられるようになっている。

従って、この加算器２８２で、ビブラート深さデータＶ
ＢＤとアフタータッチビブラート深さデータＫＶＢＤと
がシリアルに加算される。その加算出力ｒＶＢＤ＋ＫＶ
ＢＤＪ：ｊ第１３図（７）７７ド回路２７８に与えられ
る。

前述の通り、アフタータッチビブラートが選択されてい
る場合は信号ＫＶＢＳＳが１１”であり、アンド回路２
７８が可能化され、２７９が動作不能にさ几る。アフタ
ータッチ全力ロ味した深さデータｒＶＢＤ十ＶＢＤ　Ｊ
がＭ　号９　Ｔ　ｔｂ　ｙ　ｉｂ　（’）　タイミング
（上位８ビツトの夏みの演算タイミング）でアンド回路
２７８で選択され、オア回路２７７゜アンド回路１８９
．加算器１６８全介してシフトレジスタ１６４に繰返し
ロードされる。こうして、エンベロープデータＥＮＶは
一定のビブラート深さデータＶＢＤにアフタータッチビ
ブラート深さデータＫＶＢＤｆｔ加専した１直となり、
鍵タッチに応じてビブラート深さが制御されることにな
る。

（５）アタックピッチ及びビブラートの補足説明前述の
通り、アタックピッチにおける。時間的に変化するエン
ベロープデータＥＮＶは、初期値Ａｐｉｓｔ−８ビット
下位にシフトした値ΔＡｐｔｓをこの初期値ＡＰｉＳか
ら順次減算したものである。従って、初期ｆ［ＡＰｉＳ
がいか渣る１直であろうとも、演算器ＣＵＬ６で△ＡＰ
ｉＳを２８−２５６回減算すると、データ］ｌ！；ＮＶ
の埴ンよ］１屍０ニする。従って、エンベロープデータ
ＥＮＶが初期１直ＡＰｉＳから０に、するまでの１侍１
川すなわちアタックピッチが力・か、５時１Ｈ１，ま、
初期１直ＡＰｉＳに無関係であり、演算、＝！１ｃＵＬ
４の最上位ピットキャリイアウド信号の同期すグＱちア
タックピッチエンベロープレートデータＡＰＥＲによっ
て友定される。侠百丁れば、ゲータＡＰＥｔ（が一定（
選択さｎた肝色に対応したげｒ定直）であ几ば、イニシ
ャルタッチ番・こ無関係に、一定時間の同アタックピッ
チがかかる。そして、アタックピッチの深さく初期値）
がイニシャルタッチに応じて、＋ｉｌ）　Ｊされ、かつ
選択きれた音色；こふし、じてアタックピッチのかかり
具合（深さ）が史、・こσり御される。自然楽器におけ
る発音開始時の一波数Ｋ　’ｋｄノでも同様の現象が見
られるので、上述のような慝体のアタックピッチコント
ロールによって自然系器ンこ古い効米をあげることがで
きる。データＡＰＥＲが同一のときの、異なる３つの初
期＋１ｋＡＰｉＳｌ　、ＡＰｉＳ２゜ＡＰｉＳ３に夫々
対地、するエンベロープデータＥＮＶの状態ｆｔ僕式的
に８２０図（ａ）に示す。

ディレィビブラートにおけるエンベロープデータＥＮｖ
の変化に関しても上述と同様のことがいえる。この場身
、到達目標値はビブラート深さデータＶＢＤであり、こ
の目標イ直ＶＢＤを８ビツト下位に七７トした愉ΔＶＢ
Ｉ）を順次加算したものがデータＫＮＶである。従って
、目標ｉ直ＶＢＤがいかなる値であろうとも、演算器Ｃ
ＵＬ３で△ＶＢＤｔ＝２　　＝２５６回７１Ｄ算すルト
、データＥＮＶは目標値ＶＢ［）に到達する。従って、
ディレィビブラートがかかる時間は、目標１直ＶＢＩ）
の大きさに無関係であり、演イ器ＣＵＬ４の最上位ピッ
トキャリイアウド信号の周期すなわちディレィビブラー
トエンベロープレートデータＬ）ＶＥＲ（ＤＶ　Ｅ　Ｒ
’　）によって決定さ几る。データＩＪｖＥＲが同一の
ときの、１４なる３つ、の目標値ＶＢＩ）１、ＶＢＤ２
、Ｖ　Ｂ　Ｄ　３　ＤＺ夫々対応するエンベロープデー
タＥＮＶの状態を模式的に第２０図（ｂ）に示す。従っ
て、ディレィビブラート時間を一定に抹つための特別の
演算調整をビブラート深さの変化に尾、じて行なう必要
が、２く、ボリュームＶ４（４６１ス）によって設定し
た。１用りのディレィビブラート１１利団が常に実現さ
ｒし、市１１呻の容易化が図几る。

ノーマルヒフラード（及びこ几／コ１辰らずアフタータ
ッチビブラート、ディレィビブラート、アタックピッチ
も同僚）にｈ・ける変調１百号形成にパ・よ次のような
特徴がある。ｇｌｖこま、ｆ網信号（ＶＡＬ）の周波数
と可変設定するために４圧「ｄ１］卸型発振器のような
アナログＩ！２１命を用いずに演算器ＣＵＬ１における
ディジタルデータのアキュムレートによってこれを可能
にしている点である。す・２わち、演算器ＣＵＬ１でア
キュムレートｒるデータ（ＡＰＲ，ＶＢＲ）の１直Ｃ・
ζに巳、じ！、　ｈ勘でキャリイアウド信号（討舅タイ
ミ／グ洒、Ｉｌｌ信号）を発生し、演算器ＣＵＬ２にお
いてこのキャリイアウド信号に対応する時間間両でＩ’
ｌｆｆ雉の褒化嘱データ△ＥＮＶを繰返し加簾もしくは
減昇しかつ目標値（ｈ；ＮＶ）に到達する毎に加減算方
向を切ｊ失えることにより、演算器ＣＵＬＩでアキュム
レートしたデータ（ＡＰＲ，Ｖｆ３ｋ）に対応する周波
数の変調信号データＶＡＬが演算器ＣＵＩ、２で傅ら几
る。第２には、周波数及び深さのＩｔｉｌＪ御が容易で
あるという点である。すなわち変化幅データΔＥ　Ｎ　
Ｖ　ｋよ目標直（ＶＡＬの折返し点）であるエンベロー
プデータＥＮＶｔ−７ビツトＦ位にシフトしたものであ
るので、目標値すなわちエンベロープデータＥＮＶ（も
しくは深さデータＶＢＤ）がいかなる値であっても、△
ＥＮＶ’＆２’＝１２８回加算するとデータＶＡＬはＯ
から目標値ＥＮｖまで変化し、次にΔＥＮＶを１２８回
減算するとデータＶＡＬはＥＮＶから０まで変化し、次
にΔＥＮＶを６４回減算するとＶＡＬはＯから−ＴＥＮ
Ｖまで変化し、灰にΔＥＮＶを６４回加算するとＶＡＬ
ｊよ一！−ＥＮＶからＯまで変化する。従って、Ｋ調信
号ＶＡＬの繰返し周期はビブラート深さＶＢＩ）（エン
ベロープＥＮＶ）に無関係であり、演算器ＣＵＬ１から
発生されるキャリイアウド信号の周期すなわちレートデ
ータＶＢＨによって決定される。

レートデータＶＢＲが同一のときの、異なる２つの深さ
データ（ＶＢＬ））す・１１）’らエンベロープ１賛時
値ＥＮＶＩ　、ＥＮＶ２に夫々対応する変調信号ＶＡＬ
の状態を模式的【こ第２０区（ｅ）に示ｔ０この図ト からもレートデータＶＢｋｃが一定でありさえすれば深
さくエンベロープ）に無闇糸に周波数が一定になること
がわかる。従って、同波数と深さとを相互に調整する必
要がなく、両者を夫々独豆に制６Ｉ４］、できるように
なり、ｊｉＪ　ｌ＋）ｉｌｌの容易化が図れる。

（６）スラー 第１２図乃至第１４図で、まスラー効果に開運する詳細
回路は省略されているので、スラー制御に関しては以下
簡単に祝明する。

第１４　図において、システムクロックパルス８１　ｓ
ｅ、によってシフト制御される３２ステージ／１ビツト
の直列シフトレジスタ２８３は、単音モードにおいて発
音すべさ栗旨の１司及数悄＠１ｓＫｃを記憶するための
ものである。スラー値算制御部２８４では、スラー制御
時にこの情Ｎ５ＫＣｔ−前回押圧誕に対応する値から新
押圧建にズ・１応する値まで滑らかに変化させる演算全
行使う。第４図にポす単音キーアサイナ１４Ａのレジス
タ６７カ≧ら第１４図の周波数情報変換部６０１内のア
ンド回路６０２．５０４に単音モード時の押圧鈍キーコ
ードＭＫＣが与えられる。この周波数情報変換部６０１
はキーコードＭＫＣに対応する周波数全対数形式で表わ
した周波数情報ＭＫＣＬｔ−出力する。第１４図におい
て、フリツノフロップ２２４、オア回路５、アンド回路
２１２，２１３，２４１．２４５及び回路６１９乃至６
２６はスラー制御を実行するためのものである。第４図
からスラースタート信号が与えられると、フリップフロ
ップ２２４力；セットされ、ＳＬＱ信号がｌ＃となる。

スラー演算制御部２８４では、このＳＬＱ侶号力；＠１
１１となったときスラー効果付与のための演算を開始す
る。すなわら、レジスタ２８６に記憶さ几て０る前回押
比昶の胤波畝情報ＳＫＣと変換部６０１から与えられる
祈押圧鍵の周波数情報ＭＫＣＬとの差ＫＣＤ（図示せず
）を求め、かつこの差ＫＣＤに対応する微小値ΔＫＣＤ
（図示せず）ｔ−求める。そして、前回押圧誕の周波数
情報Ｓ　Ｋ　ＣＫ対して前記ΔＫＣＤを練返し加算また
はＯＪｌ、算することにより、このＳＫＣを新周波ＶＩ
情報ＭＫＣＬに徐々に近づけ、最終的にＳＫＣ＝ＭＫＣ
Ｌと１つたときスラー制御全終了する。この△ＫＣＩＪ
の繰返し演算のタイミングＩ、を第１３図の演算器ＣＵ
Ｌ４から与えられるキャリイアウド信号ＣＵＴによって
設定される。演算器ＣＵＬ４は第１２図のスラーレート
データ演算部６０６からアンド回路１９５を介して与え
ら几るスラーレートデータＳ　ＬＲｔ−アキュムレート
する。ｍ＝部６０６において・、スラーレートデータ５
ＬＲｔよ第７図のレジスタ１０５の第４ステージから出
力されるスラーレート指数部データＳＲＥと第８ステー
ジから出力さ几る仮数部データＳ　ＲＭとＶこもとづき
求められる。

前述の通り、第４図のレジスタ６７では、タイマ終了信
号ＱＲが発生する弔９乃至第１６タイムスロツトの間で
新たな抑圧９．、のキーコードＸＫＣがロードされる。

従って、レジスタ６７の出力１【第１７タイムスロツト
に同期して切換わる。このレジスタ６７から出力される
キーコードＭＫＣの各りイムスロットにおける状態は第
２１図のようである。すなわち、第１７タイムスロツト
から次の第１６タイムスロツトまでの３２タイムスロツ
トの間で８タイムスロツト毎にビットＮ１乃至Ｂ３が４
巡する。このキーコードＩＶＩＫｃは“第１４図のアン
ド回路６０２及び６０４に加わる。信−￥；１７’ｒ１
８（第５図参照）によって第１７及び第１８タイムスロ
ツトＶζおいて可能化されたアンド回路６０４を介して
キーコードＭＫＣの下位ビットＮ１、Ｎ２が選択され、
オア回路６１６ｔ−介して２段の７リツプフロツプ６１
４に入力される。フリップ７０ツブ６１４で夫々２タイ
ムスロツト遅延さ几た２ビツトＮ１、Ｎ２は、第１９か
ら次の第１６タイムスロツトまでの間可能化さ几るアン
ド回路６０５を介してフリップフロップ５１４に儂壌す
る（第２１図３１４Ｑ参照）。このフリップフロップ６
１４の出力は、旧−ｑ２５Ｔ８（纂５図）によって可能
化さ几たアンド回路６０６を介して第２５乃至第８タイ
ムスロツトの間選択され、オア回路６１５に介してＭＫ
ＣＬとして出力される。

それに引き続く第９乃至第１６タイムスロツトでは信号
９Ｔ１６によって可能化されたアンド回路３０２’ｔ−
介してキーコードＭＫＣが８ビツトすべて選択され、オ
ア回路６１５ｔ−介してｌｕｔ　Ｋ　ＣＬとして出力さ
れる。従って、周波数情報１ｖｌ　Ｋ　ＣＬはＮ２ｔ図
に示すように第２５タイムスロツトから次の第１６タイ
ムスロツトまで絖く２４ビツトのデータであり、上位８
ビツト（第１６タイムスロツト〜第９タイムスロツト）
がＯＩＩ及びキーコードＭＫＣのオクターブコードＢ３
．Ｂ２．ＢｌとノートコードＮ４　、Ｎ３　、Ｎ２　、
Ｎｌがら成り、下位１６ビツトはノートコードの下位２
ビツトＮ２　、Ｎ１ｔ−繰返し付加したものである。こ
のような構成の周波数情報は、例えば特開昭５６−７４
２９８号公報等で公知で”あり、キーコードＭＫＣに対
応する楽音の周波数を２を底とする対数（セント値）で
表わしたものである。

レジスタ２８３のＳＫＣがＩＶＩＫｃＩ、に一致すると
、ＳＬＱ信号が”０”となり、スラー制御が終了、する
。スラー制御終了後は、キーコードＭＫＣに対応する周
波数情報ＭＫＣＬが演算制御部２８４を通過してそのま
まレジスタ２８６に入力される。従って定常状態におい
ては、レジスタ２８３力菖ら出力される情報ＳＫＣは情
報ＭＫＣＬと同じであり、こｎを伺ターイムスロットか
遅延したものである。ＭＫＣＬは第２１図に示すように
第２５タイムスロツトから次の第１６タイムスロツトの
間で発生するので、第１７タイムスロツトにおいてレジ
スタ２８３の各ステージに保有されるデータの重みは図
中に示すようになる。ノートコードの下位２ピツ）Ｎ２
．Ｎｌが繰返す部分の重みはセ、ント値で表示されてい
る。すなわち、キーコードに２を底とする対数表示の周
波数情報に変換した場合、その本来のノートコードの最
下位ビットＮ１は７５セントの重みを持つので、例えば
、その１ビツト下位（第１７タイムスロツトにおけるレ
ジスタ２８３の第９ステージ）は約３８セント、更に１
ビツト下位は約１９セントの重みをもつ。

楽音信号発生部の脱明 第２２図は、楽音信号発生部２１（第２図）の詳細例、
特に該発生部２１に含まれる周波数ト〃報変更回路２１
Ａの詳細、を示すものである。周波数情報変更回路２１
Ａは、効果付与回路２０のレジスタ１６６（第１３図）
から与えられる変、：、１１信号瞬時値データＶＡＬに
応じて発生すべき楽音の同波数情報ｔ−変更し、ピッチ
コントロールされた簡波数情＠全出力するものである。

周波数情報変更回路２１Ａは単音モードと腹背モードと
で共用されるようになっており、どちらのモードが選択
されているかに応じて回路機能が幾分切換わる。

単音モードが選択されている場合、周波数情報変更回路
２１Ａでは、第１４図のレジスタ２８６から与えられる
単音川波数情報ＳＫＣに対して第１３図の演算器ＣＵＬ
Ｚ内のレジスタ１６６から与えられる変調信号瞬時値デ
ータＶＡＬ全加算する。前述の通り、周波数情報ＳＫＣ
は対数表示（。

セント値）であり、かつデータＶＡＬもセント値で表現
されている。従って、両データを加ｎ（もしくは減算）
することにより、単音周波数情報ＳにＣのセント値をデ
ータＶＡＬに対応するセント値だけ高域もしくは低域側
にｒらした対数形式（セント表示）の周波数情報１ｏｇ
Ｆが得らｎる。

単音周波数情報ＳＫＣは、上位７ビツトのキーコード部
分（８３〜Ｎｌ）とそれよりも下位のあセント乃至１．
２セントの重みに対応するデータ部分とに分けて演算で
利用される。そのために、第１４園のレジスタ２８６の
第８ステージからライン６２５を介して情報ＳＫＣが取
り出されると共に、その第１４ステージからライン３２
６′ｆｔ介して情報ＳＫＣが取り出される。第２２図に
おいて、ライン６２５の情報ＳＫＣは８ステージ／１ビ
ツトのシフトレジスタ６２９に入力され、システムクロ
ックパルスφ１、φ２に従って順次シフトされる。シフ
トレジスタ６２９の第２乃至第８ステージの出力（合計
７ビツト）がラッチ回路３６０に与えられており、タイ
ミング信号２５ｙ３２（第５図）によって該レジスタ６
２，９の内容がラッチ回路３６０に並列的にラッチされ
る。第１７タイムスロツトにおけるシフトレジスタ２８
６の各ステージの重みは第１４図に示すようになってい
るため、第１７乃至第２４タイムスロツト（合計８タイ
ムスロツト）においては、情報ＳＫＣの上位８ビツトの
データ（すなわちキーコード部分）Ｎｌ、Ｎ２、Ｎ３、
Ｎ４、Ｂ１１Ｂ２、Ｂ３、パ０＃がライン６２５に順次
現われ、これらが第２２図のシフトレジスタ６２９に順
次ロードさ几る。従って、その次の第２５タイムスロツ
トにおいては、シフトレジスタ３２９の各ステージの重
みｔよ図中に示すようになり、このとき発生する信号２
５ｙ３２によってラッチ回路６３０にはＳＫＣの上位７
ビツトのキーコード部分Ｂ３〜Ｎ１がラッチされる。こ
うして、ラッチ回路６６０は、単音周波数情報ＳＫＣの
うちキーコード部分Ｂ３〜Ｎｌを常時出力する。

ラッチ回路６３０の出力はセレクタ３６１０Ｂ入力に入
力される。単音モード選択スイッチＩＶＩＯＮｏ−８Ｗ
（第２図）から出力された単音モード選択信号ＭＯＮＯ
がセレクタ６６１のＢ選択制御入力ＳＨに与えられてお
り、単音モードのときはラッチ回路６３０からＢ入力に
与えられるデータＢ３〜Ｎｌがセレクタ６６１で選択さ
れる。

一方、ライン６２６の情報ＳＫＣはアンド回路６６２に
与えられる。アンド回路６６２には単音モード選択信号
ＭＯＮＯとタイミング信−Ｑ１７Ｔ２２が与えられてお
り、単音モードであることを条件に第１７乃至第２２タ
イムスロツトの区間でライン６２６のデータと選択する
。１％１７タイムスロツトにおけるシフトレジスタ２８
６の各ステージの重みは第１４図に示すようであるため
、第１７乃至第２２タイムスロツト（合計６タイムスロ
ツト）では情報ＳＫＣのうち１．２セント乃至３８セン
トの重みの６ビツトのデータ部分がライン６２６に順次
現われ、これらのシリアル６ビツトデータＳＫＣ（３８
〜１．２）がアンド回路３６２で選択されて加算器３６
６の入力Ｂに与えられる（第２３図参照）。

第１３図のレジスタ１６６に記憶されたＫＰＡ倍号信号
タ■ＡＬは第８ステージからライン６２７を介して取り
出さｎると共に第９ステージからライン６２８を介して
取り出される。第２２図において、ライン６２７の変調
信号データＶｋＬはアンド回路３６４に与えられ、タイ
ミング信号ｌ７Ｔ２４（第５図）によって第１７乃至第
２４タイムスロツトの区間で選択さｎる。第１７タイム
スロツトにおけるシフトレジスタ１６６の各ステージの
重みは第１．３図のようであるため、第１７乃至第２４
タイムスロツト（合計８タイムスロツト）ではデータＶ
ＡＬのうち上位８ビツトの１．２セント乃至７５セント
の重みのデータ並びにサインビット（Ｓ）がライン６２
７に順次現われ、これらがアンド回路６３４で選択され
る。　アンド回路３３４の出力はオア回路６６５を介し
て加算器６３３の入力Ａに与えらｎる。従って、加算器
６６６の入力Ａにはｉ１７乃至第２４タイムスロツトに
おいてデータＶＡＬの上位８ビツト（１，２セント〜７
５セントの重みの７ビツトのサインビット）が第２３因
に示すようにシリアルシこ入力される。

第２゜３図から明らかなように、加算器６６６では、情
報ＳＫＣの下位６ビツトデータＳＫＣ（３２〜１．２）
とデータＶＡＬとを同じ重み同士で加算することにより
シリアル演算を実行する。成る重みのビットの加算によ
って生じたキャリイアウド信号はその次のタイムスロッ
トにおいてキャリイアウド出力Ｃ０＋１から出力され、
Ｃｉ大入力与えられて１ビツト上のデータに加算される
。尚、データＶＡＬは負の値（２の補数）で表わされて
いることもあるので、その場合は加算器６６６で実質的
には減算が行なわれる。

加算器６°６６の出力は８ステージ／１ビツトのシフト
レジスタ６６６に入力され、クロックツゞノνスφ３、
φ２に従って順次シフトされる。シフトレジスタ６６６
及びラッチ回路６３７は、シフトレジスタ６２９及びラ
ッチ回路６６７と同様、シリアルな加算出力全並列デー
タに置換えるためのものである。第１７タイムスロツト
において加算器６３３から出力される１、２セントの重
みのビットに関する加Ｉ！結果はその８タイムスロツト
後の第２５タイムスロツトにおいてはシフトレジスタ６
６６の第８ステージまでシフトされてくる。従つて、第
２５タイムスロツトにおいて、シフトレジスタ６６６の
各ステージの、ｆｆｌ’％は図中に示すように１．２七
ント乃至７５セント及びサインビット（Ｓ）に対応する
ものとなり、これらの亘みのデータがタイミング信号２
５ｙ３２によってラッチ回路６６７に並列的にラッチさ
れる。

ラッチ回路６６７にラッチさ几た１、２セント乃至７５
セントの重み及びサインビットに対応する８ビットデー
タ：よ８ビツトの並列加算器６６８の入力Ａに与えられ
る。７ＩＯＳ器６６８の上位２ビツトの入力Ｂにはセレ
クタ６３１から出力されるキーコードの下位２ビツトＮ
ｌ　、Ｎ２が夫々入力される。また、加＄４．器６６８
の下位６ビツトの入力ＢにはデータＮＮＩ、ＮＮ２が入
力されるようになっているが、これらは単音モードのと
きは常に′０＃である。従って、加算器６６８では、ラ
ッチ回路３６７から与えられる７５セントの重みの加算
結果に対して情報ＳＫＣのキーコード部分の最下位ビッ
トＮ１を加算し、ラッチ回路６６７から与えられるサイ
ンビットの亜みの加算結果に対して前記キーコード部分
のＮ２を加算する。この理由は、加算器６６６では情報
ＳＫＣのうち３８セント乃至１．２セントの重みのビッ
トとデータ■ＡＬの対応する重みのビットとの加算が実
質的に行なわれただけであり、悄°報ＳＫＣとデータＶ
ＡＬとの演算に関して７５セント以上の重みのビットに
関する加算はまだ行なわれていないためである。

従って７５セント以上の重みのビットに関する加算を加
算器６６８及び６６９で行なうのである。

加算器６６８の最上位ビットのキャリイアウド出力Ｃｏ
は加算器６６９の最下位ビットのキャリイイン人力Ｃｉ
に与えられる。この加算器６６９は５ビツトの並列加算
器であり、セレクタ６６１から出力さｎた情報ＳＫＣの
キーコード部分のうち上位５ビツトＢ３、Ｂ２、Ｂ１、
Ｎ４、Ｎ３力；各入力Ｂに与えられる。前述のような対
数形式の周波数情報ＳＫＣにあっては、キーコード部分
の最下位ビ’／）Ｎｌは７５セントの重みｔ；相当し、
その上のビットＮ２は１５０セントの重みに相当する。

従って加算器６６８において、７５セント及びその１ビ
ツト上の重みのラッチ回路６６７の出力とビットＮｌ　
、Ｎ２と？夫々加算するのである。そして、更に上の重
みのビットに関しては加算器６３９で加算が行なわれる
。

ところで、この補数ヲ用いた演算にあっては、サインビ
ットを最上位まで拡張しなければならない。そのため、
ラッチ回路６６７は拡張したサインビット信号ＰＳのた
めのラッチ位ｉｔ余分に含み、このラッチ位置に加算器
６６６の出力を入力するようにしている。ライン６２８
のデータＶＡＬがアンド回路６４０に与えられている。

第２３図に示すように第２・４タイムスロツトにおいて
ライン６２７に現われたデータＶＡＬのサインビット（
Ｓ）はその１タイムスロツト後の第２５タイムスロツト
においでライン６２８に現われる。アンド回路６４０で
は、この１タイムスロット遅れのサインビット（Ｓ）ｋ
タイミング１ｇ号２５ｙ３２によってサンプリングし、
オア回ｍ３６５に介して加算器６３３０入力Ａに与える
。この遅砥されたサインビットＣＦ３’）に対応する加
算出力がラツ子回路６６７にラッチされ、拡張されたサ
インビット信号ＰＳとして利用される。この信号ＰＳは
加算器３６９の各入力Ａに与えられる。こうして、拡張
したサインビット（オーツＬ／″１”またはオール６０
”）が情報ＳＫＣの上位５ピツ）８３〜Ｎ３に加算され
る。

以上の構成によって、結局、単音モードにおし）ては周
波数情報変更回路２１Ａでは、単音周波数情報ＳＫＣに
対して変調信号データＶＡＬを双方の重みを一致させて
加算することを実行する。そして、データＶＡＬが負の
値（２の補数）のときは実質的な減算を行なう。こうし
て、周波数情報ＳＫＣをデータＶＡＬのセント値に応じ
て高域または低域側にすらメた周波数情報１　ｏｇ　Ｆ
がカロ算器６６９．６６８から出力される。この加算器
６６９．３６８の各ビット出力の重みは図をζ示す通り
である。尚、ピッチずれが全く生じてｂｌなｔ）場合は
、３８セント乃至１．２セントの重みの箇所にかっこ書
きしたようにそれらの重みの各ビットの真理値はキーコ
ード部分の下位２ビツトＮ２、Ｎｌを繰返した値となる
。

周波数情報変更回路２１Ａから出力さｎたピッチコント
ロール済みの対数形式の周波数情報ｌｏｇＦは対数／リ
ニア変換回路２１Ｂに入力され、リニア形式の周波数情
報Ｆに変換される。この周波数情報Ｆｉ楽音発生回路２
１Ｃに入力され、該情報Ｆに対応する周波数の楽音信号
が該回路２ＩＣから発生される。この楽音発生回路２１
Ｃにおける楽音発生方式は、周波数変調方式、高調波合
成方式、波形メモリ読み出し方式等如何なる方式でもよ
く、その詳細は特に説明しない。

複音モードが選択されている場合、周波数情報変更回路
２１Ａでは、複音モードにおける押圧鍵のキーコードＰ
ＫＣにもとづき前述と同様の対数形式の周波数情報を形
成し、この周波数情報に対して変調信号瞬時値データＶ
ＡＬを加算する。複音モードの場合、複数の谷楽音発生
チャンネルに割当てられた押圧鍵ヲ示す複数のキーコー
ドＰＫＣが各チャンネル毎に時分割で複音キーアサイナ
１４Ｂ（第２図）から出力さ几、周波数情報変換回路２
１Ａに与えられる。キーコードＰＫＣは前述同様にＢ３
〜Ｎｌの７ビツトから成る。

このキーコードＰＫＣの各ビット８３〜Ｎｌはセレクタ
６６１のＡ入力に与えられる。単音モード選択信号ＭＯ
ＮＯはＩ　Ｏｎであり、これを反転したインバータ６４
１０出力″′ｌ”によってＡ選択制御入力が可能化され
、複音モード用のキーコードＰＫＣがセレクトされる。

また、インノ（−タロ４１の出力１１”によってアンド
回路６４２゜３４３が可能化され、キーコードＰＫＣの
下位２ビツトＮ２、Ｎｌが選択されてデータＮＮ２、Ｎ
Ｎ１として加算器６６８の下位６ビツトの入力Ｂに交互
に入力される。こうして、キーコードＰＫＣはその下位
２ピツ）Ｎ２、Ｎ１ｔ−更に下位に繰返し付加したもの
となる（すなわち対数形式の周波数情報に変換される）
。

一方、信号ＭＯＮＯの１０＃によりアンド回路６６２が
不能化さ几、加算器６６６は変調信号データＶＡＬｔそ
のまま出力す巻。従って、ラッチ回路６６７にはデータ
ＶＡＬがそのままラッチさｎｌかつそのサインビット拡
張ＩＭＷＰＳがラッチされる。従って、加算器６６８．
６６９では、キーコードＰＫＣに対応する対数形式の周
波数情報に対してデータＶＡＬを双方の重みを一致させ
て加算（ＶＡＬが負のときは減算）し、ピッチコントロ
ール済みの対数形式の鰐波数情報ｌ　ｏｇＦを出力する
。楽音発生回路２１Ｃは、複数の楽音発生チャンネルを
含み、時分割的に与えられる各チャンネルの周波数情報
にもとづき夫々のチャンネルで楽音を発生する。

勿論、楽音発生回路２１Ｃは単音モード及び複音モード
のどちらにでも対応して楽音信号を発生し得る構成であ
り、例えば単音モード用の楽詮発生チャンネルと複音モ
ード用の楽音発生チャンネル（複数の楽音発生チャンネ
ル）とと含んでいる。

単音モード選択信号Ｍ　ＯＮ　Ｏ及び単音キーアサイナ
１４Ａ（第４図）から出力さ７また単音用キーオン信号
ＭＫＯＮ及び複音キーアサイナ１４Ｂから出力された複
音用のキーオン信号ＫＯＮが楽音発生回路２１Ｃに与え
られている。単音モードが選択されている場合（ＭＯＮ
Ｏが＠ｌ”の場合）、楽音発生回路２１Ｃでは単音用キ
ーオン信号ＭＫＯＮにもとづいて楽音の振幅エンベロー
プを形成し、単音用の楽音発生チャンネルを使用してこ
の振幅エンベロープに対応して楽音信号の発音を制御す
る。複音モードが選択されている場合（ＭＯＮＯが＠０
＃の場合）は、複音用キーオン信号ＫＯＮにもとづいて
谷チャンネル毎に楽音の振幅エンベロープを形成し、こ
の振幅エンベロープニヨって各チャンネルの楽音の発音
を制御する。また、楽音発生回路２１Ｃには第７図のレ
ジスタ１０６．１０７．１０８からアフタータッチレベ
ルデータＡＴＬ、サスティンスピードデータＳＴＲ，イ
ニシャルタッチレベルデータＩＴＬが与えられており、
これらのデータにもとづいて楽音の音量及び振幅エンベ
ロープのサスティン時間が制御される。

尚、第１３歯の演算器ＣＵＬ２では演算器ＣＵＬ６で求
めたエンベロープデータＥＮＶ（到達目標値）を所定ビ
ット下位シフトしたデータΔＥＮＶを変化幅データとし
て用いているが、これに限らず、別途適宜の変化幅デー
タ発生手段で発生したデータ？演算に用いるようにして
もよい。また、演算器ＣＵＬＩ〜ＣＵ　Ｌ　４　）よシ
リアル演算を行なうものに限らずパラレル演算器を用い
てもよい。

また実施例では、演算器ＣＵＬ２で変化゛幅データΔＥ
ＮＶの演算を行なうタイミングは演算器ＣＵＬ１の最上
位ビットのキャリイアウド信号の出力タイミングとなっ
ているが、これに限らず、演算器ＣＵＬＩの内容が所定
値になったときに演算器ＣＵＬ２で演算が行なわれるよ
うにしてもよい。

そのためには、例えば演算器ＣＵＬ１の内容が所定値に
なったことを検出する比較器を設け、この比較器の出力
によって演算器Ｃ：　Ｕ　Ｌ　２の演算タイミングを制
御すればよい。また、ラッチ回路２５７のラッチタイミ
ングを変えることによっても可能である。

上記実施例ではビブラート用（音高変調［１］）の変調
信号発生装置について説明したが、同様の変調信号発生
装置を用いて音量その他の要素を変調するようにするこ
ともできる。

以上説明したようにこの発明によれば、変調信号の周波
数に対応する数値データを第１の演算手段で繰返し演算
し、この第１の演算手段の出力に応じて第２の演算手段
の演算タイミングを設定することにより変調信号の周波
数を設定することができるので、複雑な透出制御型発振
器が不要であり、回路構成が簡素化される。また、第２
の演算手段は第１の演算手段によって設定された演算タ
イミングで任意の値の変化幅データを加減算する構成で
あるため、この第２の演算手段における演算動作を制御
することにより変調信号の深さ制御を行なうことができ
るようになり、深さ制御のための複雑なシフト回路が不
要となり、この点でも回路構成を簡素化することができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明を実施した電子楽器の全体構成を例示するブ
ロック図、第３図は第２図の押鍵検出部及びカウンタの
詳細例を示す回路図、第４図は第２図の単音キーアサイ
ナの詳細例を示す回路図、第５図は第２図各部で使用す
るタイミング信号の一例を示すタイミングチャート、第
６図は第２図のタッチセンサ、各種効果設定操作子群、
アナログ電圧マルチプレクサ及びＡ／ＤＴ換器の部分の
詳細例を示す回路図、第７図は第２図のＡ／Ｄ変換部内
の制御及び記憶部の詳細例を示す回路図、ｉｓ図は第６
図のアフタータッチセンサの出力にもとづきイニシャル
タッチ及びアフタータッチの両方を検出することを示す
ための信号波形図、第９図は第６図及び第７図の回路に
よるアナログ／ディジタル変換のための時分割状態を示
すタイミングチャート、第１０図は第６図のＡ／Ｄ変換
器の通常の（イニシャルタッチ検出時板外のときの）動
作例を示すタイミングチャート、第１１図は第６図及び
第７図におけるイニシャルタッチ検出時の主な信号の発
生状態を示すタイミングチャート、第１２図及び第１３
図及び第１４図は第２図の効果付与回路の詳細例を３分
割して夫々示す回路図、第１５図（ａ）はアタックピッ
チ及びデイレイビブラート及びノーマルビブラートにお
ける変調信号及びそのエンベロープの一例を示す図、第
１５図（ｂ）は第１３図及び第１４囚における各種制御
信号の状態全同図（ａ）に対応きせて示すタイミングチ
ャート、第１６世はアタックピッチコントロール開始時
における第１２図乃至第１４図の各種信号状態を示すタ
イミングチャート、第１７図は第１３図の演算器におけ
るシリアル演算を説明するためのタイミングチャート、
第１８図は第１２図におけるディレィビブラートエンベ
ロープレートデータの変換処理を説明するためのタイミ
ングチャート、第１９図はディレィビブラート用の毒１
］御データ設定ボリュームとディレィビブラート開始時
間データ及びディレィビブラートエンベロープレートデ
ータとの関係並びにこれらのデータ１ζよって決定され
るディレィビブラート開始時間及びディレィビブラート
期間との関保全示すグラフ、第２０図（１１）はアタッ
クピッチコントロール１；おけるに調信号のエンベロー
プデータの変化を３つの異なる初期値に対応して夫々示
す図、同（２）（ｂ）−よディレィビブラートにおける
変調信号のエンベロープデータの変化を３つの異なる目
標値に対応して夫々示す因、同図（Ｃ）はビブラートに
おける変調信号の変化ｆ！：２つの異なる深さくエンベ
ロープ瞬時値）に対応して夫々示す図、第２１図は第１
４図の周波数情報変換部において単音モードの押圧鍵キ
ーコードを対数形式の周波数情報に変換する動作を示す
タイミングチャート、第２２図は第２図の楽音信号発生
部の詳細例を特に周波数情報変更回路に関して示す回路
図、第２３図は第２２図における単音周波数情報の下位
ビットと変調信号瞬時値データとの演算器くミングを示
すタイミングチャートである。 ４００・・・周波数データ発生装置、４０１・・・第１
の演算１回路、４０４・・・変化幅データ発生装置、４
０５・・・第２の演算回路、４０９　・・・演算制御回
路、４１０・・・目標値データ発生装置、４１１・・・
比較器、Ｖ　１−・・ビブラートスピード（周波数）設
定用のボリューム、ｖ２・・・ビブラートスピード（深
さ）設定用のボリューム、ＣＵＬＩ・・・第１の演算器
、ＣＵ　Ｉ、　２８１．第２の演算 器、ＣＯＭＩ　、Ｃ０Ｍ２・・・比較器、２１５乃至２
２１．２３０乃至２３５．２５８．２５９．２６１．２
６２・・・第２の演算器の加減算モード全制御するため
の回路、ＣＵＬ３・・・時間的に変化する深さデータを
発生するための第３の演算器、ΔＥＮＶ・・・第２の演
算器における変化幅を示すデータ。 特許出願人　日本楽器製造株式会社 「′ 代１Ａ″３“ｃ　［ニー２ 第１図

Claims (1)

1. 【特許請求の範囲】 １、変調信号の周波数を設定するための第１の数値を発
   生する第１の数値情報発生手段と、前記第１の数値を繰
   返し加算もしくは減算し、その計算内容が所定値に到達
   する毎に制御信号を出力する第１の演算手段と、変化幅
   を示す第２の数値を発生する第２の数値情報発生手段と
   、前記制御信号が出力される毎に前記第２の数値を加算
   もしくは減算する第２の演算手段と、変調信号の深さを
   設定するための目標値に応じて前記第２の演算手段にお
   ける演算を制御する制御手段とを具え、前記第２の演算
   手段の出力を楽音を変調するための前記変調信号として
   用いるようにした電子楽器の変調信号発生装置。 ２、前記第２の数値情報発生手段は、前記目標値の値を
   所定桁だけ下位にシフトしたものを前記第２の数値とす
   るものである特許請求の範囲第１項記載の電子楽器の変
   調信号発生装置。 ３、前記制御手段は、前記目標値を示すテークを発生す
   る目標値発生手段と、この目標値とｍＪ記第２の演算手
   段の出力とを比較し、この比較結果に応じて前記第２の
   演算手段を加算モードから減算モーン詭るいはその逆に
   切換える比較手段とを含み、前記第２の演算手段の計算
   内容が前記目標値の範囲内で増減を繰返すようにするも
   のである特許請求の範囲第２項記載の電子楽器の変調信
   号発生装置。 ４、前記目標値発生手段は、前記第２の演算手段が加算
   モードのときは上限の目標値を出力し、該第２の演算手
   段が減算モードのときは下限の目標値を出力するもので
   ある特許請求の範囲第３項記載の電子楽器の変調信号発
   生装置。 ５、前記目標値発生手段は、最大深さに対応する数値を
   所定桁だけ下位にシフトしたものを繰返し加算もしくは
   減算する第３の演算手段を含み、この第３の演算手段の
   計算内容を前記目標値を示すデータとし、変調信号の深
   さを時間的に変化させるようにしたものである特許請求
   の範囲第４項記載の電子楽器の変調信号発生装置。 ６、前記下限の目標値は前記上限の目標値を所定桁だけ
   下位にシフトしたものである特許請求の範囲第５項記載
   の電子楽器の変調信号発生装置。