JPS59207632A - 金属ケイ化物又はケイ化物・ポリシリコン二重層構造の製造方法 - Google Patents
金属ケイ化物又はケイ化物・ポリシリコン二重層構造の製造方法Info
- Publication number
- JPS59207632A JPS59207632A JP59085051A JP8505184A JPS59207632A JP S59207632 A JPS59207632 A JP S59207632A JP 59085051 A JP59085051 A JP 59085051A JP 8505184 A JP8505184 A JP 8505184A JP S59207632 A JPS59207632 A JP S59207632A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- gas
- etching
- polysilicon
- double layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
- H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、集積半導体回路を備えるシリコン基板」−
の金属ケイ化物二重層又はケ・f化物・ポリシリコン二
重層にフォトレジスト・マスクを使用する反応性イオン
・エツチングにより構造を作る方法に関するものである
。この反応性イオン・エツチングに際しては平行板反応
器に反応性ガスとして塩素を含む混合ガスが流し込まれ
る。
の金属ケイ化物二重層又はケ・f化物・ポリシリコン二
重層にフォトレジスト・マスクを使用する反応性イオン
・エツチングにより構造を作る方法に関するものである
。この反応性イオン・エツチングに際しては平行板反応
器に反応性ガスとして塩素を含む混合ガスが流し込まれ
る。
金属ケイ化物は高rf嗅積MO8回路の製作C二対して
次第に重要性を増してきた。その可能な用途の一つはポ
リシリコン・ゲート技術において導体路とゲートの材料
としてである。この場合ポリシリコンは一般にケイ化物
で置き換えられるのではなく、ドープされたポリシリコ
ン層上にケイ化物層を設けるという形で補足される。こ
の種の二重層に微細構造を作ることは、回路の製r「c
二際して一連の境W条件を考慮しなければならないこと
がら複雑なエツチング技術が必要となる。これらの境痒
条件は次の間りである。
次第に重要性を増してきた。その可能な用途の一つはポ
リシリコン・ゲート技術において導体路とゲートの材料
としてである。この場合ポリシリコンは一般にケイ化物
で置き換えられるのではなく、ドープされたポリシリコ
ン層上にケイ化物層を設けるという形で補足される。こ
の種の二重層に微細構造を作ることは、回路の製r「c
二際して一連の境W条件を考慮しなければならないこと
がら複雑なエツチング技術が必要となる。これらの境痒
条件は次の間りである。
(a) 5i02又はそれに対応する絶縁層に対する
高い選択性(ポリシリコン・ケイ化物胴対5i02層の
厚さの比は50:1に達するからポリシリコン・ケイ化
物層の下に極めて薄い5i02層がある) 市)垂直側面を作るためのエツチングの異方性(特にV
L]回路に重要) re) エツチング・マスクとしてフォトレジストの
使用(これは特定のエツチング・ガス例えば四塩化炭素
の場合問題となることが多い)(d)ポリシリコン・ケ
イ化物層と基板との接触(埋込み接触) (e)一様なエツチングの達成(短チヤネル効果のため
重要である) (f) 高い収率な可能にすると同時にプロセスの良
好なコントロールを可能にする適当なエッチ時間の達成 現在ポリブイ化物構造をエツチングによって作る技術は
公知であるが、はとんど総てケイ化モリブデン又はケイ
化タングステンを蝕刻するものである。ケイ化モリブデ
ンおよびケイ化タングステンに比べて高温度における耐
熱性がすぐれ又ポリシリコンへの接着性が良いケイ化タ
ンタル構造の蝕刻に関しては文献(、T、 Vac、s
ci、 Technol 。
高い選択性(ポリシリコン・ケイ化物胴対5i02層の
厚さの比は50:1に達するからポリシリコン・ケイ化
物層の下に極めて薄い5i02層がある) 市)垂直側面を作るためのエツチングの異方性(特にV
L]回路に重要) re) エツチング・マスクとしてフォトレジストの
使用(これは特定のエツチング・ガス例えば四塩化炭素
の場合問題となることが多い)(d)ポリシリコン・ケ
イ化物層と基板との接触(埋込み接触) (e)一様なエツチングの達成(短チヤネル効果のため
重要である) (f) 高い収率な可能にすると同時にプロセスの良
好なコントロールを可能にする適当なエッチ時間の達成 現在ポリブイ化物構造をエツチングによって作る技術は
公知であるが、はとんど総てケイ化モリブデン又はケイ
化タングステンを蝕刻するものである。ケイ化モリブデ
ンおよびケイ化タングステンに比べて高温度における耐
熱性がすぐれ又ポリシリコンへの接着性が良いケイ化タ
ンタル構造の蝕刻に関しては文献(、T、 Vac、s
ci、 Technol 。
17、r411980.p、787〜788)に短い報
告があるだけであり、それによ、ルばチタン、タンタル
、モリブデンおよびタングステンのケイ化物が四フッ化
炭素・酸素混合ガス中のプラズマで工応器内で、一部は
平′41板反応器内で陽極結合方式%式% 1981、p。346)。原理的にはこれらの層は湿式
エツチングが可能であるが、この場庁寸法頃失を伴う。
告があるだけであり、それによ、ルばチタン、タンタル
、モリブデンおよびタングステンのケイ化物が四フッ化
炭素・酸素混合ガス中のプラズマで工応器内で、一部は
平′41板反応器内で陽極結合方式%式% 1981、p。346)。原理的にはこれらの層は湿式
エツチングが可能であるが、この場庁寸法頃失を伴う。
二重層の特質として構造形成の際挿々の側面形[1zが
作られるが、その中の僅かなものだけが回路構成に利用
することができる。
作られるが、その中の僅かなものだけが回路構成に利用
することができる。
欧州特許願第(1015403号にはポリシリコンの反
応性イオン・エツチングに関する種々の方法が記載され
ているが、いずれも六フッ化イオウ(SF、)と塩素(
C12)と希ガスの混合ガスから出発する。これらの方
法ではシリコンだけが選択的シニエッチされ、SiO2
と窒化シリコンがあっても極めて効果的な選択性が達成
される。更ζ二反応性のイオンエツチング(蝕刻基板は
1’−T Fを導く電極−ヒC装置かれる)に基き方向
性の腐蝕となり、作られた凹みは垂直の(I!!I 壁
を持ち、エツチング・マスクがこの凹みの縁をこえては
み出すことばな冒頭に挙げたモリブデン蝕刻法は交歓(
Japa−nese Journal of Appl
、 Physics、 Vol、 21、AI、(19
82)t)、168〜172):二記載され公知である
。この方法では四塩化炭素(CCI、)と酸素の混合ガ
スがエツチング・ガスとして使用され、平行板反応器内
で陰極結合方式に実施例 〔発明が解決しようとしている問題点〕この発明の目的
は、5io2に対する高度の選択性を示すと同時にVL
SI回路の製作に要求される厳格な異方性が確保される
金属ケイ化物二重−と金属ケイ化物・ポリシリコン二重
層に構造を作るための異方性1’i!II刻法を提供す
ることである。その」二高い収率が可能となると同時に
工程が良く制御されるようにエッチ時間を調整すること
ができることもこの発明の目的である。
応性イオン・エツチングに関する種々の方法が記載され
ているが、いずれも六フッ化イオウ(SF、)と塩素(
C12)と希ガスの混合ガスから出発する。これらの方
法ではシリコンだけが選択的シニエッチされ、SiO2
と窒化シリコンがあっても極めて効果的な選択性が達成
される。更ζ二反応性のイオンエツチング(蝕刻基板は
1’−T Fを導く電極−ヒC装置かれる)に基き方向
性の腐蝕となり、作られた凹みは垂直の(I!!I 壁
を持ち、エツチング・マスクがこの凹みの縁をこえては
み出すことばな冒頭に挙げたモリブデン蝕刻法は交歓(
Japa−nese Journal of Appl
、 Physics、 Vol、 21、AI、(19
82)t)、168〜172):二記載され公知である
。この方法では四塩化炭素(CCI、)と酸素の混合ガ
スがエツチング・ガスとして使用され、平行板反応器内
で陰極結合方式に実施例 〔発明が解決しようとしている問題点〕この発明の目的
は、5io2に対する高度の選択性を示すと同時にVL
SI回路の製作に要求される厳格な異方性が確保される
金属ケイ化物二重−と金属ケイ化物・ポリシリコン二重
層に構造を作るための異方性1’i!II刻法を提供す
ることである。その」二高い収率が可能となると同時に
工程が良く制御されるようにエッチ時間を調整すること
ができることもこの発明の目的である。
この目的は冒頭に挙げた方法において反応性ガスとして
強還元性成分を混合した塩素ガスを使用する。−とによ
って達成されろ。この発明思想の展開によれば三塩化ホ
ウ素CBCIg)が塩素ガスに混合され、その際混合ガ
スの三塩化ホウ素対塩素比は1:2より小さく選ばれる
。
強還元性成分を混合した塩素ガスを使用する。−とによ
って達成されろ。この発明思想の展開によれば三塩化ホ
ウ素CBCIg)が塩素ガスに混合され、その際混合ガ
スの三塩化ホウ素対塩素比は1:2より小さく選ばれる
。
この発明による方法はケイ化物が塩素でエッチ可能な金
属を含むもの(例えばチタン、モリブデンおよびクンタ
ルのグイ化物)であるポリシリコン・ケイ化物層に応用
1「ることができる。特にケイ化クンタルとポリシリコ
ンの二重層の構造形成に対1〜て有利であるが、ケイ化
物単一層にも応用することができる。純ポリシリコン層
もこの発明の方法C二重り蝕刻可能であることは自明で
ある。
属を含むもの(例えばチタン、モリブデンおよびクンタ
ルのグイ化物)であるポリシリコン・ケイ化物層に応用
1「ることができる。特にケイ化クンタルとポリシリコ
ンの二重層の構造形成に対1〜て有利であるが、ケイ化
物単一層にも応用することができる。純ポリシリコン層
もこの発明の方法C二重り蝕刻可能であることは自明で
ある。
公知の方法に比べてこの発明の方法の利点は有害な四塩
化炭素(CCI4)の使用が避けられることである。C
C1,、は全島性であり、又ホスゲンを作ることがある
から、CC1,の取扱いには特別の配慮が要求される。
化炭素(CCI4)の使用が避けられることである。C
C1,、は全島性であり、又ホスゲンを作ることがある
から、CC1,の取扱いには特別の配慮が要求される。
CCl4の蒸気圧は室温で760mTorr以下である
。充分に蒸発させるためには容器を加熱しなければなら
ないが、これによってバルブ内に凝縮することがある。
。充分に蒸発させるためには容器を加熱しなければなら
ないが、これによってバルブ内に凝縮することがある。
この発明の方法のように塩素だけを含む混合ガスを使用
゛fると、フッ素と塩素を順次に使用することができる
という長所が得られる。乾式エツチングの場合メモリ効
果が生じ再現性の良い工程の実施を困難にすることはし
ばしば経験することである。このメモリ効果というのは
、例えば反応器からの化合物の除去が不充分であること
に基き一つの工程段がその前の工程段の影響を受けるこ
とを指している。
゛fると、フッ素と塩素を順次に使用することができる
という長所が得られる。乾式エツチングの場合メモリ効
果が生じ再現性の良い工程の実施を困難にすることはし
ばしば経験することである。このメモリ効果というのは
、例えば反応器からの化合物の除去が不充分であること
に基き一つの工程段がその前の工程段の影響を受けるこ
とを指している。
この発明の種々の実施態様は特許請求の範囲第2項以下
に示されている。
に示されている。
第1図乃至第3図を参照し実施例についてこの3発明の
詳細な説明 第1図と第2図に示すように蝕刻断面形状は腐蝕ガスの
組成によって大きく変り、この発明によるガス組成は良
好なエツチング効果の達成に決定の腐filkは不可能
であるが、その原因はケイ化物表面に生ずる耐蝕性の酸
化膜であると考えられる。
詳細な説明 第1図と第2図に示すように蝕刻断面形状は腐蝕ガスの
組成によって大きく変り、この発明によるガス組成は良
好なエツチング効果の達成に決定の腐filkは不可能
であるが、その原因はケイ化物表面に生ずる耐蝕性の酸
化膜であると考えられる。
プラズマ内でHC1)c (x (:3 )に分解する
三塩化ホウ素のような強還元性成分を塩素ガスに混合す
ることにより蝕刻が可能どなる。ただ1−三塩化ホウ素
の分量は少くしてケイ化物の下に回り込み腐6虫が起ら
ないようにしなければならない。BCl3対C1□ 比
が2:5のガス組成によって作られた蝕刻り面形状を第
1図に示す。@2図は73CI、:C’2 75 :
1のガス組成によって作られた断面形状である。1はシ
リコン基板、2は厚さ40nmのS 102層、3は厚
さ30θnmのn ドープ・ポリシリコン層、4は厚さ
200 nmのケイ化タンタル層、5はポジ型のフォト
レジストで作られたマスクである。
三塩化ホウ素のような強還元性成分を塩素ガスに混合す
ることにより蝕刻が可能どなる。ただ1−三塩化ホウ素
の分量は少くしてケイ化物の下に回り込み腐6虫が起ら
ないようにしなければならない。BCl3対C1□ 比
が2:5のガス組成によって作られた蝕刻り面形状を第
1図に示す。@2図は73CI、:C’2 75 :
1のガス組成によって作られた断面形状である。1はシ
リコン基板、2は厚さ40nmのS 102層、3は厚
さ30θnmのn ドープ・ポリシリコン層、4は厚さ
200 nmのケイ化タンタル層、5はポジ型のフォト
レジストで作られたマスクである。
反応性ガスを希ガス例えばヘリウムで希釈すると、特に
良好な結果が得られることが確められている。5in2
に対して30:工よりも遥に高い選だけにCI、にBC
l3を混合し、純C12中で蝕刻を終了させる。
良好な結果が得られることが確められている。5in2
に対して30:工よりも遥に高い選だけにCI、にBC
l3を混合し、純C12中で蝕刻を終了させる。
反応器内のガス圧は充分低くし、HFガスを流す電極の
バイアス電圧は充分高くして厳格な異方性エツチングが
行なわれるようにする(数値は後の実施例2二示されて
いる)。
バイアス電圧は充分高くして厳格な異方性エツチングが
行なわれるようにする(数値は後の実施例2二示されて
いる)。
この発明の方法の一つの利点はエツチング・マスクとし
てフォトレジスト(例えば5hipley社のポジ型樹
脂)が使用でき、補助層を必要としないことである。
てフォトレジスト(例えば5hipley社のポジ型樹
脂)が使用でき、補助層を必要としないことである。
第3図にこの発明の方法によって作られた埋込み接触を
備えるポリシリコン・ケイ化物構造を示to第1図、第
2図と対応する部分C二は同じ符号がつけである。この
発明の方法の大きな利点はC12プラズマがnドープ・
ポリシリコン3に対してドーピング(二大きく関係する
腐蝕速度を示すことである(n ドープのポリシリコン
は下記の実施例の条件の下で非ドープポリシリコンに比
べて6倍早い速度で蝕刻される)。このことは埋込み接
触の場合実際ト重要な意味を持つ。ポリシリコン3が拡
散によってドープされろと基板1の表面6の区域Aもp
ドープされる。しかし適当な処理鍋N(二より侵入深さ
は浅く(01乃至0,2μ等)することができる。ポリ
シリコン・ケイ化物層(3,4)に構造を作る際に不可
避的に生ずる区域B(二ぢいての基板蝕刻は、シリコン
の腐蝕速1丁がドーピングに関係することにより僅かで
ある(ドーパントの進入深さの程度)。これによって矢
印Cで示した高い段の形成と埋込み接触の接触電気抵抗
の増大ならびに続く丁稚段階においての形態−Lの問題
な避けることができる。
備えるポリシリコン・ケイ化物構造を示to第1図、第
2図と対応する部分C二は同じ符号がつけである。この
発明の方法の大きな利点はC12プラズマがnドープ・
ポリシリコン3に対してドーピング(二大きく関係する
腐蝕速度を示すことである(n ドープのポリシリコン
は下記の実施例の条件の下で非ドープポリシリコンに比
べて6倍早い速度で蝕刻される)。このことは埋込み接
触の場合実際ト重要な意味を持つ。ポリシリコン3が拡
散によってドープされろと基板1の表面6の区域Aもp
ドープされる。しかし適当な処理鍋N(二より侵入深さ
は浅く(01乃至0,2μ等)することができる。ポリ
シリコン・ケイ化物層(3,4)に構造を作る際に不可
避的に生ずる区域B(二ぢいての基板蝕刻は、シリコン
の腐蝕速1丁がドーピングに関係することにより僅かで
ある(ドーパントの進入深さの程度)。これによって矢
印Cで示した高い段の形成と埋込み接触の接触電気抵抗
の増大ならびに続く丁稚段階においての形態−Lの問題
な避けることができる。
実施例
1、屯一工程によるFfi9性イオソイオンチングガス
組成 C12: BCI、 : He−5: 2:5
0電力 P = 0.15 W/cm2ガス圧
p−1,5Pa(−10+a’l”orr )蝕刻り面
形状:@格な腎方性 5tO2に対する選択性−15:1 2 二段工程による反応性イオン・エツチング第一段階
は実施例1と同じで時間は約1分間、第二段階ではBC
l3を加えず、その他の点では1と同じ。これによって
100mmのシリコン・ウェー八に対し全1ツチング時
間6分において8102に対する選択性が30:1に上
昇した。
組成 C12: BCI、 : He−5: 2:5
0電力 P = 0.15 W/cm2ガス圧
p−1,5Pa(−10+a’l”orr )蝕刻り面
形状:@格な腎方性 5tO2に対する選択性−15:1 2 二段工程による反応性イオン・エツチング第一段階
は実施例1と同じで時間は約1分間、第二段階ではBC
l3を加えず、その他の点では1と同じ。これによって
100mmのシリコン・ウェー八に対し全1ツチング時
間6分において8102に対する選択性が30:1に上
昇した。
、 第1図と第2図はエツチング・ガスの組成と蝕刻断
面形状との関係を示し、第3図はこの発明の方法によっ
て作られたポリシリコン・ケイ化物二重層構造の断面を
示す。 1:シリコン基板、 2:5i02層、 3:ポリシリ
コン層、 4:ケイ化タンタル層、 5:フォトレジ
スト・マスク。 IG 3
面形状との関係を示し、第3図はこの発明の方法によっ
て作られたポリシリコン・ケイ化物二重層構造の断面を
示す。 1:シリコン基板、 2:5i02層、 3:ポリシリ
コン層、 4:ケイ化タンタル層、 5:フォトレジ
スト・マスク。 IG 3
Claims (1)
- 【特許請求の範囲】 1)反応性ガスとして強還元性成分を混合した塩素ガス
が使用されることを特徴とする半導体集積回路を備える
シリコン基板上の金属ケイ化物二重層又はケイ化物・ポ
リシリコン二重層に平行板反応器内でフォトレジスト・
マスクを使用する反応性イオン・エツチングにより構造
を作る方法。 2)強還元性成分として三塩化ホウ素CBCI3)が使
用されることを特徴とする特許請求の範囲第1項記載の
方法。 3)三塩化ホウ素分対塩素分の比が1=2より小さくな
るように混合ガスの組成が選定されていることを特徴と
する特許請求の範囲第1項又は第2項記載の方法。 4)キャリ・ヤガスとして希ガス特にヘリウムが使用さ
れることを特徴とする特許請求の範囲第1項乃至第3項
のいずj7かに記載の方法。 5)塩素対三塙化ホウ素対キャリヤガスの混合比が5:
2:50に調整されることを特徴とする特許請求の範囲
第1項乃至第4mのいずれかに記載の方法。 6)ケイ化タンタル(TaSi2)とポリシリコンの二
重層が使用されることを特徴とする特許請求の範囲第1
項乃至第5mのいず几かに記載の方法。 7)二重層が厚さ200nmのケイ化タンタル層と厚さ
30 Q nrnのn ドープされたポリシリコン層か
ら成ることを特徴とする特許請求の範囲@6項記載の方
法。 5)SiO2に対オる選択性を高めるためエツチング処
理が一段階に分けて実施さオル1エツチ時間の始めの約
115では三塩化ポウ素イど混合してエッチされ、それ
以後は純ツ訃希ガス混合ガスでエッチされることを特徴
とする特許請求の範囲第1項乃至第7項のいず肌かj二
記iルの方法。 9)反応器のガス圧は1.5pa付近に、処理物の面積
当りの電力はO,] 5 W/crn2に調整されろこ
とを特徴とする特許請求の範囲@1項乃至第8項のいず
れかに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE33157197 | 1983-04-29 | ||
| DE19833315719 DE3315719A1 (de) | 1983-04-29 | 1983-04-29 | Verfahren zum herstellen von strukturen von aus metallsiliziden bzw. silizid-polysilizium bestehenden doppelschichten fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59207632A true JPS59207632A (ja) | 1984-11-24 |
Family
ID=6197773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59085051A Pending JPS59207632A (ja) | 1983-04-29 | 1984-04-26 | 金属ケイ化物又はケイ化物・ポリシリコン二重層構造の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4479850A (ja) |
| EP (1) | EP0126969B1 (ja) |
| JP (1) | JPS59207632A (ja) |
| DE (2) | DE3315719A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214524A (ja) * | 1985-03-18 | 1986-09-24 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 半導体デバイスの製造方法 |
| JPS62176134A (ja) * | 1985-10-11 | 1987-08-01 | アプライド マテリアルズ インコ−ポレ−テツド | シリサイド、多結晶シリコン及びポリサイドのエッチング方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608118A (en) * | 1985-02-15 | 1986-08-26 | Rca Corporation | Reactive sputter etching of metal silicide structures |
| US4582581A (en) * | 1985-05-09 | 1986-04-15 | Allied Corporation | Boron trifluoride system for plasma etching of silicon dioxide |
| US4624739A (en) * | 1985-08-09 | 1986-11-25 | International Business Machines Corporation | Process using dry etchant to avoid mask-and-etch cycle |
| KR900003262B1 (ko) * | 1987-04-30 | 1990-05-12 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| US4838992A (en) * | 1987-05-27 | 1989-06-13 | Northern Telecom Limited | Method of etching aluminum alloys in semi-conductor wafers |
| US5169487A (en) * | 1990-08-27 | 1992-12-08 | Micron Technology, Inc. | Anisotropic etch method |
| JPH04156919A (ja) * | 1990-10-19 | 1992-05-29 | Ebara Res Co Ltd | ハロゲン系化合物を含有する排ガスの処理方法 |
| JP2910382B2 (ja) * | 1992-03-09 | 1999-06-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2727966B2 (ja) * | 1994-06-06 | 1998-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR0161379B1 (ko) * | 1994-12-23 | 1999-02-01 | 윤종용 | 반도체 소자의 다층배선 및 그 제조방법 |
| JP2002343798A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置 |
| DE102021116587B3 (de) | 2021-06-28 | 2022-07-07 | Jenoptik Optical Systems Gmbh | Verfahren zum Herstellen einer Ätzmaske, Verfahren zum Ätzen einer Struktur in ein Substrat, Verwendung einer Tetrelschicht |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112656A (en) * | 1975-06-30 | 1976-10-05 | Matsushita Electric Works Ltd | Hair setting device |
| JPS5843522A (ja) * | 1981-08-24 | 1983-03-14 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | ウエハ上の層をエツチングする方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214946A (en) * | 1979-02-21 | 1980-07-29 | International Business Machines Corporation | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant |
| CA1202597A (en) * | 1981-05-22 | 1986-04-01 | Jean S. Deslauriers | Reactive ion layers containing tantalum and silicon |
| DE3216823A1 (de) * | 1982-05-05 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen |
| US4411734A (en) * | 1982-12-09 | 1983-10-25 | Rca Corporation | Etching of tantalum silicide/doped polysilicon structures |
| US4444617A (en) * | 1983-01-06 | 1984-04-24 | Rockwell International Corporation | Reactive ion etching of molybdenum silicide and N+ polysilicon |
-
1983
- 1983-04-29 DE DE19833315719 patent/DE3315719A1/de not_active Withdrawn
-
1984
- 1984-02-17 US US06/581,353 patent/US4479850A/en not_active Expired - Fee Related
- 1984-04-24 EP EP84104580A patent/EP0126969B1/de not_active Expired - Lifetime
- 1984-04-24 DE DE8484104580T patent/DE3484572D1/de not_active Expired - Lifetime
- 1984-04-26 JP JP59085051A patent/JPS59207632A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112656A (en) * | 1975-06-30 | 1976-10-05 | Matsushita Electric Works Ltd | Hair setting device |
| JPS5843522A (ja) * | 1981-08-24 | 1983-03-14 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | ウエハ上の層をエツチングする方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214524A (ja) * | 1985-03-18 | 1986-09-24 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 半導体デバイスの製造方法 |
| JPS62176134A (ja) * | 1985-10-11 | 1987-08-01 | アプライド マテリアルズ インコ−ポレ−テツド | シリサイド、多結晶シリコン及びポリサイドのエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3484572D1 (de) | 1991-06-20 |
| US4479850A (en) | 1984-10-30 |
| EP0126969A3 (en) | 1987-09-30 |
| DE3315719A1 (de) | 1984-10-31 |
| EP0126969B1 (de) | 1991-05-15 |
| EP0126969A2 (de) | 1984-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6569773B1 (en) | Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine | |
| JPS58204538A (ja) | 集積回路を含む基板上に金属ケイ化物・ポリシリコン二重層の構造を作る方法 | |
| US4539744A (en) | Semiconductor planarization process and structures made thereby | |
| US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
| JPS58106833A (ja) | 半導体デバイス内に造形を形成する方法 | |
| JPH0286126A (ja) | 臭化水素によるシリコンの反応性イオンエッチング | |
| JPS5848936A (ja) | 半導体装置の製造方法 | |
| US4479850A (en) | Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide | |
| US5258095A (en) | Method for producing a device having an insulator sandwiched between two semiconductor layers | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPH0545057B2 (ja) | ||
| CN107591323A (zh) | 隔离结构的形成方法 | |
| CN107591399A (zh) | 半导体结构及其形成方法 | |
| JP2005142549A (ja) | 半導体装置の製造方法 | |
| JPS63278338A (ja) | 半導体装置の製造方法 | |
| JPS6110257A (ja) | パターン化した導電層上に絶縁体を形成する方法 | |
| JPS60219759A (ja) | 半導体集積回路装置の製造方法 | |
| EP0379208B1 (en) | A method for producing a device having an insulator sandwiched between two semiconductor layers | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| KR900006020B1 (ko) | 질화실리콘 막의 건식식각 방법 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| JPS6230330A (ja) | ドライエツチング方法 | |
| JPH0654775B2 (ja) | 半導体装置の製造方法 | |
| KR100348313B1 (ko) | 반도체 소자 제조방법 | |
| JPS63281441A (ja) | 半導体装置及びその製造方法 |