JPS59208628A - 統合デ−タ処理／テキスト処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、上位データ処理装置に接続可能なディスプレ
イやプリンタなどをエミュレ−１〜できる端末を有する
統合データ処理／テキスト処理システムに係る。

［従来技術］ 最近の傾向として、テキスト処理装置によるテキスト処
理と、データリンクを介して」二位データ処理装置と通
信することによるデータ処理とを両方共遂行したいとい
う要求がある。これに対する１つの解決策は、通常のテ
キスト処理装置と、上位データ処理装置に適合するディ
スプレイまたはプリンタとを使用することである。この
ようなディスプレイやプリンタとしては１例えばＩ　Ｂ
Ｍ３２７８ディスプレイ装置およびＩ　ＢＭ３２８７プ
リンタがある。これらの装置は基本的には、データ処理
装置からリンクデータを受取り、それを利用者の方へ直
接出力する。より望ましい別の解決策は、テキスト処理
装置に付属している。ディスプレイやプリンタを上位デ
ータ処理装置の出力端末として利用することである。そ
の−例が特開昭５８−７２２６４号に開示されている。

それによれば、テキスト処理セツションからデータ処理
セツションへ切替えて、上位データ処理装置に接続可能
な制御装置および関連する入出力端末をエミュレ−１・
する能力をテキスト処理装置に持たせた対話式システム
が実現される。

［発明が解決しようとする問題点］ エミュレーションによりテキスト処理装置を上位データ
処理装置のディスプレイまたはプリンタとして利用する
ことは、ある程度の成功を収めているが、従来のエミュ
レーションは１種に限られ、テキスト処理装置に付属し
ているディスプレイおよびプリンタの両方を上位データ
処理装置が同時にかつ独立して使用することはできなか
った。

従って本発明の目的は、少なくとも２種のエミュレーシ
ョン能力を持ったテキスト処理装置を含む統合データ処
理／テキスト処理システムを提供することにある。

［問題点を解決するための手段］ 本発明に従う統合データ処理／テキスト処理システムは
、上位データ処理装置として使用される中央処理装置、
複数の入出力端末、およびこれらの入出力端末に各々接
続可能な複数のポートを有し各入出力端末と中央処理装
置との間のデータ転送を制御する制御装置を備えている
。本発明の特徴として、少なくとも１つの入出力端末は
、制御装置のポートに各々接続される複末の支援論理手
段と、これらの支援論理手段に接続され、中央処理装置
から送られてきたデータまたは中央処理装置へ送るデー
タを記憶するバッファと、このバッファおよび支援論理
手段に接続されたテキスト処理装置と、このテキスト処
理装置に接続され、データまたはテキスト文字情報を出
力する手段とを含んでいる。

［実施例コ 本発明に従う統合データ処理／テキスト処理システムの
構成を第１図に示す。このシステムは１合繊」二の中央
処理装置（ＣＰＵ）１０および１２を含んでいる。これ
らのＣＰＵｌ０および１２にば、複数の制御装置１６を
介して複数の入出力端末１４が接続される。本発明の良
好な実施例においては、制御装置１６は接続されている
入出力端末と１台以上のＣＰＵとの間のインタフェース
およびマルチプレクサとして働く。このような制御装置
は公知であり、例えばＩ　ＢＭ３２７４制御装置がある
。これはディスプレイ、逐次マトリックスプリンタ、ラ
インプリンタなどを３２台まで接続できる。

第１図のシステムは、複数の制御装置１６ｃを１台以上
のＣＰＵに接続する通信マルチプレクサ１、８　ａも含
んでいる。制御装置１６ｃはモデムリンク２０によって
通信マルチプレクサ１８ａに接続され、通信マルチプレ
クサ１８ａは構内チャネ○に各々接続されているが、制
御装置１６ｃと同じくこれらを遠隔地に配置する事も可
能である。

従来、テキスト処理装置をＣＰＵに接続して、このＣＰ
Ｕのディスプレイ端末として働かせることが知られてい
る。このような従来例を参考のため第１図の上部に示し
である。即ち、テキスト処理装置２４および関連するデ
ィスプレイ／プリンタ端末２６がモデムリンク２８、通
信マルチプレクサ１８ｂおよび構内チャネルリンク２２
を介してＣＰＵｌ０に接続されている。テキスト処理装
置２４は、開始されたテキスト処理セツションからデー
タ処理セツションへの切替えか可能である。

その際、テキスト処理装置２４は接続されているＣＰＵ
ｌ０に適合する制御装置および入出力端末をエミュレー
トし、かくてＣＰＵｌ０の制御のもとにリンクデータを
処理する。ここで云う［リンクデータ」とはデータ処理
に関連するデータを意味する。これに対して、テキス１
−処理に関連するデータを「テキス１−文字データ」と
云う。ただしこれらの定義は便宜上のものに過ぎず、そ
れらの間の区別はそれ程厳密ではない。なお、テキスト
処理装置２４によるエミュレーションについては例えば
特開昭５８−７２２６４号公報に詳しい。

テキス１へ処理装置を」二位ＣＰＵのディスプレイ端末
あるいはプリンタ端末として利用することは成る程度の
成功を収めているが、従来のアプローチでは、テキスト
処理装置のディスプレイおよびプリンタをＣＰＵが同時
に且つ独立して使用することはできない。

本発明に従う統合データ処理／テキスト処理システｌ＼
ではこれが可能になる。各々の制御装置１６は複数のポ
ー１へを持っており、各ポー１〜には入出力端末が１一
台ずつ接続される。例えば、制御装テキスト処理装置３
２が接続されている。テキスト処理装置３２はディスプ
レイまたはプリンタのような出力装置３６を含む詳細に
ついてはあとで述へるが、テキスト処理装置３２を用い
て、出方装置３６へ出力すべきデータまたは同軸リンク
３４を介してＣＰＵ１２へ伝送すべきデータを処理する
ことができる。勿論、テキスト処理装置３２は、本来の
テキス１へ処理も可能である。

第１図のシステムにおいては、少なくとも１台の入出力
端末１４がＣＩ）　Ｕに関連する１対の出力装置をエミ
ュレ−１へするのに、使用される。このような出力装置
の対としては、例えはＩＢＭ３２７８ディスプレイ装置
およびＩＢＭ３２８７プリンタがある。これらはいずれ
もＩＢＭ３２７４制御装置に接続可能である。白身での
テキスト処理およびＣＰＵの制御のもとてのデータ処理
を両方共遂行するため、例えばテキスト処理装置３８は
同軸リンク４４および４６を介して制御装置１６ｂのポ
ー１〜４０および４２に各々接続される。テキスト処理
装置３８は自身の端末としてディスプレイおよびプリン
タ（１つのブロック４８て示しである）を持っている。

あとで詳述するように、テキスト処理装置３８を含む入
出力端末１４は、エミュレーションにより例えばＩ　８
Ｍ３２７８デイスプレイ装置およびＩＢＭ３２８７プリ
ンタとして働く。

少なくとも１台の入出力端末を両方のＣＰＵｌ０および
１２に接続することもできる。第１図の例では、ディス
プレイおよびプリンタ５６を有するテキスト処理装置５
４が同軸リンク５ｏおよび５２を介して制御装置１６ａ
および１６ｂに接続され、それにより両方のＣＰＵＩ　
Ｏおよび１２と通信できるようになっている。上述の２
種エミュレーション能力は、上位ＣＰＵが１台が２台か
には関係がない。ＣＰＵｌ０および１２はいずれもエミ
ュレーションを行っている人出カ端末を例えば１８Ｍ３
２７８デイスプレイ装置およびＩＢＭ３２８７プリンタ
とみなして動作する。云い換えれば、ＣＰＵ側からは人
出カ端末が実際にはテキスト処理装置であることはわが
らない。

入出力端末１４の構成例を第２図に示す。この入出力端
末１４はアダプタ部５８およびテキスト処理部６０を含
んでいる。テキスト処理装置ｏは主記憶装置６４に接続
された処理装置６２およびディスプレイバッファ６６を
含んでいる。ディスプレイバッファ６６の出方はディス
プレイ６８を駆動する。処理装置６２は両方向性のデー
タ母線７０を介して通信装置、キーボード、ディスケッ
ト、プリンタなどにも接続される。通常は、処理装置６
２は通信装置やキーボードから入力されたテキスト文字
情報を主記憶装置６４　（またはディスケラ１〜）にあ
るプログラムに従って処理し、ディスプレイバッファ６
６に書込んだり、プリンタへ送ったりする。ディスプレ
イバッファ６６は処理されたテキスト文字情報をディス
プレイ６８へ出力する。このように、本発明に従って設
けられたアダプタ部５８を除くと、第２図は通常のテキ
スト処理システムとして動作する。

論理回路７２および７４は各々同軸リンク４４および４
６を介して制御装置］、　６　ｂに接続される（第１図
参照）。リンクバッファ７６は、両方向Ｊ罷 １６データ母線８２および８４を介して支援論理回路７
２および７４とリンクデータをやりとりする第１バッフ
ァ部７８および第２バッファ部８０を含む。リンクバッ
ファ７６は両方向性のデータ母線８６を介して処理装置
６２にも接続される。

」一連のようにディスプレイバッファ６６およびリンク
バッファ７６を別々に設けておくと、同軸リンク４４お
よび４６を介してやりとりされるリンクデータの処理が
容易になる。上位ＣＰＵに接続可能な従来のディスプレ
イまたはプリンタにおいては、ＣＰＵから伝送されてき
たデータは一般に直接出力の方へ送られる。例えばＩ　
ＢＭ３２７８テイスプレイ装置では、ＣＰＵからのリン
クデータは簡単な信号処理の後、直接ディスプレイバッ
ファに書込まれる。これに刻して、第２図のアダプタ部
５８はリンクバッファ７６を含んでおり、ディスプレイ
やプリンタへ出力すべきリンクデータ又はＣＰＵへ伝送
すべきリンクデータは一旦リンクバツファ７６に書込ま
れる。このように、第２図の入出力端末１４では、リン
クデータが直接ディスプレイバッファ６６に書込まれる
ことはないので、処理装置６２はディスプレイまたはプ
リンタへの出力の前に、リンクデータに対して何らかの
操作を加えることができる。例えば、いずれかのＣＰＵ
に付随してデータベースが設けられていると、このデー
タベースをアクセスしてリンクデータを取出し、それを
様式化した後、表示、印刷あるいはディスケットへの記
録を行うことができる。また、処理装置６２でリンクデ
ータをわかり易い言語に変換し、それをディスプレイ６
８の画面で表示することも可能である。明らかにこのよ
うなリンクデータ処理は入出力端末の機能を高め、統合
データ処理／テキス；へ処理システムの融通性を増す。

入出力端末でのリンクデータの処理は上位ＣＰＵに対し
てはトランスペアレントであり、上位ＣＰＵでは伝送し
たリンクデータが表示などの前に処理されたかどうかは
わからない。もちろん、リンクデータ処理の例は上述の
ものだけに限らず、例えば処理装置６２はテキス１〜文
字情報と同程度にリンクデータを処理できる。

普通は、各々の制御装置１６には同軸リンク当り１台の
入出力端末１４しか接続できない。従って、アダプタ部
５８に複数の支援論理回路７２および７４を設けておき
、それらによって入出力端末１４を１台以上の制御装＠
１６に接続すれば、入出力端末１４でＣＰＵに適合する
複数の周辺装置を同時に且つ独立してエミュレートする
ことができる。第２図の例では、２つの同軸リンク４４
および４６が各々支援論理回路７２および７４に接続さ
れているから、この入出力端末１４は例えは２台のＩＢ
Ｍ３２７８ディスプレイ装置、２台のＩＢＭ３２８７プ
リンタ、またはこれらを１台ずつエミュレ−１〜するこ
とができる。前述のように、アタブタ部５８にはリンク
バッファ７６が設けられているため、この２種エミュレ
ーション機能は上位ＣＰ　Ｕに対しては完全にトランス
ペアレン１−である。

アダプタ部５８の詳細を第３図に示す。支援論理回路７
２は同軸リンク４４に接続されたリンクインタフェース
回路８８およびプロ１−コル制御回路９０を含み、それ
らの間には両方向性のデータ母線９２が接続されている
。同様に、支援論理回路７４は両方向性のデータ母線９
８によって接続されたリンクインタフェース回路９４於
びプロトコル制御回路９６を含む。リンクインタフェー
ス回路９４は同軸リンク４６に接続されている。リンク
インタフェース回路８８および９４は直列化／並列化機
能の他に符号化／復号機能も持っており、プロトコル制
御回路９０および９６は、第１図のシステムにおける所
定のプロＩ−コルに従ってＣＰＵと当該入出力端末との
間のデータ伝送を制御する。これらの詳細については後
で説明する。

プロトコル制御回路９０および９６は、両方向性のアド
レス母線１０２を介してリンクバッファ７６および第１
１−ランシーバ１００に接続され、更に両方向性の専用
データ母線１０８を介してリンクバッファ７６、第２ト
ランシーバ１０４および優先制御回路１０６に接続され
る。プロトコル制御回路９０および９６と優先制御回路
１０６との間には制御線１１０も接続されている。第１
トランシーバ１００、第２トランシーバ１０４および優
先制御回路１０６は各々両方向性のアドレス母線１１４
、データ母線１１６および制御母線１１８を介して処理
装置６２に接続される。

動作にあたっては、リンクインタフェース回路８８およ
び９４は２組直列リンクデータの符号化、復号および増
幅を行い、更にデータを同軸リンク４４および４６へ送
り出すための駆動手段を含んでいる。またリンクインタ
フェース回路８８および９４ばリンクデータ流の直列化
および並列化を行い、プロトコル制御回路９０および９
６に必要なすべてのタイミングを与え、受信したリンク
データをアダプタ部５８の内部゛タイミングと同期させ
、更に両インタフェースの調和したタイミングでリンク
データを伝送する。

プロ１−コル制御回路９０および９６は、当該入出力端
末がリンク側からは通常のディスプレイまたはプリンタ
にみえるようなデータ操作および制御を行う。詳細はあ
とで述べるが、各々のプロトコル制御回路９０および９
６は関連するリンクインタフェース回路８８および９４
から同期したワードを並列形式で受取り、該ワードに必
要な処理操作を決定する。もしワードが有効指令であれ
ば、データ取出しあるいは何らかの内部制御線の条件付
けといった指令の実行に必要な操作を行う。プロトコル
制御回路９０および９６はまた応答を生成し、各々のリ
ンクインタフェース回路８８および９４を介して送り出
す。

優先制御回路１０６の機能は、テキス１〜処理装置のデ
ィスプレイおよびプリンタに対して内部時間スロツ１〜
を割当てることである。特に、２つのリンクおよび制御
母線］−１−８のタイミングがすべて互いに非同期なた
め、専用データ母線１０８へ時間スロットを割振ること
によってすべてのインタフェースによるリンクバッファ
７６への適時のアクセスが可能になる。優先制御回路１
０６は優先順位に基いて各々の装置に時間スロットの使
用を許可する。処理装置６２にリンクバッファ７６のア
クセス権が与えられると、処理装置６２はその中に記憶
されているリンクデータを処理することができる。優先
制御回路１０６はまたアダプタ部５８の主タイミングな
らびにデータ移動のための主クロックおよび従クロック
を与える。

１−ランシーバ１００および１０４は両方向性のアドレ
ス母線１１４およびデータ母線１１６上の信号をアダプ
タ部５８での使用に適した形に変換する。

以」二のように、アダプタ部５８はリンクプロ１〜ウエ
アを備えている。アダプタ部５８は２つの同時リンクで
要求されるタイミング仕様を満たしているが、テキス１
−処理装置のソフトウェアによるリンクの維持を可能に
している。

リンクインタフェース回路８８およびプロ１ヘコル制御
回路９０の概要を第４図に示す。リンクインタフェース
回路９４およびプロ１−コル制御回路９６もこれと同じ
である。

第４図において、同軸リンク４４はコンデンサ１２２を
介して駆動／受信回路１２０に接続されている。リンク
インタフェース回路８８は受信制御モジュール１０１お
よび送信制御モジュール１０３ヘクロツク信号を供給す
るための発振器（Ｏ８Ｃ）１２４も含む。モジュール１
０１および１０３の出力は別のインタフェース制御モジ
ュール１０５へ供給される。動作にあたっては、駆動／
受信回路１．２０はリンクデータの符号化および復号を
行い、受信制御モジュール１０１はリンクデータを並列
化し、送信制御モジュール１０３はリンクデータを直列
化する。同軸リンク４４からは例えば１２ピツ１〜の直
列データワードまたはプロ１−コル指令がリンクインタ
フェース回路８８へ供給される。受信データは駆動／受
信回路１２０で復号され、受信データ線１−０７を介し
て受信制御モジュール１０１へ送られ、そこで付随して
いる同期ビットおよびパリティ″ピッ１−が除去される
。

多重化されたデータワードは次いでインタフェース制御
モジュール１０５へ転送され、そこで非直列化される。

ワードは次いで両方向性のデータ母線１０９を介してプ
ロ１へコル制御回路９０へ供給される。

プロトコル制御回路９０は２つのモジュール即ち制御モ
ジュール１１１およびレジスタモジュール１１３を含ん
でいる。これらのモジュールは両方向性のアドレス母線
１０２、データ母線１０８および制御母線１１０へ各々
接続される。制御モジュール１１１は関連するリンクイ
ンタフェース回路８８からデータ母線１０９を介して同
期されたワードを受取り、そのワードに関して必要な操
作（データの取出し、選択された内部制御線の活動化な
ど）を決定する。制御モジュール１１１はまた応答を作
成してリンクインタフェース回路８８の送信制御モジュ
ール１０３へ送る。送信制御モジュール］０３は制御モ
ジュール１１１から受取った並列応答ワードを直列化し
、送信データ線１１５を介して駆動／受信回路１２０へ
送る。

制御モジュール１１１から送信制御モジュールへ向かう
制御母線１１７はリンクインタフェース回路８８を制御
するための種々の制御信号を転送する。例えばラップモ
ード信号が出されると、リンクインタフェース回路８８
はラップモード状態に入り、ランプ送信信号が出される
と、受信データを制御装置およびＣＰ’Ｕへ送り返す。

制御モジュール１１１とレジスタモジュール１１３との
間にも各々複数の線からなる制御母線１１９および１２
１が設けられている。制御母線１１９は、関連する制御
装置１６からポール応答指令を受取ったこと、機能誤り
が生じたことなどをレジスタモジュール１１３に知らせ
る。制御母線１２１は、アドレス一致、ロールオーバー
などのレジスタモジュール１１３の状況を制御モジュー
ル１１１に知らせる。制御モジュール１１１から出てい
るリレー制御線１２３は、同軸リンク４４をリンクイン
タフェース回路８８に接続するためのリレー（図示せず
）の開閉を制御する。

制御モジュール１１１の詳細を第５図に示す。

図示のように、制御モジュール１１１は所望のプロ１ヘ
コルの実現に必要な多数の機能ブロックを含んでいる。

例えば、ＩＢＭ、３２７４制御装置と■１３　Ｍ　３２
７８デイスプレイ装置あるいはＩ　８Ｍ３２８７プリン
タとの組合わせではｒＮＤｓＪと呼ばれるプロ１〜コル
が使用されている。ＮＤＳは高速の非同期直列プロトコ
ルであって、同軸リンクを介するデータ転送のピッ１〜
レートは２．３５８７ＭＩＩｚである。このプロ１〜コ
ルでは、１ワードは］２ビン１−て構成され、その最初
のビットおよび最後のビン１〜は各々同期ピッ１〜およ
びパリテイビワードである。入出力端末１４が指令ワー
ドを受取ってから５．５マイクロ秒以内に応答しなけれ
は、誤り状態か生じる。ＮＤＳプロトコル指令は同軸リ
ンクからリンクバッファをアクセスできるように設計さ
れている。また入出力端末のテキスト処理装置でエミュ
レー１−されている装置の状況を監視したり修正したり
する手段も設けられる。

第５図に示した制御モジュール１１１は上述のようなＮ
ＤＳプロ１〜コルの諸機能を実現するもので、受信レジ
スタ１２Ｇ、指令デコーダ１２８゜機能デコーダ１３０
、アドレスデコーダ１３２、リンク制御レジスタ１３４
、ＡＬＵ　１３６、制御タイミンタ回路１−３８、ＥＡ
Ｂマスクレジスタ１４０、送信レジスタ１４２および送
受信データマルチプレクサ１４４を含んでいる。これら
の機能ブロック１２６〜１４２はＩＢＭ３２７８ディス
プレイ装置あるいはＩＢＭ３２８７プリンタに備えられ
ている通常のもので、ＮＤＳプロ１〜コル指令に応答す
るのに用いられる。処理装置６２（第２図）でこれらの
装置の１つをエミュレー１〜するために、本実施例で新
たに設けられたのがアダプタ構成レジスタ１４６、アダ
プタ制御レジスタ１−４８およびアダプタ状況レジスタ
１５０である。

これらのレジスタ、特にアダプタ制御レジスタ１４８は
、処理装置６２によるリンク機能のアクセスおよび制御
を可能にする。例えば、ディスプレイ画面の内容や状態
に影響を及ぼすリンク活動が検出されると、これらのレ
ジスタはソフ１へウェア制御のもとて処理装置６２に割
込みをかける。また処理装置６２の負担を減らすため、
これらのレジスタはディスプレイのどの部分が更新を必
要としているかを示す状況標識を与える。この機能は、
リンク活動が検出されたとぎにリンクバッファ７６から
ディスプレイバッファ６６へ転送しなげれはならないデ
ータの量を制限する。リンクバッファ７６の内容はソフ
トウェア制御のもとてディスプレイバッファ６６へ転送
される。

プロ１へコル制御回路９０のレジスタモジュール１１３
の一構成例を第６図に示す。このレジスタモジュール」
１３はプロトコルレジスタ１５２、ポール応答論理１５
４、アドレスカウンタ論理１５６およびデコーダ／制御
論理１５８を含んでおり、両方向性のアドレス母線１．
０２、データ母線１０８および制御母線１１０に接続さ
れている。

なお制御モジュール１１１への接続は省略しである。処
理装置によるリンクへのアクセスを、容易にするための
ポール応答論理１５４以外の機能ブロックは従来のＮＤ
Ｓプロ１−コルで利用されている通常のものであるから
、詳細については省略する。

ボール応答論理１５４の詳細を第７図に示す。

この回路は制御論理レジスタ１６０、キーボードＦ　Ｉ
　ｌ’　Ｏ制御レジスタ１６２、キーボードＦＩＦＯレ
ジスタ１６４および１６６、優先レジスタ１６８、ポー
ル応答レジスタ１７０および１７２、ならびに出力マル
チプレクサ１７４を含んでいる。

次に第４図〜第７図に示したハードウェアの動作の一例
を説明する。ここでは、プロトコル制御回路９０の制御
モジュール１１１が接続されているディスプレイまたは
プリンタの状況を調べるために、関連する制御装置１６
によって連続的にポーリングされるものとする。ポーリ
ングは周知のように、前回のポーリングから今回のポー
リングまでの間に当該端末において何らかの活動があっ
たかどうかを照会するものである。制御モジュール１１
１は、リンクバッファ７６にあるリンクデータをＣＰＵ
へ転送することを要求する読取り指令、またはＣＰＵか
らリンクバッファ７６へのリンクデータの転送を行う書
込み指令を受取ることもある。

前述のように、５．５マイクロ秒以内にポール応答を返
さないと誤り状態が生じるので、制御モジュール１１１
がポーリングされる前に予め幾つかのポール応答をセッ
トアツプしておく必要がある。これらのポール応答は処
理装置６２によって第７図のレジスタ１７０および１７
２にセットアツプされ、優先レジスタ１６８によって優
先順位をつけられる。従って、制御装置１６によるポー
リングがリンクインタフェース回路で検出されると、制
御モジュール１１１はそれに応答して必要な情報を関連
する制御装置１６へ送るためにポール応答レジスタをア
クセスする。キーボードＦＩＦＯレジスタ１６４および
１６６はキーボードＦＩＦＯ制御１−６２と一緒になっ
て、処理装置からのキーストローク入力をバッファし、
キーストロークのオーバーランを検査する。キーボード
Ｆ　Ｉｒ＝”　ｏレジスタ１６４および１６６を使用す
ると、キーストローク情報をトランスペアシン１〜形式
でデータリンクへ供給することができる。

告、込み指令が受取られた場合は、制御モジュール１１
１はリンクインタフェース回路での解読結果に応答して
、リンクバッファ７６の関連部分をアクセスし、リンク
データの受取りに備える。次いで受信データが両方向デ
ータ母線１０８を介してリンクバッファ７６へ転送され
、レジスタモジュール１１３から両方向アドレス母線１
０２を介して供給されるアドレス信号の制御のもとにリ
ンクバッファ７６に書込まれる。読取り指令の場合はリ
ンクデータがリンクバッファ７６から読取られ、同軸リ
ンクを介して関連する制御装置１６へ送られる。

［発明の効果コ 入出力端末に複数の支援論理手段が設けられているので
、この入出力端末のテキスｌ−処理装置はＣＰＵに適合
するディスプレイおよびプリンタを同時にエミュレート
することができる。またテキス１〜処理装置によるエミ
ュレーションはＣＰＵに対してはトランスペアレン１−
であり、どのＣＰＵもディスプレイおよびプリンタがエ
ミュレ−１−されたものであるか否かに関係なく動作を
続けることができる。

【図面の簡単な説明】

第１図は本発明に従う統合データ処理／テキスト処理シ
ステムを示すブロック図。 第２図は入出力端末１４の構成を示すブロック図。 第３図はアダプタ部５８の構成を示すブロック図。 第４図ないし第７図はアダプタ部５８の詳細を示すブロ
ック図。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） 第１頁の続き す発　　明　者　ジエームズ・エム・マクヴエイアメリ
カ合衆国テキサス州フロ ーレンズ・ボックス１３９ルート １番地 （Ｑ発　明　者　アーンスト・エル・ミラーアメリカ合
衆国テキサス州ジョ ージタウン・リッジ・オーク４０ ２番地 （７■発　明　者　シラウス・エフ・タレメンツアメリ
カ合衆国テキサス州ジョ ージタウン・トンコワ・トレイ ル６０１５番地

Claims (1)

1. 【特許請求の範囲】 中央処理装置、複数の入出力端末、および該入出力端末
   に各々接続可能な複数のポートを有し該入出力端末と前
   記中央処理装置との間のデータ転送を制御する制御装置
   を備え、前記入出力端末の少なくとも１つが、 前記ポー１−に各々接続される複数の支援論理手段と、 前記支援論理手段に接続され、前記中央処理装置から送
   られてきたデータまたは前記中央処理装置へ送るデータ
   を記憶するバッファと、前記バッファおよび前記支援論
   理手段に接続されたテキスト処理装置と、 前記テキスト処理装置に接続され、前記データおよびテ
   キスト文字情報を出力する手段と、を具備することを特
   徴とする統合データ処理／テキスト処理システム。