JPS592086A - マトリクス表示装置の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ：ホ明は、マ）　ＩＪクス表示装置の駆動回路に係り
、特に、表示規模の拡大や表示品質の向上に有効な多分
割画面のマドＩＪクス表示Ｋｆｔの駆動回路に関する。

電極をマトリクス状に配列して表示する、いわゆるマト
リクス表示装置は、行電極かも線順次信号を印加して表
示するが、このような表示装置ｉｆＪ表示規模が増大し
て、走査ライン数が多くなると、表示のコントラストが
低丁して、十分な表示品質が得られないという欠点ガあ
る。この欠点を解消するだめの一手段として、しばしは
第１図に示すように、表示画面を中央から２分割した表
示パネルを用いる方法がとられる。

第１図において、４Ａ、４Ｂけ画ｒ象データ信号り、、
Ｄ、を受信して、それを表示パネルの駆動に適した表示
信号に変換してパネルに印加するための列電極駆動回路
、５は線順次走査信号を印加するための行′心極駆勅回
洛、７は■行Ｊ列の画素を有する２′；＋割マトリクス
表示パネルで、図から判るように、パネルの中央で列電
極を分断し、列電極駆動回路４Ａ、、４Ｂの出力線にそ
れぞれ接続しており、上Ｆの画面で一つの開面を構成し
ている。行電極は、図に示すように、上Ｆに２分割した
画面間で、電気的に接続し−Ｃ１共通の行電極駆動回路
５に接線している。なお、列−極駆動回路４Ａおよび４
Ｂは、１行分のデータを格納する直列−並列変換形のラ
インメモＩＪ４１Ａ、４１Ｂと表示パネルの駆動に適し
た駆動成用に変ｐｋするマルチプレクサ４２Ａ、４２Ｂ
から成る。

一方、表示パネルに画像を形成するためには周辺回路５
０として、少なくとも１画面分以上の画１象データを格
納できるリフレッシュメモリ３（以下単にメモリと略す
）と、このメモリ内容を読出すための１恍出し回路２と
、表示機能の向上を図るため読出しアドレスの初期値を
設定するυ期アドレス設だ回路１が必要である。

ところで、２分割マトリクス表示パネルを駆動する場合
には　行電極駆動回路を共通にして駆−１するため、列
電極駆動回路４Ａおよび４Ｂに表示パネルの上向面と上
向面に対応する画（象データ信号り、およびり、をほぼ
同時に転送しなければならない。このため、従来クリで
は、４２図に示す方法を用いてデータの略同時転送を行
なっていゐ３、第２図において、ＩＡ、１［１は、上下
画面の初期°ｒドレス設足器、２Ａ、２Ｂｒま、メモリ
の画像データを読出すためのアドレス発生ａ、１１　ハ
ーフドレス切替回路３はメモリである。この回路は、１
１のアドレス切替回路により、上向面のアドレスと上向
面をアドレスを交互に切替え、それに追随して切替わる
メモリの出力データ信号り、およびり、を適当なりロッ
ク信号で列′４．極駆動駆動４Ａ、４Ｂに転送するもの
である。

しかし、このような方法においては、初期アドレス設定
回路ＩＡ、ＩＢを２個用意しなければならないため、周
辺回路の小形化が図れないという欠点がある。

また、ディスプレイにおいては、フレームメモリに２画
面以上のデータを入れておき、読出しアドレスの初期値
を替えるだけで、画面を瞬時に切替えるページ切替えと
いう方法があるが、第２図の例では、初期アドレス設定
器ＩＡ、ＩＢの設定値を、それぞれ個々に設定し直さな
ければならないという欠点がある。

さらに、同じようにして読出しアドレスの初期値を画面
の１行分）１らせることにより、表示画面を−に’Ｆ方
向に１行ずらせるスクロール表示法においても同じ欠点
がある。

この様な問題は＠１図の様な２分割マトリクス表示パネ
ルだけでなく、３分割、４分割等の一般のｋＯ削ママト
リクス表示パネル２≦に≦■／２）を駆動する際にも同
様に生じる。

本発明の目的は、ｋ分割マトリクス表示パネルを有する
マトリクス表示装置蔵において、ｋ分利駆動時の初期ア
ドレス設定器の数を１　ｆｌ！Ｉにすることにより、回
路の小形化と、スクロール表示モード時などの初期゛ア
ドレス値の設定を容易にできる表示装置の駆動回路を提
供することにある。

本発明の特徴とするところは、ｋ分割画面のマトリクス
表示装置のに個のアドレス発生回路におい−Ｃ１を個目
（ｒ≦ｔ≦に−１）のアドレス発生回路の最終−アドレ
スを（ｔ＋１）量目のアドレス発生回路の初期アドレス
とすることにある。

本発明は、先に述べた欠点を解消側るものである。以Ｆ
、第３１図、ｇ４＋４および第５図を用いて、本発明の
一実施例の１１４成および動作について詳４１日に説明
する。

第３図は、表示装置の構成図である。第３図において、
８はコントロール回路で、内部にアドレス設定ａｒ１、
アドレス発生回路２人および２Ｂ、タイミングクロック
発生器１０、アドレス切替回路１１を付している。また
、３はリフレッシュメモリで、画ｆ象データを１画面分
以上格納できるメモリである。７はＩ行Ｊ列の画素を有
する２分割表示パネル（ｋ＝２）で、その周辺は、第２
図の従来例同様、列電極駆動回路４Ａおよび４Ｂ、行電
極駆動回路５で構成している。この周辺回路は、従来例
と全く同じ動作をするものである。

゛ｒアドレス設定器のアドレス値の設定ハ、コンピュー
タなどからの信号によって行なわれる。また、アドレス
発生回路２人および２Ｂは　いわゆるプリセッタブルの
カウンタであり、リフレツシユのフレーム周期毎に、プ
リセットされるものである。

第３図に示すように、アドレス発生回路２人の初期アド
レス値は、アドレス設定器１の出力により設定される。

アドレス発生回路２人の出力は、アドレス切替口１洛１
１に入力されるとともに、アドレス発生回路２Ｂのプリ
セット入力に接続される。さらに、アドレス発生回路２
Ｂの出力は切替回路１１に入力するウアドレス発生回路
２人および２Ｂには、クロック発生器１０の出力（＋）
）および（ｅｌが印加され、それぞれに同期してアドレ
ス信号を出力する。２種のアドレス信号（Ｃ）、　（ｆ
）は、アドレス切替回路１１により選択的に切替えられ
、この１言号は、リフレッシュメモリ３のアドレス信号
０１）となる。このアドレス信号０１）によって、リフ
レッシュメモリ３内の画ｆ象データを１洸出し、上下の
列電極駆動回路４Ａおよび４Ｂに画像データＤＩ。

Ｄｔを転送する。

次にこの構成の表示装置の動作を第４１ｄのタイムチャ
ートを用いて説明する。ここでは、説明の煩雑さを避け
るために、リフレッシュメモリには、１アドレス１ビツ
ト出方のメモリを用いたものとして説明する。また、リ
フレッシュメモリには、表示画面に対応して、アドレス
ａｌ　＋　ａｔ　＋・・・。

ａＲ＋　”ｎｕｌ＋　”・ｌ　ａｌｍに、画像データＡ
、、Ａ、。

・・・Ａ　、Ｂ、　、・・・Ｂ、が第５図に示す配列で
格納されているものとする。

第４図（ａ）は、ロードパルスであり、本パルスニより
、アドレス発生回路２人の初期値ａ、は、リフレッシュ
のフレーム周Ｍ　Ｔ　Ｆ　毎に、初期アドレス設定、（
蓮１から設）ぜされる。巾）は、アドレス発生器？＆　
２　Ａに印加するクロックで、このクロックにより゛ア
ドレス発生口、Ｉ！８２　Ａの出力は、同図（ｃ）に示
すように順次ａｌ　　＋　ａ！＋・・・、ａ、が出力す
る。

−４、（ｄ＞は、アドレス発生回路２Ｂのロードパルス
テ、フレーム周期直前に発生するこのパルスと、クロッ
ク（ｅ）によりアドレス発生器路２Ｂの出力は、（ｆ）
に示すように変化する。（ｅ）のクロックは、図からも
判るように、山）に対して、フレーム周期直前に一個追
加されたパルスであり、アドレス発生回路２Ｂの出力が
フレーム周期間で、ａＲ４１１ａ、７．・・・＋　３２
ｍとフレーム周期の直前に前段のアドレス出力信号ａ　
、　ｄｉ出力するようにしたものである。

さて、アドレス発生回路２人および２Ｂの出力は、アド
レス切替回路１１に入力され、クロック（ｇ）により選
択的に切替えられる。した、かって、リフレッシュメモ
リ３のアドレス信号は０））のようＫなるので、メモリ
の出力には、下部面と下部面のデータが交互に切替わる
信号（ｉ）が得られる。さらに１、このデータ信号（ｉ
）は、それぞれクロック（ｊ）および、（ｋ）　Ｋより
上下の列電極駆動回路に取込まれるので下部面の列電極
駆動回路４Ａには（２）のデータが、また、下側面の列
電極駆動回路４Ｂには６旬のデータが転送されることに
なる。以下、駆動回路部の動作は従来例と全く同様であ
るので、ここでは省略する。

アドレスシラ生回路２Ａ、２Ｂ、アドレス切替回路１１
、列電極駆動回路４Ａ、４Ｉ３などの動作はすべて、ク
ロック発生回路１０からのクロックによって割！Ｉｌｌ
されるが、仁のクロック信号の位相を変形して、例えば
、第６ｉ９１の（ａ’　）、　　（１Ｎ’　）のように
変形しても、アドレス出力信号は、下部面と下部面が順
次交互に切替わるアドレス信号が得られ、第４図の制御
信号に限定されるものではない。

また、本実施例では、アドレスｉＦ＝生回路２人および
２Ｂに印加するロードパルスやクロックを細工した場合
について説明したが、アドレス発生回路２Ｂとして、例
えばセット・リセット付のカウンタを用いて、前述の制
御信号と異なる制御信号による方法でも良い。すなわち
、フレーム周期毎Ｋｇｌのアドレス発生回路の出力を、
初期設定値入力とする第２のアドレス発生回路があって
、第１．第２のアドレス出力を切替えることによって、
所定の動作が得られるようなものであれば良い。

本発明の実施例では、メモリの形式として、１アドレス
１ビツト出力のものを用いた場合について説明したが、
例えば、１アドレス８ピット出力を用いた場合では、リ
フレッシュメモリ３と列電極駆動回路４Ａ、４Ｂの間に
並列直列変換器２０を介在させれば良い。この場合の回
路構成例を第７図に示し、これを駆動するための、制御
信号の例を第８図に示す。リフレッシュメモリ３の画像
データ出力信号は、前述の実施と同様（ｉ）のようにな
っており、このときの（ｉ）は、腹数ビットの並列出力
信号である９（ｉ）は、並列直列変換器３０の入力とな
り、クロック（ｎ）により、データ信号が直列化される
。（ｊ′）および（ｋ′）は、データ信号を転送するた
めのクロックで、これにより、列、４極１駆砂回路４Ａ
および４Ｂに画像データを転送する。

以上により、前述の実施列と同様にして、所定の表示が
得られる。

さらに、文字発生器を用いる場合でも同様のことが言え
る。このときの回路構成例を第９図に示す。この場合に
は、リフレッシュメモリ３の出力の信号（ｉ）は、コー
ドデータであり、このデータを文字発生器３０ｖこより
ドツトデータに変換して、さらにこれを並列直列変換器
２０の入力とすれば良い。なお、文字発生器３ｏには、
コードデータ（ｉ）の他に、メモリアドレス信号の一部
を■行アドレス信号として入力するが、このような構成
は従来と同様である。

次に、スクロール表示およびページ切ｄえ表示時の動作
について、第３図、第１ｏ図および第１１図を用いて説
明する。

第３図に於いてリフレッシュメモリ：］に格納されてい
る画像データは、第５図と異なり、ページ切替えには、
少なくとも２画面分以上の画（象データが格納されてい
る。、第１０図では、第１画面の画家データをＡＩ、・
・・、Ａｌｌ、Ｂ、、・・・＋Ｂｎとし、第２画面の画
像データをＣ７，・・・、Ｃ１Ｄ１　＋・・・、Ｄ９と
して、さらに第１画向の１行目最終表示データをＡｍと
している。

スクロールおよびページ切替え以前の動作は、初期アド
レス設定器１の出力（ｐ）がアドレスａ８であり、前述
のように、メモリのアドレスは、ａＩを初期値として、
ａ、からａ、まで、父互に切替え々から繰返し動作を行
なっている。

ところで、スクロール表示時においては、同えば、アド
レス設定器１の出力（ｐ）の値を第１１図に示すような
タイミングで、ａ、から−１，になるように切替える。

この切替えは、し１えげコンピュータからによるもので
ある。そうすると、ロードパルス（ａ）により、次の周
期から、リフレッシュメモリ３の初期アドレス値はａ、
、、４Ｉになる。以［は、前述の実施例と同じように、
リフレッシュメモリ３のアドレス値０１）は、ａｍ＋、
＋　　ａｅ＋ｍ＋Ｉ　ｌ　　３ｍ＋２１　”’　＋３２
１１４１１１に交斤に切替わるので、それに伴って画像
データ（ｉ）を出力する。前述の実施例の動作でも説明
したように、このときの、下部面の最終アドレス値はａ
ｌや、であり、このアドレスデータが上向面のプリセッ
トアドレスデータになる。したがって、列電極駆動回路
４Ａには、Ａ、Ｒや１　ｖ　Ａｗａｙ　ｅ・・・、Ｂ−
の表示データが、また列電極駆動回路４ＢにはＢｍ＋１
１　Ｂ　＋、＋２．・・・１０１１１の画像データが順
次転送されるので、表示画面上には、スクロール以前の
表示に対して、１行シフトした表示が得られる。

一方、ページ切替え動作時にも、これと全く同じように
して実現できる。すなわち、との°４合には、初期アド
レス設定値をＣ７，１とするだけで、表示画面をそれ以
前のＡ、　、　Ａ、　、・・・、Ｂ、、をＣ，、Ｃ，、
・・・、１）、に切替えることができる。

したがって、スクロールおよびページ切替え表示時にお
いても、表示パネルが２分割マトリクス表示パネルであ
ることを意識する必要がなく、従来のＣＲ，Ｔ表示など
と全く同じように、表示画面の初期アドレス設定のみで
、所定の表示が得られるつ なお、第１１図からＮＪるように、スクロールおよびペ
ージ切替時の直後の一周期に、Ｆ画面の画１象データが
残るが、この時間はきわめて短時間（通常１／６０　秒
程度）であり、人間の目、には殆んど感じられないもの
である。

本実楕例に於いては、２分割マトリクス表示パネルを例
にとって説明した雀、本発明はこれに限＞ピされず、第
１２図に示す様な反転２分割マトリクス表示パネル７１
、第１３図に示す嘩な４分割マトリクス表示パネル７２
等の一般的なに分割マトリクス表示パネルにも適用でき
る。

本発明によれば、ｋ分割マトリクツ表示パネルを駆動す
る際に、アドレス初期値設定回路を一個にすることがで
き、回路の小形化が図れるとともにページｌ、ｌＪ替表
示及びスクロール表示時などにおけるアドレス設定が容
易に行なえる。

【図面の簡単な説明】

ｆｇ　を図は２分割表示パネルの駆動法の説明図、第２
図はその従来例図、第３図は本発明の１駆動回路の第１
の実姉側図、第４図はそのタイムチャート、第５図はメ
モリのデータ配列図、第６図は実施列の制刈信号変形例
図、第７図は本発明の第２の実捲例図、第８図はその制
ｉａｌ信号例図、第９図は本発明の第３の実施例図、第
１０図及び第１１図は本発明の第１の実施例に於けるス
クロール表示及びページ切片表示の動作説明図、第１２
図及び第１３図は本発明の他の応用例を示す図である。 ＩＡ・・・アドレス設定器　２Ａ、２Ｂ・・・アドレス
発生回路、３・・・リフレッシュメモリ、４Ａ、４ｔ３
・・・列電極駆動回路、５・・・行邂甑駆動回路、７・
・・２分割マトリクス表示パネル、１０・・・クロック
発生回路、１１・・・アドレス切替回路。 茅Ｉ　目 Ａ ４δ 茅２目 茅３　目 第４（ハ） 襠にｎ 薯 ＄９　目

Claims (1)

【特許請求の範囲】
1. １、行電極と列電極との間に表示体を設け、行電極と列
   邂葦との交差部に画素が形成され、全体として上記画素
   が１行、５列のマ）　ＩＪクス状をなすマトリクス表示
   パネルを駆動するものに於いて、ｋ行（２≦に≦Ｉ／２
   ）の上記画素に対応する上記行ｔａｌｋを一定期間に同
   時に選択す選択信号を上記行電極に印加する行゛覗極駆
   動回路、少なくとも１［（■面分の画１ψデータを記憶
   するリフレッシュメモリ、１（面目（１≦ｔ≦に−１）
   の最終アドレスが（ｔ４−１）［面目の初期アドレスと
   なるに１固のアドレス発生回路、該に個のアドレス発生
   回路の一つを順次選択するアドレス切替回路、上記リフ
   レノツユメモリの画１象データに基づいて上記列は極に
   表示信号を印加する列“嵯極駆動回路を具備することを
   特徴とするマ）　ＩＪクス表示装置の駆動回路。