JPS59208977A - 感熱記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はファクシ、？　＋）等で多用されている感熱記
録装（６，の制御装置に係り、特に全ての発熱体にそれ
ぞれ対応した独立のドライバ回路を有する全ドライバ形
感熱記録ヘッドを実現するに好適な開側１装置に関する
。

〔発明の背以〕

感熱記録の高速化及び低価格化、小型化を実現するひと
つの手段としてシフトレジスタを内蔵しまたドライバチ
ップを発熱抵抗体を形成する基板上に実装する方式（ド
ライバ搭載形感熱記録ヘッド）が主流になりつつある。

このような方式のヘッド構成の一例は、特開昭５６−６
９１８６号公報「熱記録ヘッド」や昭和５６年度両像工
学コンファレンスでの発表論文［高速感熱記録用史−フ
ルヘッド」　（第１６９〜１７２頁）に述べられている
。

すなわち、基本的には、シフトレジスタ、ラッチレジス
タ及び出力ドライバからなるドライバチップを前提にし
、これに若干の機能を追加してヘッド基板配線の簡略化
や記録速度の高速化を実現している。

第１図は、従来のヘッドドライバチップの基本構成図で
ある。この図において１００はシフトレジスタ、２００
はラッチレジスタ、３００は出力ドライバであり、これ
らをｎＪ４且（ロー８〜３２のものが−・般的）組合わ
せた回路で４１１１成されている。

また、シフトレジスタ１００は（Ｆτ号線１１０に接続
されたシリアルデータ入力端子Ｓ■、信号線１３０に接
ｊ廃されたシリアルデータ出力１ｊｉ！ｌｉ子８０゜信
’ＦＴ綜１２０に接！廃されたデータ転ｉ３クロック入
力端子ＣＩ）及び信号、（４１４０に＋ｇ、続された）
くラレルデータ出力端子群ＱＯ〜Ｑ、　ｎを有し、ラッ
テレジスタ２（）０はシフトレジスタ１００のパラレ／
Ｌデータ出力端子群Ｑル〜ＱｆＩを入力端子群Ｔ）０〜
Ｄ　ｎに接続し、信号線２１０に接続されたラッチスト
ローブ端子Ｔを有している。さらに、ラッチレジスタ２
００の出力端子を祥Ｑ　ｏ　”’−Ｑ　ｎの出力は信’
３［９２２０ｉ−介して出力ドライバ３００の人力）“
ｌ１ｔＡ（ａｉｌ’　ｌ・１〜■ｉに入力され、それぞ
れ対応するドライブ回路を信号線３１Ｏに接続された出
力イネーブル端子Ｅとの論理積条件が成立した時駆動し
、出力端子群０１〜Ｏｎの出力で信号線３２０を介して
対応する出力ラインを付勢する。

このようなドライバチップを用いて、ドライバ搭１ｗ形
感熱記録ヘッドを構成することができるが、さらに記録
速度を速くしたり、１１Ｌ源′８ｆｌ′を小さくするだ
めの記録制御や、記録していないときもヘッド温度を維
持するだめのヒートパルス制御、また実際にヘッド上に
ドライバチップを搭載りまた状態でのチップ故障検出制
御を実現して高級化しようとすると次のような問題点が
顕在化してくる。

すなわち、記録画信号に応じてドライバチップにドライ
ブ許可信号を与える方法が複雑になりすぎる。記録信号
に応じてドライバデツプにドラ４ブ許可信号を与えるに
は、個々のチップの出力イネーブル端子３１０を夫々制
御する必要があり、３２ドツト／チツプでＪＩＳ規格Ｂ
４ザイズ用紙の記録幅をもつヘッドを想定すると、６４
個のドライブチップが必要で、６４本のイネーブル信号
線の配線バタンを用意する必要がある。この高級化のた
めのヘッドサイズの増大は約１０順幅で、高級化以前の
ヘッドは約３０ｍｍ１１＠稈度であるから約３０チの増
加となる。また、これらのイ、ネーブル線制御回路や接
続手段が必要であり、コスト的に問題があるばかりでな
く、信頼度の点でも問題となる。

また、ヒートパルス制御を付加すると論理が一段と複４
°（Ｌになるため、さらに余分の７・−ドウエアが必砦
となる。すなわち、ヒートノ”＝ルス制御を実行するに
は、記録信号の有無にかかわらず所定のドライバチップ
内の全ドライ・（を−勢に付勢する回１１′３とその制
御が必要であるが、前者は機能の追加のため必９！ｆＡ
小限は付加するとしても、１ｌｉｌ）　！１１のために
は制御１４号の入力回路や本来の配弁動作との切替及び
共謀をとったタイミング制御が心安でありこの技術はあ
才ゆ知られていない。

さらに、実際にチップをヘッドに搭１戒した場合のヘッ
ト試験が従来のチップでは不十分である、。

すなわち、チップの故障１＋出力端子からしか判定でき
ないが、論理の大部分を占めるシフトレジスタの故障は
、複数チップ内の全てのシ・トレジスタの情報を出力し
なければ不明であり、ｌ持に複数チップの故障は発見、
修復の繰返しが不可欠でありこのための費用が問題とな
るばかりか繰返し修（夏による正常部分の故障も生じる
問題を含んでいる。

〔発明の目的〕

本発明の目的は、記”４１：　ｔｌｉ制御に滴した高；
Ｅト１δ化されたヘット・ドライバチップを１ふえた感
熱記録制御装置を枦供することにある。

〔発明の概要〕

本発明は、発熱抵抗体への適宜々流をｉ！ｉｌｌ　Ｆ、
Ｉｌｌ　シＳ己録する感熱記録装置であって、その適宜
の有無を制御するだめのシフトレジスタ、ラッチレジス
タ及びドライバ回路を基本とするド？イパチップを、そ
の発熱抵抗体と同−基板又は瞬接基板に搭載する感熱記
録制御装置において、そのドライバチップの中に記録デ
ータ転送、チップセレクト信号転送手段を設け、複数の
ドライバチップに共通な入力信号をテスト信号として用
いる手段を伺加し、これらの手段をモード信号により制
御するようにしたことをｌ涛徴とする。

〔発明の実施例〕

第２図は、本発明によるドライバチップの一実施例を示
すブロック図であり、シフトレジスク１００及び１００
’、ラッチレジスタ２００及び２００’、出力ドライバ
３００’、入出力ｉ１ｉ旧卸回路４００及びアンドゲー
ト５００．オーｒゲート６００を備えている。入出力制
御回路４００ば、信は線１１０′に接続されたシリアフ
レデータ入力端子Ｓ■、信号線１２０　’に接続された
データ転送りロック入力端子ＣＰ１信号線２１０′に接
続されたランチストローブ入力端子Ｔ、入力端子４３０
及び４４０に接続された動作モード指定入力端子ＭＯ，
Ｍｌ、信号０３１０′に接続されたテスト信号入力端子
ＴＳ、信号課１３０′に接続された転送データ出力信号
端子ＳＯＸ信号線４１０及び４２０に接続された端子群
ＳＩＩ、ＣＰＩ。

Ｓ　Ｏ１，、Ｔ　１及びＳＩ２．ＣＰ２，８０２．Ｔ２
及び（ｉＴ″”ｉ　線６１．０に接続されたチップイネ
ーブル制御信号端子ＥＯとを有している。またアントゲ
−）　５００は、オアゲート６００の出力及び入力信号
線３１０′を人力としその出力は信号線５１０を通じて
ドライバ回路３００′の−・方のイネーブル端子ＥＯに
接続されている。またオアゲート６００は、入出力制御
回路４００のチップイネーブル１ｌｔｌｌ　Ｎ信号出力
ＥＯ及びラッチレジスタ２００′の出力信号１２２０’
を入力としている。そのほか第１図と同じ参照番号のも
のは同じ機能を持っている３゜ 入出力制御回路４００は、動作モード指定入力端子ＭＯ
及びＭｌに入力される指定信号によりシリアルデータ入
力端子ＳＩから入力されるデータ又ｉｔテスト信号入力
端子ＴＳから人力されるデータを選択してシフトレジス
タ１００及び１００′に与えるが、クロック入力端子Ｃ
Ｐから入力されるデータ転送りロックは先のモード（ｉ
号入力により１１択的にシフトレジスタ１００又は１０
０′に−１えるように、同様にデータストローブ信号入
力端子Ｔからのストローブ信号もラッチレジスタ２００
又は２００′に選択的に力えるように開側１するととも
に、出力ドライバ３００′の制往１回路５００及び６０
０への制御信号ＥＯも出力するっ表　　　１ Ｉ１、■は、各！ＩＩＩ作モードにおいて動作モード指
定人力ｊ’：ｉ４子へ４０．Ｍｌに印加されるモード指
定信号の組み合せを示すもので、ＷＪ３図〜第７１シ１
ｔま各動作モードでのデツプの動作を示した一実施例で
ある。

第３図のモード１（画データ転送−１−一ド）ではシリ
アルデータ入力信号がシフトレジスタ１００′の入力鑞
１子Ｓｉに接続され７、その出力Ｓ　Ｏがシリアルデー
ク出力４’：、ｉｔ　１３０　’に出力される。すなわ
ちこのモードではシフトレジスタ１００′及びラッチレ
ジスタ２００　’にチップコシ４択データを転送する。

ＱＴ、　４１；＜ｌのモード■（チップセレクト転送モ
ー　ド）でＩＪ、ｔシリアルデータ入力信号がシフトレ
ジスタ１００の入力ｉ／：ｒＡ子ＳＩに接続され、その
出力ＳＯがシリアルデーク出力線１３０′に出力さｊす
る。

すなわちこのモードでは、シフトレジスタ１００及びラ
ッチレジスタ２００に１１己録すべきデー〃を供給する
。

第５図はモードＨにより転送されたデツプ１巽択信号に
よりチップを選択し、記録ストロ　　−ブ（ｌｉ号環線
３１０′人力との論理積（信号ｆｆＡ６１０及び３３０
Ｉはディセーブル−０”とする）を取りこの結果が真（
＝１）ならばドライバ３００′の入力Ｉへの人力信号線
２２０の信号に応じて出力端子０から発熱抵抗体ドライ
ブ信号線３２０へ出力が現われる状況を示している。す
なわち、チップセレクト信号がラッチレジスタ２００′
にラッチされていれば、ラッチレジスタ２００にラッチ
された記録信号線２２０の信号に応じ、記録ストローブ
信号線３１０′の出力パルスｒｌＪだけ発熱抵抗体を、
駆動するように動作する。

第６図はモードＨにより転送されたチップ選択信号によ
りチップを選択し、ヒートパルスモード信号ＨＰ　Ｍ入
力端子に信号線３３０の信号を与え、ノ君５図同４７１
”に記録ストローブ信号１ｉ９３１ｏ′に信号を与えた
時、この３つの１８号の論理積が！もならば、ラッチレ
ジスタ２００の出力（Ｌｆ号線２２０の出力にかかわら
ず出力端子Ｏに発熱抵抗体ドライブ信号が現われる状況
を示す。ずなわら、チップセレクト信号がラッチレジス
タ２００　’に与えられていれば、ヒートパルスモード
信号線３３０の１ＦＴ号と記録ストローブ信号＋１ＮＡ
３１０’の信号により発熱抵抗体を予熱することができ
る。

ε１）７図のモード■（テストモード）ではテスト信号
入力端子′ｖＳに記録ストローブ信号１ｉ：３１０’か
らの（ｎ号が入力され、これはシフトレジスタ１００を
通じて出力端子ＳＯに出力信号として現ｒしる。すなわ
ちこのテスト機能により複４又チッフ。

のデーク入出力端子ＳＩ、８０を直列に接続した場合で
も各チップへの入出力機能テストが並行して行える。な
お本機能は、シフトレジスタ２００側を用いるようにし
ても良くまた更に機能を充実したい場合には専用のテス
トモード信号入力端子を用いて、両方のシフトレジスタ
を切替えてテストで・さるようにしても良い。

モード■は図示しなかったがこの場合はチップセレクト
制御信号６１０が真となりチップセレクト機能が無効と
なり本ドライバチップは従来と同じ単純なシフトレジス
タとラッチレジスタとドライバの機能が残る。ただこの
場合でもヒートパルス機能は有効である。

以ｆ、第２図に示す実施例の詳細を第８図〜第９図を用
いて説明する。

・窮８図は本発明による出力ドライバ３００′に好適な
実施例であり、ｎビット分のオ゛アゲート３０１１　ｎ
ビット分のアントゲ−）３０２．ｎビット分の出力バッ
ファ３０３からなっている。オ′アゲート３０１の一方
の入力端はシフトレジスタ２００の出力００〜Ｑｎにそ
れぞれ接続され、他方の入力端は共通ａＥ１としてヒー
トパルスモード人力信号線３３０が接続される。まだア
ントゲ−）３０２の一方の入力端には上記オアゲート３
０１の出力信号線３４０が入力され他方の入力端は共通
線ＥＯとしてアントゲ−）５００．オアゲート６００を
通じ記録ストロ−ブイ２号線３１０’、チツ７”　セｖ
クトｌ？ＩＪ御信号ａＪ６１０．チップセレクト信号線
２２０′が接続される。すなわち、記録モード時は記録
信号が、ヒートパルスモード時はヒートパルスモード信
号がオアゲートの出方とじて得られ、チップセレクト機
能が有効な場合にはチップセレクト信号と記録ストロー
ブ信号との論理積で与えられるパルス幅が、チップセレ
クト機能が無効な場合には記録ストローブ信号のパルス
幅が入力ｉ′ＬｉＭＥＱを通じて入力し、アンドゲート
３０２を通じて出力ドライバ３０３を１駆動するから対
応する発熱抵抗体に所定の時間のパルス化流を供給する
。

第９図は入出力制御回路４００のさらに詳細な一実施例
であり、アンドゲート４ｏ１、オアゲート４０２、イン
バータ４０３及び、前記の信号名の配線のほか信号線４
５０〜４５２で示す接続を施しである。１６号線３１０
′及び１１０’とが入力する２つのアンドゲート４ｏ１
はオアゲート４０２とともに信号線４５１及び４５２の
信号によって；Ｊ？択される一４択回路を構成しており
、−フスト信号入力端Ｔ８への人力信号、１１３１０’
父は転１Ａデータ入力端ＳＩへの入力信号線１１０’ｉ
選択して出力端ＳＩＸ及び８Ｉ２に出力するも（Ｊ　ｆ
４ｐを有する。入力端ＳＯ１及び８０２より入力する信
号線１３１及び１３２の入力信号の加わる２つのアンド
ゲート４０１とそれに接続されるオアゲ＝−及び４５０
の信号によシス■択して出力端Ｓｏに出力する機能を有
する。また、入力端ＣＰに妥続される２つのアンドゲー
ト４０１は信号線４３０及び信号４５０の信号によって
制御され分配回路として動作し、入力信号線１２０′の
信号を２つの出力端ＣＰＩ、ｅＰ２のいずれかに出力す
る機能を有する。入力端Ｔに入力する信号ｆａ２１０’
に接続される２つのアンドゲート４０１も同じ機能でち
り人力１信号線２１０′の信号を２つの出力端Ｔ１又は
Ｔ２のいずれかに出力する。入力端ＭＯ及びＭｌに接続
するインバータ４０３及びアンドゲ−１・、又ぞのアン
ｌ゛ゲ−１−４０２の出力を入力とする他方のインバー
タ４０３とから成る回路は、２つのモード１計号人力線
４３０及び４４０の信−号を人力とするモードブコーグ
回路であり、上記した。％９．　Ｊｌ（回路及び分配回
路を第３図〜第７図のよＣ）に１ＨＩＩ　ｆｉｌ′Ｉｌ
する信号を発生する。

以−ヒ説明した第２図に示すドライ・（チップによって
、記・録制イ１１．１ｊを実際にどのように実施するか
を）’ｊ口、０図〜第１２図によって酸、明する。

第１０図は本発明による記録制御方式を適用するに好適
な記録装置全体を示すブロック図であり制（Ｉｉｌｌの
中枢となるマイクロプロセツーリ−９１０（Ｍ、ＰＵ　
）　９　ｔ　Ｏ、ダイレクトメモリアクセス（Ｔ）　Ｍ
　Ａ　）によるデータ転送を器部１する１μコｊ路（＋
）ＭＡＣ）９２０、ＭＰＵ９１０のノ；ス９１１上に形
成されたデータを転送するシフトレジスタ９３０、同様
にバス９１１上の命令により外部装置；い：　／ｌｎ制
御する並列出力回路９４０、同様にＭ　Ｐ　を丁９１０
によって制御されるタイマ９５０、記録データを格納す
るメモリから成る信号源（ＭＰＵ９１０のバス９１１に
はそのほか一マイクロプロセッサを動作するプログラム
格納メモリや操作やその他の信号の入出力のための回路
が接続されるが直接の記録動作には関係しないので説明
を省略する）９００と複数のドライバチップ７２０と発
熱抵抗体７１０とを搭載した感熱ヘッド７００とから成
っている。

感熱ヘッド７００（こけ転送データ入出力Ｘ１ＡＳＩ及
びＳＯを隣接するドライバチップ７２０と直列に接続し
、先頭のチップの入力ｉ／１ｍＳ　Ｉへの転送データ、
１１１０’を人力する。また各ドライ）Ｚに共通の信号
線７３１は信号源９００から共通線７３０によって並列
に駆動される。また、各ドライバチップの出力ＳＯから
は信号チェック端７０１を引き出しである。−ｉ　ｆ％
各ドライバチップのドライブ出力線７３２は複数の発熱
要素（Ｂ４ザイズのヘッドの例では２０４８個）を有す
る発熱抵抗体に接続され、発熱抵抗体の他方の側は１と
めて記録用電源ＩＦＬに、電源線７３３によって接続し
である。これらのうち共通信号線の詳細は信号用の電源
線を除き第２図と同じでちる。次に、信号線９００にお
いてＭＰＵ９１０にはバス９１１を介したデータの入出
力の他にタイマ９５０及びＤＭＡＣ９２０からの終了割
込線を接続しておく。

捷だ、シフトレジスタ９３０はＤ〜ｆＡｃ　９２０の働
きによって記録すべき信号すなわち転送データを供給さ
れるがＩ）ＭＡＣ９２０へはタイミングｆ：調合するた
めにデータ要求やデータアクナリツジなどのハンドシェ
イク棉９３３を接続する。なお、Ｍ　Ｐ　Ｕバス９１１
はＤＭＡＣ９２０の動作時は１）ＭＡＣ９２０の管理す
るバスとなる。シフトレジスタ９３０の出力端ＳＯ及び
ＣＰから信号線１１０’、１．２０’へはドライバチッ
プ７２０のシフトレジスタに１１（給する転送データと
クロックパルスとを供給する。並列出力回路９４０の出
力＋１’：ＭＴ＋へ（］、　、　Ｐｖｔｏ　、　ＩＩＰ
Ｍからはドライバチップ７３０内のラッチレジスタのラ
ッチパルス紳２１０’、モー　Ｆｆｌｌｌφ１１入力端
子Ｍｌ、ＭＯ、ヒートパルスモー　ド制徊１信号線３３
０へ信号を出力する。町にタイマ９５０は、〜ｆＰＵ９
１０に対する割込信：ｌを出力端ＩＮＴから信号）ｉ′
７９５２へ記≦ｐストローブパルス信号を出力ｋＡ　Ｔ
　Ｏより１Ｊ神線３１０′へ出力する。これらの出カイ
ａ弓は１１ξ源紳９６１（＼ｒ　ｃｃ）、９６２（（）
Ｎｌ））と共に土とめて感熱ヘッド７００に接続する。

プログラム処理その他の八４ＰＵ９１０の！Ｉ′ＩＩ］
作により記録すべきデータがメモリ９６０に蓄イ責され
たとする。この前Ｊ：゛＾より、第１１図のクイｌ、チ
ャー１・を用いて動作を説明する。；ｒｓ　ｔ　１図に
おいて上辺の矢印の各区間に示した記録は辰１の千−ド
記号に一″′″致する。左辺の信号名は第９図に対応す
る。

１ず装置が起動すると装置の初期化動作を行う即ち区間
Ｉの中でブーノブセレクトを全て喰止するチツプセｌ／
クトデークを転送する。次にヘッドの予熱のためヒート
パルスモードを設定し、ヒートパルス・動作を行う。こ
れは並列出力回路のＨＰ　Ｍ信号なイネーブルにする市
と記６７ｐス）　１１−ブ信号を発色しないパルス幅ま
で縮める事以外は通常の配縁動作と同じである。上記の
ように記録の必要が生じたＩノ、ｉ合には、まずモード
を１にして１））νｆＡｃ９２０とシフトレジスタ９３
０を用いて記録データを記録ヘッド７００に送りドライ
バチップ７２０に供給し、次にモードを■に切替えてチ
ップセレクト信号を供給し記録ヘッド７００を駆動する
。

；Ｉｆｌ常の記録では電源の容（葎や記録ヘッドの温度
上昇の点から一走査悴を複数のブロックに分割して１駆
動する。本実施例１は、発熱抵抗体２０４８個でこれを
８分割駆動する。この場合、ドライバチップ１個当り３
２個の発熱抵抗体を駆動する（ｎ−３２）ので同時に８
個のドライバチップを選択するチップセレクト信号をま
ず転送する。次にこれ全ラッチし次いでタイマを起動し
、て記録ストローブ信号を発生する。（この記録ストロ
ーブ信号ノパルスは発色に十分なパルス幅を供給する必
要があり通常はヘッド温度を測定しこの測定値よりパル
ス幅を決める）１走査の記録が終了したならば、次の走
査線の記録の有無により有る場合は上記の動作を繰返し
、無い場合にはヒートパルスモー）”に戻る。このよう
にして記録を行うことができる。

なお、予、ｉ％時と記ｊ−１で時のパルス周回（各々ｉ
’　１　。

Ｔ２）は本実施例では等しくしたが当然変更してもか１
わない。

以上の説明における〜ｆＰＵ９１０の１町、略動作を第
１２図及び第１３図にプログラムフローチャートとして
示す。プログラムは第１２図に示す定常処理と、第１３
図に示す割込処理とに大別できる。

定常処理は、ＭＡＩＮと５ＵＢＩと５ＵＢ２の３つの部
分から成り、ＭＡ、ＩＮのプログラムが装置の大きな流
れを制御する。Ｓ　Ｕ　Ｂ　１及び５ＵＢ２はサブプロ
グラムである。５ＵＢＩはヒートパルスモードを起動す
るプログラムであり、Ｉ−ＩＰＭのセット、駆動ブロッ
ク数のセット予熱用パルス中のタイマへのセット等の処
理１１００を行う。５ＵＢ２は記録モードを起動するプ
ログラムであり、記録中フラグセット処理１２００、記
録データ転送モードのセット処理１２１０、Ｉ）ＭＡＣ
の起動処理１２２０を行うプログラムである。ＤＭＡＣ
の起動は、転送データの格納されているメモリアドレス
のＤＭＡＣへのセット、転送語数のセットを行い、最後
に１）へ４　Ａ　：：１０作を許可する。　ｒ）ＭＡＣ
ｉよ７ｒｒｒＩＪ　ｑ２ニー　１）Ｍ　Ａ　’Ｗｂ作を
行い動作終了後ＭＰＵに終了割込をかける。

ＭＡ　Ｉ　Ｎは装置全体の概略動作を示すが、捷ず、装
置の起動動作として記録フラグのクリア処理１０００、
ヘッド予熱モードの起動処理１０１０、タイマの動作語
可処［！［１０２０を行う。この旬間化の後装置の処理
１０３０に移るが装置６処理中に記６ｐの必要が生じる
毎に前回記録動作の検査処理１０４０を行い記録部が待
機状態にあれば記録を起動する処理１０５０、装置処理
が終った後は記録の終了を待って処理１０６０を終了す
る。以上のように定常処理は記録制御の起動を主体とす
る。次に第１３図の割込処理はｌＮＴｌとＩＮＴ２の２
つのプログラノ・から成っている。ＩＮＴ２はＤＭＡ転
送終了割込であり、シフトレジスタに供給された画デー
タをラッチレジスタにラッチする処理１５００、次にデ
ータ転送モード及び予熱モードをクリヤする処理１５１
０．１ラインの記録動作の初期設定処理１５２０を行う
。この初期設定では記録走査朽ｌ数の更新、記録ブロッ
ク数の初期化（Ｎ−８を代入）、タイマ値を記録パルス
幅に設定する。この記録のパルス幅は記録速度や記録ヘ
ッドの（Ａ？１度、目けとする濃度により決定し設定す
るが、この処理の位置では走査線単位に実行可能である
。ｌ　Ｎ　Ｔ　１はタイマ割込処理であり初期化後は予
熱制御としてヒートパルスモード動作を実行する。すな
わち、ライン先頭の判定処理１３００１ｄ設定されたブ
ロック数により行う。ライン先頭の場合はチップセレク
トデータをドライバチップに供給し、そうでない場合は
処理１３１０でこのチップセレクトデータを単純に１ブ
ロック分シフトする。当然これらの動作にはラッチレジ
スタへのラッチ動作も含む。

次にライン終了処理に移行するかどうかの検査処理１３
３０を経て予熱用の記録ストローブ信号発生砧テ、 をタイマに５起例し、同時に記録ブロック数を更新する
処理１３４０を実行する。この後は予熱モードの場合は
何も処理せず割込処理１３５０を終了する。

予熱モードのライン終了時は判定処理１３３０を経てラ
イン数にかかわらずライン起動処理１４１０を実行する
。

記：昧モードが設定されろと、ｌ）ｌνＩＡ終了割込処
」里によってブロック先頭値が与えられ予１為時と同様
にチップセレクトデータの転送を行う。ライン終了で々
ければ記録パルス発生を起・ｔｊｊする処理１３４０′
ｆ；ｆ：実行する。予熱モード判定以Ｆの処理は次の走
査線の（１ｈ１データ転送を起１１１Ｊする処理でｌ走
ｌ￥線のｌ゛１ン終ブロツブロックストローブ信°号の
出力を起動したことを検知処理１３６０した後、処理ｌ
３７０で記録すべ＠１【σｉ情報が残っていると１１１
定した１劫αには次の走査線のＤＭＡ転送を起動する処
理１３８０を実行する。

全画情報の６市Ｊを終ｒすると判定処理１３３０及び１
３９０金経て記録中フラグをクリヤ処理１４００し、次
の画面の記録起動を受は伺ける予熱モードを起動し待機
状態に入る。々お、記録動作以外の処理のための記録デ
ータの転送が遅れたりした場合には自動的に予熱モード
に入るよう動作する。

以上の説明ではチップセレクト信号を規則的に１１ｉｒ
次シフトする記録制御動作を示したが、白スギツブ型記
録や黒画素適応型記録の場合のように記録ｆ−夕の１）
］谷にＬ心してチップ中しク）・ｌｌ４　”ｆｊ　ツバ
ターンを変化させるｊ２１．、台も一走査）τ・１？の
記１（ｉ、ブ′−フック数が可変になるがハードウェー
１′の笈ｔ、Ｉ４なしにほぼ同様の処理１ブログラノ・
で［１ｊＩ係１１１することができる。

〔発明の効果」 以上説明したように本発明によればＩｆ”ｉ　１１’な
ハードウェアによってｔ反句な記懺ｔ１もｌｌ　側１孕
グツ４　ｊＪＪ、することが可能である。すなわちドラ
イバチップは人出カ線金共通にしモード甲Ｊ替によって
多様な動作を実現できるから小型化、制御ハードウェア
の１１１１単化の利点がある。またチップをドライバに
搭載しだ・ｂ合でも各チップの故障をテストモードによ
り容易に発見できる利点がある。また、本ドライバチッ
プ及び記録制御回路は汎用性があり、ファクシミリ、プ
リンタ等に広く適用できるため、多量を生崖協果が期待
できＬ　Ｓ　Ｉ化に好適である。またＬＳＩ化した場合
も小さなチップーリーイズと可能と　“する利点がある
。

【図面の簡単な説明】

第１図は従来のドライバチップのブロック図、第２図は
本発明によるドライバチップの一実施例のブロック図、
第３図〜第７図はそのドライバチップの動作モードによ
るデータの流れを示すシグナルノロ−図、第８図及び第
９図はそのドライバチップの内部ブロックの回路図、第
１０図は本発明による８己録Ｈｆ制御装（置の１実施例
の全体構成を示すブロック図、第１１図はそのタイムチ
ャート、第１２図及び第１３図はそのフローチャートで
ある。 １００・・・／フトレジスタ、２００・・・ラッチレジ
スタ、３００’・・・出力ドライバ、１０ｏ′・・・シ
フトレジスタ、２００′・・・ラッチレジスタ、４００
．・・人出力制御回路、７００・・・記録ヘッド、９ｏ
ｏ・・・信号源。 代理人　升埋士　高橋明夫

Claims (1)

【特許請求の範囲】
1. １、発熱抵抗体への通電々流を制御し記録する感熱記録
   装置であって、その通電の有無を制御するだめのシフト
   レジスタ、ラッチレジスタ及びドライバ回路を基本とす
   るドライバチップを、その発熱抵抗体と同−基板又は隣
   接基板に搭載する感熱記録制御装置において、そのドラ
   イバチップの中に記録データ転送、チップセレクト信号
   転送手段を設け、複数のドライバチップに共通な入力信
   号をテスト信号として用いる手段を付加し、これらの手
   段をモード信号によシ制呻するようにしたことを特徴と
   する感熱記録制御装置。