JPS6349423B2 - - Google Patents
Info
- Publication number
- JPS6349423B2 JPS6349423B2 JP8270983A JP8270983A JPS6349423B2 JP S6349423 B2 JPS6349423 B2 JP S6349423B2 JP 8270983 A JP8270983 A JP 8270983A JP 8270983 A JP8270983 A JP 8270983A JP S6349423 B2 JPS6349423 B2 JP S6349423B2
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- input terminal
- shift register
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001454 recorded image Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/23—Reproducing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Fax Reproducing Arrangements (AREA)
- Electronic Switches (AREA)
Description
〔発明の利用分野〕
本発明はフアクシミリ等で多用されている感熱
記録装置に係り、特に全ての発熱体にそれぞれ対
応した独立のドライバ回路を有する全ドライバ形
感熱記録ヘツドを実現するに好適な感熱記録装置
に関する。 〔発明の背景〕 感熱記録の高速化及び低価格化、小型化を実現
するひとつの手段としてシフトレジスタを内蔵し
たドライバチツプを発熱抵抗体を形成する基板上
に実現する方式（ドライバ搭載形感熱記録ヘツ
ド）が主流になりつつある。このような方式のヘ
ツド構成の一例は、特開昭56−69186号公報「熱
記録ヘツド」や昭和56年度画像工学コンフアレン
スでの発表論文「高速感熱記録用サーマルヘツ
ド」（第169〜172頁）に述べられている。すなわ
ち、基本的には、シフトレジスタ、ラツチレジス
タ及び出力ドライバからなるドライバチツプを前
提にし、これに若干の機能を追加してヘツド基板
配線の簡略化や記録速度の高速化を実現してい
る。 第１図は、従来のヘツドドライバチツプの基本
構成図である。この図において１００はシフトレ
ジスタ、２００はラツチレジスタ、３００は出力
ドライバであり、これらをｎ組（ｎ＝８〜32のも
のが一般的）組合わせた回路で構成されている。
また、シフトレジスタ１００は信号線１１０に接
続されたシリアルデータ入力端子SI、信号線１３
０に接続されたシリアルデータ出力端子SO、信
号線１２０に接続されたデータ転送クロツク入力
端子CP及び信号線１４０に接続されたパラレル
データ出力端子群Q0〜Qoを有し、ラツチレジス
タ２００はシフトレジスタ１００のパラレルデー
タ出力端子群Q0〜Qoを入力端子群D0〜Doに接続
し、信号線２１０に接続されたラツチストローブ
端子Ｔを有している。さらに、ラツチレジスタ２
００の出力端子群Q0〜Qoの出力は信号線２２０
を介して出力ドライバ３００の出力端子群I1〜Io
に入力され、それぞれ対応するドライブ回路を信
号線３１０に接続された出力イネーブル端子Ｅと
の論理積条件が成立した時駆動し、出力端子群
O1〜Ooの出力で信号線３２０を介して対応する
出力ラインを付勢する。 このようなドライバチツプを用いて、ドライバ
搭載形感熱記録ヘツドを構成することができる
が、さらに記録速度を速くしたり、電源容量を小
さくするための記録制御や、記録していないとき
もヘツド温度を維持するためのヒートパルス制
御、また実際にヘツド上にドライバチツプを搭載
した状態でのチツプ故障検出制御を実現して高級
化しようとすると次のような問題点が顕在化して
くる。 すなわち、記録画信号に応じてドライバチツプ
にドライブ許可信号を与える方法が複雑になりす
ぎる。記録信号に応じてドライバチツプにドライ
ブ許可信号を与えるには、個々のチツプの出力イ
ネーブル端子３１０を夫々制御する必要があり、
32ドツト／チツプでJIS規格B4サイズ用紙の記録
幅をもつヘツドを想定すると、64個のドライバチ
ツプが必要で、64本のイネーブル信号線の配線パ
タンを用意する必要がある。この高級化のための
ヘツドサイズの増大は約10mm幅で、高級化以前の
ヘツドは約30mm幅程度であるから約30％の増加と
なる。また、これらのイネーブル線制御回路や接
続手段が必要であり、コスト的に問題があるばか
りでなく、信頼度の点でも問題となる。 また、ヒートパルス制御を付加すると論理が一
段と複雑になるため、さらに余分のハードウエア
が必要となる。すなわち、ヒートパルス制御を実
行するには、記録信号の有無にかかわらず所定の
ドライバチツプ内の全ドライバを一勢に付勢する
回路とその制御が必要であるが、前者は機能の追
加のため必要最小限は付加するとしても、制御の
ためには制御信号の入力回路や本来の記録動作と
の切替及び共調をとつたタイミング制御が必要で
ありこの技術はあまり知られていない。 さらに、実際にチツプをヘツドに搭載した場合
のヘツド試験が従来のチツプでは不十分である。
すなわち、チツプの故障は出力端子からしか判定
できないが、論理の大部分を占めるシフトレジス
タの故障は、複数チツプ内の全てのシフトレジス
タの情報を出力しなければ不明であり、特に複数
チツプの故障は発見、修復の繰返しが不可欠であ
りこのための費用が問題となるばかりか繰返し修
復による正常部分の故障も生じる問題を含んでい
る。 〔発明の目的〕 本発明の目的は、記録制御に適した高集積化さ
れたヘツド・ドライバチツプを備えた感熱記録装
置を提供するとにある。 〔発明の概要〕 本発明は、 複数の発熱抵抗体と、 上記複数の発熱抵抗体への通電の有無を制御す
るためのシリアルデータが供給されて、上記シリ
アルデータをパラレルデータに変換するシフトレ
ジスタ、上記シフトレジスタのパラレルデータ出
力を所定時間保持するラツチレジスタ、及び、上
記パラレルデータ出力に対応して上記複数の発熱
抵抗体に供給する駆動信号を発生するドライバ回
路からなるドライバチツプとを有し、 上記ドライバチツプを複数の発熱抵抗体に対応
して、複数組に分割して構成する感熱記録装置に
おいて、 各組のドライバチツプは、更に チツプセレクト用のシフトレジスタと、 上記チツプセレクト用のシフトレジスタの出力
を所定時間保持するチツプセレクト用のラツチレ
ジスタと、 上記チツプセレクト用のラツチレジスタの出力
に対応して、上記ドライバ回路の駆動信号の出力
を上記発熱抵抗体に供給するか、否かの論理をと
る論理回路と、 シリアルデータ入力端子、シリアルデータ出力
端子、テスト信号入力端子、及び、動作モード指
定入力端子とを有する入出力制御回路とを有して
おり、 各組の動作モード指定入力端子に共通に入力さ
れるモード指定信号に基づき、少なくともチツプ
セレクト転送モード、画データ転送モード、及び
テストモードの何れかが選択され、 上記チツプセレクト転送モードでは、上記チツ
プセレクト用のシフトレジスタを上記シリアルデ
ータ入力端子と上記シリアルデータ出力端子との
間に接続し、且つ、前段の上記シリアルデータ出
力端子と後段の上記シリアルデータ入力端子とを
接続して、チツプセレクト信号を先頭の上記シリ
アルデータ入力端子に供給して、各組の上記チツ
プセレクト用のシフトレジスタ及び上記チツプセ
レクト用のラツチレジスタに上記チツプセレクト
信号を転送し、 上記画データ転送モードでは、上記シフトレジ
スタを上記シリアルデータ入力端子と上記シリア
ルデータ出力端子との間に接続し、且つ、前段の
上記シリアルデータ出力端子と後段の上記シリア
ルデータ入力端子とを接続して、上記シリアルデ
ータを先頭の上記シリアルデータ入力端子に供給
して、各組の上記シフトレジスタ及び上記ラツチ
レジスタに上記シリアルデータを転送し、 上記テストモードでは、上記シフトレジスタを
上記テスト信号入力端子と上記シリアルデータ出
力端子との間に接続し、各組の上記テスト信号入
力端子に共通にテスト信号を供給して、各組毎の
上記シリアルデータ出力端子からテスト信号の出
力を引き出して各組毎の上記シフトレジスタの故
障の有無を判定することを特徴とする。 〔発明の実施例〕 第２図は、本発明によるドライバチツプの一実
施例を示すブロツク図であり、シフトレジスタ１
００及び１００′、ラツチレジスタ２００及び２
００′、出力ドライバ３００′、入出力制御回路４
００及びアンドゲート５００、オアゲート６００
を備えている。入出力制御回路４００は、信号線
１１０′に接続されたシリアルデータ入力端子SI、
信号線１２０′に接続されたデータ転送クロツク
入力端子CP、信号線２１０′に接続されたラツチ
ストローブ入力端子Ｔ、入力端子４３０及び４４
０に接続された動作モード指定入力端子Ｍ０，Ｍ
１、信号線３１０′に接続されたテスト信号入力
端子TS、信号線１３０′に接続された転送データ
出力信号端子SO、信号線４１０及び４２０に接
続された端子群SI１，CP１，SO１，Ｔ１及びSI
２，CP２，SO２，Ｔ２及び信号線６１０に接続
されたチツプイネーブル制御信号端子EOとを有
している。またアンドゲート５００は、オアゲー
ト６００の出力及び入力信号線３１０′を入力と
しその出力は信号線５１０を通じてドライバ回路
３００′の一方のイネーブル端子EOに接続されて
いる。またオアゲート６００は、入出力制御回路
４００のチツプイネーブル制御信号端子EO及び
ラツチレジスタ２００′の出力信号線２２０′を入
力としている。そのほか第１図と同じ参照番号の
ものは同じ機能を持つている。 入出力制御回路４００は、動作モード指定入力
端子Ｍ０及びＭ１に入力される指定信号によりシ
リアルデータ入力端子SIから入力されるデータ又
はテスト信号入力端子TSから入力されるデータ
を選択してシフトレジスタ１００及び１００′に
与えるが、クロツク入力端子CPから入力される
データ転送クロツクは先のモード信号入力により
選択的にシフトレジスタ１００又は１００′に与
えるように、同様にデータストローブ信号入力端
子Ｔからのストローブ信号もラツチレジスタ２０
０又は２００′に選択的に与えるように制御する
とともに、出力ドライバ３００′の制御回路５０
０及び６００への制御信号EOも出力する。
記録装置に係り、特に全ての発熱体にそれぞれ対
応した独立のドライバ回路を有する全ドライバ形
感熱記録ヘツドを実現するに好適な感熱記録装置
に関する。 〔発明の背景〕 感熱記録の高速化及び低価格化、小型化を実現
するひとつの手段としてシフトレジスタを内蔵し
たドライバチツプを発熱抵抗体を形成する基板上
に実現する方式（ドライバ搭載形感熱記録ヘツ
ド）が主流になりつつある。このような方式のヘ
ツド構成の一例は、特開昭56−69186号公報「熱
記録ヘツド」や昭和56年度画像工学コンフアレン
スでの発表論文「高速感熱記録用サーマルヘツ
ド」（第169〜172頁）に述べられている。すなわ
ち、基本的には、シフトレジスタ、ラツチレジス
タ及び出力ドライバからなるドライバチツプを前
提にし、これに若干の機能を追加してヘツド基板
配線の簡略化や記録速度の高速化を実現してい
る。 第１図は、従来のヘツドドライバチツプの基本
構成図である。この図において１００はシフトレ
ジスタ、２００はラツチレジスタ、３００は出力
ドライバであり、これらをｎ組（ｎ＝８〜32のも
のが一般的）組合わせた回路で構成されている。
また、シフトレジスタ１００は信号線１１０に接
続されたシリアルデータ入力端子SI、信号線１３
０に接続されたシリアルデータ出力端子SO、信
号線１２０に接続されたデータ転送クロツク入力
端子CP及び信号線１４０に接続されたパラレル
データ出力端子群Q0〜Qoを有し、ラツチレジス
タ２００はシフトレジスタ１００のパラレルデー
タ出力端子群Q0〜Qoを入力端子群D0〜Doに接続
し、信号線２１０に接続されたラツチストローブ
端子Ｔを有している。さらに、ラツチレジスタ２
００の出力端子群Q0〜Qoの出力は信号線２２０
を介して出力ドライバ３００の出力端子群I1〜Io
に入力され、それぞれ対応するドライブ回路を信
号線３１０に接続された出力イネーブル端子Ｅと
の論理積条件が成立した時駆動し、出力端子群
O1〜Ooの出力で信号線３２０を介して対応する
出力ラインを付勢する。 このようなドライバチツプを用いて、ドライバ
搭載形感熱記録ヘツドを構成することができる
が、さらに記録速度を速くしたり、電源容量を小
さくするための記録制御や、記録していないとき
もヘツド温度を維持するためのヒートパルス制
御、また実際にヘツド上にドライバチツプを搭載
した状態でのチツプ故障検出制御を実現して高級
化しようとすると次のような問題点が顕在化して
くる。 すなわち、記録画信号に応じてドライバチツプ
にドライブ許可信号を与える方法が複雑になりす
ぎる。記録信号に応じてドライバチツプにドライ
ブ許可信号を与えるには、個々のチツプの出力イ
ネーブル端子３１０を夫々制御する必要があり、
32ドツト／チツプでJIS規格B4サイズ用紙の記録
幅をもつヘツドを想定すると、64個のドライバチ
ツプが必要で、64本のイネーブル信号線の配線パ
タンを用意する必要がある。この高級化のための
ヘツドサイズの増大は約10mm幅で、高級化以前の
ヘツドは約30mm幅程度であるから約30％の増加と
なる。また、これらのイネーブル線制御回路や接
続手段が必要であり、コスト的に問題があるばか
りでなく、信頼度の点でも問題となる。 また、ヒートパルス制御を付加すると論理が一
段と複雑になるため、さらに余分のハードウエア
が必要となる。すなわち、ヒートパルス制御を実
行するには、記録信号の有無にかかわらず所定の
ドライバチツプ内の全ドライバを一勢に付勢する
回路とその制御が必要であるが、前者は機能の追
加のため必要最小限は付加するとしても、制御の
ためには制御信号の入力回路や本来の記録動作と
の切替及び共調をとつたタイミング制御が必要で
ありこの技術はあまり知られていない。 さらに、実際にチツプをヘツドに搭載した場合
のヘツド試験が従来のチツプでは不十分である。
すなわち、チツプの故障は出力端子からしか判定
できないが、論理の大部分を占めるシフトレジス
タの故障は、複数チツプ内の全てのシフトレジス
タの情報を出力しなければ不明であり、特に複数
チツプの故障は発見、修復の繰返しが不可欠であ
りこのための費用が問題となるばかりか繰返し修
復による正常部分の故障も生じる問題を含んでい
る。 〔発明の目的〕 本発明の目的は、記録制御に適した高集積化さ
れたヘツド・ドライバチツプを備えた感熱記録装
置を提供するとにある。 〔発明の概要〕 本発明は、 複数の発熱抵抗体と、 上記複数の発熱抵抗体への通電の有無を制御す
るためのシリアルデータが供給されて、上記シリ
アルデータをパラレルデータに変換するシフトレ
ジスタ、上記シフトレジスタのパラレルデータ出
力を所定時間保持するラツチレジスタ、及び、上
記パラレルデータ出力に対応して上記複数の発熱
抵抗体に供給する駆動信号を発生するドライバ回
路からなるドライバチツプとを有し、 上記ドライバチツプを複数の発熱抵抗体に対応
して、複数組に分割して構成する感熱記録装置に
おいて、 各組のドライバチツプは、更に チツプセレクト用のシフトレジスタと、 上記チツプセレクト用のシフトレジスタの出力
を所定時間保持するチツプセレクト用のラツチレ
ジスタと、 上記チツプセレクト用のラツチレジスタの出力
に対応して、上記ドライバ回路の駆動信号の出力
を上記発熱抵抗体に供給するか、否かの論理をと
る論理回路と、 シリアルデータ入力端子、シリアルデータ出力
端子、テスト信号入力端子、及び、動作モード指
定入力端子とを有する入出力制御回路とを有して
おり、 各組の動作モード指定入力端子に共通に入力さ
れるモード指定信号に基づき、少なくともチツプ
セレクト転送モード、画データ転送モード、及び
テストモードの何れかが選択され、 上記チツプセレクト転送モードでは、上記チツ
プセレクト用のシフトレジスタを上記シリアルデ
ータ入力端子と上記シリアルデータ出力端子との
間に接続し、且つ、前段の上記シリアルデータ出
力端子と後段の上記シリアルデータ入力端子とを
接続して、チツプセレクト信号を先頭の上記シリ
アルデータ入力端子に供給して、各組の上記チツ
プセレクト用のシフトレジスタ及び上記チツプセ
レクト用のラツチレジスタに上記チツプセレクト
信号を転送し、 上記画データ転送モードでは、上記シフトレジ
スタを上記シリアルデータ入力端子と上記シリア
ルデータ出力端子との間に接続し、且つ、前段の
上記シリアルデータ出力端子と後段の上記シリア
ルデータ入力端子とを接続して、上記シリアルデ
ータを先頭の上記シリアルデータ入力端子に供給
して、各組の上記シフトレジスタ及び上記ラツチ
レジスタに上記シリアルデータを転送し、 上記テストモードでは、上記シフトレジスタを
上記テスト信号入力端子と上記シリアルデータ出
力端子との間に接続し、各組の上記テスト信号入
力端子に共通にテスト信号を供給して、各組毎の
上記シリアルデータ出力端子からテスト信号の出
力を引き出して各組毎の上記シフトレジスタの故
障の有無を判定することを特徴とする。 〔発明の実施例〕 第２図は、本発明によるドライバチツプの一実
施例を示すブロツク図であり、シフトレジスタ１
００及び１００′、ラツチレジスタ２００及び２
００′、出力ドライバ３００′、入出力制御回路４
００及びアンドゲート５００、オアゲート６００
を備えている。入出力制御回路４００は、信号線
１１０′に接続されたシリアルデータ入力端子SI、
信号線１２０′に接続されたデータ転送クロツク
入力端子CP、信号線２１０′に接続されたラツチ
ストローブ入力端子Ｔ、入力端子４３０及び４４
０に接続された動作モード指定入力端子Ｍ０，Ｍ
１、信号線３１０′に接続されたテスト信号入力
端子TS、信号線１３０′に接続された転送データ
出力信号端子SO、信号線４１０及び４２０に接
続された端子群SI１，CP１，SO１，Ｔ１及びSI
２，CP２，SO２，Ｔ２及び信号線６１０に接続
されたチツプイネーブル制御信号端子EOとを有
している。またアンドゲート５００は、オアゲー
ト６００の出力及び入力信号線３１０′を入力と
しその出力は信号線５１０を通じてドライバ回路
３００′の一方のイネーブル端子EOに接続されて
いる。またオアゲート６００は、入出力制御回路
４００のチツプイネーブル制御信号端子EO及び
ラツチレジスタ２００′の出力信号線２２０′を入
力としている。そのほか第１図と同じ参照番号の
ものは同じ機能を持つている。 入出力制御回路４００は、動作モード指定入力
端子Ｍ０及びＭ１に入力される指定信号によりシ
リアルデータ入力端子SIから入力されるデータ又
はテスト信号入力端子TSから入力されるデータ
を選択してシフトレジスタ１００及び１００′に
与えるが、クロツク入力端子CPから入力される
データ転送クロツクは先のモード信号入力により
選択的にシフトレジスタ１００又は１００′に与
えるように、同様にデータストローブ信号入力端
子Ｔからのストローブ信号もラツチレジスタ２０
０又は２００′に選択的に与えるように制御する
とともに、出力ドライバ３００′の制御回路５０
０及び６００への制御信号EOも出力する。
以上説明したように本発明によれば簡単なハー
ドウエアによつて複雑な記録制御を実現すること
が可能である。すなわちドライバチツプは入出力
線を共通にしモード切替によつて多様な動作を実
現できるから小型化、制御ハードウエアの簡単化
の利点がある。またチツプをドライバに搭載した
場合でも各チツプの故障をテストモードにより容
易に発見できる利点がある。また、本ドライバチ
ツプ及び記録制御回路は汎用性があり、フアクシ
ミリ、プリンタ等に広く適用できるため、多量生
産の効果が期待できLSI化に好適である。また
LSI化した場合も小さなチツプサイズを可能とす
る利点がある。
ドウエアによつて複雑な記録制御を実現すること
が可能である。すなわちドライバチツプは入出力
線を共通にしモード切替によつて多様な動作を実
現できるから小型化、制御ハードウエアの簡単化
の利点がある。またチツプをドライバに搭載した
場合でも各チツプの故障をテストモードにより容
易に発見できる利点がある。また、本ドライバチ
ツプ及び記録制御回路は汎用性があり、フアクシ
ミリ、プリンタ等に広く適用できるため、多量生
産の効果が期待できLSI化に好適である。また
LSI化した場合も小さなチツプサイズを可能とす
る利点がある。
第１図は従来のドライバチツプのブロツク図、
第２図は本発明によるドライバチツプの一実施例
のブロツク図、第３図〜第７図はそのドライバチ
ツプの動作モードによるデータの流れを示すシグ
ナルフロー図、第８図及び第９図はそのドライバ
チツプの内部ブロツクの回路図、第１０図は本発
明による記録制御装置の１実施例の全体構成を示
すブロツク図、第１１図はそのタイムチヤート、
第１２図及び第１３図はそのフローチヤートであ
る。 １００……シフトレジスタ、２００……ラツチ
レジスタ、３００′……出力ドライバ、１００′…
…シフトレジスタ、２００′……ラツチレジスタ、
４００……入出力制御回路、７００……記録ヘツ
ド、９００……信号源。
第２図は本発明によるドライバチツプの一実施例
のブロツク図、第３図〜第７図はそのドライバチ
ツプの動作モードによるデータの流れを示すシグ
ナルフロー図、第８図及び第９図はそのドライバ
チツプの内部ブロツクの回路図、第１０図は本発
明による記録制御装置の１実施例の全体構成を示
すブロツク図、第１１図はそのタイムチヤート、
第１２図及び第１３図はそのフローチヤートであ
る。 １００……シフトレジスタ、２００……ラツチ
レジスタ、３００′……出力ドライバ、１００′…
…シフトレジスタ、２００′……ラツチレジスタ、
４００……入出力制御回路、７００……記録ヘツ
ド、９００……信号源。
Claims (1)
- 【特許請求の範囲】 １ 複数の発熱抵抗体と、 上記複数の発熱抵抗体への通電の有無を制御す
るためのシリアルデータが供給されて、上記シリ
アルデータをパラレルデータに変換するシフトレ
ジスタ、上記シフトレジスタのパラレルデータ出
力を所定時間保持するラツチレジスタ、及び、上
記パラレルデータ出力に対応して上記複数の発熱
抵抗体に供給する駆動信号を発生するドライバ回
路からなるドライバチツプとを有し、 上記ドライバチツプを複数の発熱抵抗体に対応
して、複数組に分割して構成する感熱記録装置に
おいて、 各組のドライバチツプは、更に チツプセレクト用のシフトレジスタと、 上記チツプセレクト用のシフトレジスタの出力
を所定時間保持するチツプセレクト用のラツチレ
ジスタと、 上記チツプセレクト用のラツチレジスタの出力
に対応して、上記ドライバ回路の駆動信号の出力
を上記発熱抵抗体に供給するか、否かの論理をと
る論理回路と、 シリアルデータ入力端子、シリアルデータ出力
端子、テスト信号入力端子、及び、動作モード指
定入力端子とを有する入出力制御回路とを有して
おり、 各組の動作モード指定入力端子に共通に入力さ
れるモード指定信号に基づき、少なくともチツプ
セレクト転送モード、画データ転送モード、及び
テストモードの何れかが選択され、 上記チツプセレクト転送モードでは、上記チツ
プセレクト用のシフトレジスタを上記シリアルデ
ータ入力端子と上記シリアルデータ出力端子との
間に接続し、且つ、前段の上記シリアルデータ出
力端子と後段の上記シリアルデータ入力端子とを
接続して、チツプセレクト信号を先頭の上記シリ
アルデータ入力端子に供給して、各組の上記チツ
プセレクト用のシフトレジスタ及び上記チツプセ
レクト用のラツチレジスタに上記チツプセレクト
信号を転送し、 上記画データ転送モードでは、上記シフトレジ
スタを上記シリアルデータ入力端子と上記シリア
ルデータ出力端子との間に接続し、且つ、前段の
上記シリアルデータ出力端子と後段の上記シリア
ルデータ入力端子とを接続して、上記シリアルデ
ータを先頭の上記シリアルデータ入力端子に供給
して、各組の上記シフトレジスタ及び上記ラツチ
レジスタに上記シリアルデータを転送し、 上記テストモードでは、上記シフトレジスタを
上記テスト信号入力端子と上記シリアルデータ出
力端子との間に接続し、各組の上記テスト信号入
力端子に共通にテスト信号を供給して、各組毎の
上記シリアルデータ出力端子からテスト信号の出
力を引き出して各組毎の上記シフトレジスタの故
障の有無を判定する ことを特徴とする感熱記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082709A JPS59208977A (ja) | 1983-05-13 | 1983-05-13 | 感熱記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082709A JPS59208977A (ja) | 1983-05-13 | 1983-05-13 | 感熱記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59208977A JPS59208977A (ja) | 1984-11-27 |
| JPS6349423B2 true JPS6349423B2 (ja) | 1988-10-04 |
Family
ID=13781928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58082709A Granted JPS59208977A (ja) | 1983-05-13 | 1983-05-13 | 感熱記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208977A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216585A (ja) * | 1986-03-18 | 1987-09-24 | Nec Corp | フアクシミリ受信機 |
| KR102685237B1 (ko) * | 2019-02-06 | 2024-07-15 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 간헐적 클럭 신호를 사용하는 메모리 어레이를 갖는 프린트 컴포넌트 |
-
1983
- 1983-05-13 JP JP58082709A patent/JPS59208977A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59208977A (ja) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255239A (en) | Bidirectional first-in-first-out memory device with transparent and user-testable capabilities | |
| JPH0786525B2 (ja) | 診断回路 | |
| US4434474A (en) | Single pin time-sharing for serially inputting and outputting data from state machine register apparatus | |
| JP3588075B2 (ja) | 集積回路および該集積回路のテスト方法 | |
| US20030074510A1 (en) | Method and apparatus for sharing signal pins on an interface between a system controller and peripheral integrated circuits | |
| US4504926A (en) | Mode setting control system | |
| JP2002518729A (ja) | 異なるクロックレートで動作する装置を接続するインターフェイス装置及びインターフェイスの動作方法 | |
| US20040006664A1 (en) | System and method for efficient chip select expansion | |
| US5821798A (en) | Method for determining whether bi-directional or unidirectional data line circuits are used | |
| US5444464A (en) | Thermal printer head driving circuit with thermal history based control | |
| US4673952A (en) | Driving device for a thermal element | |
| JPH043708B2 (ja) | ||
| JP3849550B2 (ja) | 半導体集積回路 | |
| JPS59208977A (ja) | 感熱記録装置 | |
| JPS62113075A (ja) | Ｌｓｉ試験システム | |
| JP2001010099A (ja) | ２電力型サーマルヘッド | |
| JPS61102862A (ja) | 感熱記録ヘツド | |
| JPH04296575A (ja) | サーマルヘッド | |
| JPS5849277A (ja) | 感熱記録装置 | |
| JP2806645B2 (ja) | スキャンパスエラー検出回路 | |
| JP2809969B2 (ja) | 論理信号間遅延マージン検出用連結基板 | |
| JP2602365B2 (ja) | データ保持回路 | |
| JP3125950B2 (ja) | 特定用途向け集積回路 | |
| JP3744709B2 (ja) | 磁気記録再生装置及びそのドライブ用半導体集積回路装置 | |
| JPH0289300A (ja) | 半導体メモリ素子 |